JPS642029B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はスイツチングレギユレータに関し、特
に負荷が短絡した場合でも本質的に過電流が流れ
ることがない、高信頼性を有するスイツチングレ
ギユレータを提供するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching regulator, and in particular provides a highly reliable switching regulator that essentially does not allow overcurrent to flow even when a load is short-circuited. be.

＜従来技術＞ 第１図に従来のスイツチングレギユレータを示
す。１は交流電源、２，６は整流器、３は平滑回
路、４―４はスイツチング素子、５，１２は絶縁
トランス、８は電流検出用抵抗、１０は出力端子
１１は制御回路である。また７，９はそれぞれイ
ンダクタンス，コンデンサであり、平滑回路を構
成している。<Prior Art> Fig. 1 shows a conventional switching regulator. 1 is an AC power supply, 2 and 6 are rectifiers, 3 is a smoothing circuit, 4-4 are switching elements, 5 and 12 are isolation transformers, 8 is a current detection resistor, and 10 is an output terminal 11 is a control circuit. Further, 7 and 9 are an inductance and a capacitor, respectively, and constitute a smoothing circuit.

次にこの回路の動作を説明する。交流電源１の
出力は整流器２で整流され、平滑回路３で平滑さ
れて直流に変換される。直流電力はスイツチング
素子４―４の開閉により再び交流に変換され絶縁
トランス５で絶縁，変圧されて整流器６―６で整
流、インダクタンス７，コンデンサ９の平滑回路
で直流に変換されて出力端子１０―１０から出力
される。スイツチング素子４―４は制御回路１１
でその開閉が制御される。出力端子１０―１０に
流れる出力電流の値は抵抗８で検出され、線１３
を介して制御回路１１に入力される。また出力端
子１０―１０間の電圧は線１４を介して、、同様
に制御回路１１に入力される。制御回路はこれら
の入力信号を受けて出力端子１０―１０間の電圧
が一定になるようにスイツチング素子４―４を制
御し、また抵抗８によつて過電流が検出されると
スイツチング素子４―４を閉に制御して過電流が
流れないようにして負荷および電源を保護する。
尚制御回路１１の出力は絶縁トランス１２で絶縁
されているので、入力側と出力側は直流的に絶縁
される。このような構成のスイツチングレギユレ
ータは、スイツチング素子は開閉動作するのみな
のでその損失が少くなり、またスイツチング周期
を短くすることによつて絶縁トランス５を小さく
することができる。従つて小型でしかも損失の少
ない電源を作ることができる。 Next, the operation of this circuit will be explained. The output of the AC power supply 1 is rectified by a rectifier 2, smoothed by a smoothing circuit 3, and converted into DC. The DC power is converted back to AC by opening and closing the switching element 4-4, is insulated and transformed by the isolation transformer 5, rectified by the rectifier 6-6, converted to DC by the smoothing circuit of the inductance 7 and the capacitor 9, and then sent to the output terminal 10-. It is output from 10. Switching element 4-4 is control circuit 11
Its opening and closing is controlled by . The value of the output current flowing through the output terminals 10-10 is detected by the resistor 8, and is connected to the line 13.
The signal is input to the control circuit 11 via. Further, the voltage between the output terminals 10-10 is similarly input to the control circuit 11 via the line 14. The control circuit receives these input signals and controls the switching element 4-4 so that the voltage between the output terminals 10-10 is constant, and when an overcurrent is detected by the resistor 8, the switching element 4-4 is controlled. 4 is closed to prevent overcurrent from flowing to protect the load and power supply.
Incidentally, since the output of the control circuit 11 is insulated by the isolation transformer 12, the input side and the output side are DC-insulated. In the switching regulator having such a configuration, the switching element only performs opening and closing operations, so the loss is reduced, and by shortening the switching period, the isolation transformer 5 can be made smaller. Therefore, it is possible to create a power supply that is compact and has low loss.

＜従来技術の欠点＞ しかしながら、このようなスイツチングレギユ
レータは以下に示すような欠点を有する。第１の
欠点は過電流検出回路による電力損失が大きくな
ることである。すなわち出力電流は抵抗８を流れ
るよう構成するが、過電流を正確に検出するため
には、この抵抗による電圧降下をある程度大きく
とらねばならない。そのため正常動作時において
もこの抵抗により電力損失が発生し効率が劣化す
る。スイツチングレギユレータはもともと電力損
失を少くするために用いられるものであり、この
抵抗による電力損失を無視することはできない。
また抵抗８両端の電圧はアナログ値であるので、
アナログ演算部が必要になり、制御回路１１が複
雑になる。さらに出力電流が大きい場合には、抵
抗８の形状が大きくなり、発熱するために全体の
形状を小さくすることが難しくなる。<Disadvantages of Prior Art> However, such switching regulators have the following disadvantages. The first drawback is that power loss due to the overcurrent detection circuit increases. That is, the output current is configured to flow through the resistor 8, but in order to accurately detect overcurrent, the voltage drop due to this resistor must be made large to some extent. Therefore, even during normal operation, power loss occurs due to this resistance and efficiency deteriorates. Switching regulators were originally used to reduce power loss, and power loss due to this resistance cannot be ignored.
Also, since the voltage across resistor 8 is an analog value,
An analog calculation section is required, and the control circuit 11 becomes complicated. Further, when the output current is large, the shape of the resistor 8 becomes large and generates heat, making it difficult to reduce the overall shape.

第２の欠点はこの電源をコンピユータの電源に
用いるときに発生する。コンピユータはその電源
が瞬間的にでも遮断されると内部に保持されてい
るデータが失われるため、たとえば電源が復帰し
ても継続動作ができなくなる。そのため通常は第
１図の平滑回路３内のコンデンサまたはコンデン
サ９の容量を大きくしてその電荷保持能力を増大
させて、交流電源１が停電しても出力電圧が急激
に低下しないように、その間に停電シーケンスを
実行して電源復帰に備えるようにしている。どち
らのコンデンサの容量を大きくしても目的は達せ
られるが、平滑回路３の時定数を短くして入力電
圧の変動に対する応答をよくすること、およびス
イツチングレギユレータ内部の故障に対拠するた
めに、コンデンサ９の容量を大きくすることが考
えられる。しかしながら、コンデンサ９の容量を
大きくすると電源投入時にこのコンデンサを充電
するために大きな電流が流れ、過電流保護回路が
動作してしまうという欠点を有する。そのため電
源投入から出力電圧が安定するまでに時間がかか
りまた外部に警報出力が出て他の機器の動作を阻
害することもある。 A second drawback occurs when this power supply is used to power a computer. If the power to a computer is cut off even momentarily, the data held inside the computer will be lost, and therefore the computer will not be able to continue operating even if the power is restored. Therefore, normally, the capacitance of the capacitor or capacitor 9 in the smoothing circuit 3 shown in FIG. A power outage sequence is executed to prepare for power restoration. Although the purpose can be achieved by increasing the capacitance of either capacitor, it is necessary to shorten the time constant of the smoothing circuit 3 to improve the response to input voltage fluctuations and to prevent failures inside the switching regulator. Therefore, it is conceivable to increase the capacitance of the capacitor 9. However, if the capacitance of the capacitor 9 is increased, a large current flows to charge the capacitor when the power is turned on, resulting in the overcurrent protection circuit being activated. Therefore, it takes time for the output voltage to stabilize after the power is turned on, and an alarm may be output to the outside, which may interfere with the operation of other devices.

＜発明の概要＞ この発明の目的は本質的に過電流が流れないス
イツチングレギユレータを提供することにある。<Summary of the Invention> An object of the present invention is to provide a switching regulator in which essentially no overcurrent flows.

この発明によれば、トランスの２次側に流れる
電流を検出して、この電流が流れなくなつたとき
にスイツチング素子を反転させ、コンデンサを介
してトランスの一次側に電力を供給するようにす
るものである。 According to this invention, the current flowing through the secondary side of the transformer is detected, and when this current stops flowing, the switching element is reversed, and power is supplied to the primary side of the transformer via the capacitor. It is something.

＜第１実施例＞ 第２図は本発明の第１の実施例を示す。Einは
入力直流電源であり、たとえば第１図の平滑回路
３の出力電圧を供給する。４ａ，４ｂはスイツチ
ング素子、５はトランス、６ａ，６ｂは整流器、
７，９はそれぞれ平滑用のインダクタンスとコン
デンサ、１０―１０は出力端子であり、基本的動
作は第１図と同様である。１５はＤ型フリツプフ
ロツプ（以下Ｄ―FFと略す）、１６はＤ―FF１
５の出力によりスイツチング素子を駆動する駆動
回路、１８は直流成分を遮断するためのコンデン
サである。また１９は線路２１に流れる電流を検
出するためのインダクタンスであり、たとえばト
ロイダルコアにコイルを巻き、コアの中心に線路
２１を通したものを使用する。２０はインダクタ
ンス１９の起電力が発生しなくなることを検出す
る零検出回路である。<First Embodiment> FIG. 2 shows a first embodiment of the present invention. Ein is an input DC power supply, which supplies, for example, the output voltage of the smoothing circuit 3 shown in FIG. 4a and 4b are switching elements, 5 is a transformer, 6a and 6b are rectifiers,
7 and 9 are smoothing inductances and capacitors, respectively, and 10-10 are output terminals, and the basic operation is the same as that in FIG. 15 is a D-type flip-flop (hereinafter abbreviated as D-FF), 16 is D-FF1
A drive circuit drives the switching element with the output of 5, and 18 is a capacitor for blocking a DC component. Further, 19 is an inductance for detecting the current flowing through the line 21, and for example, an inductance is used in which a coil is wound around a toroidal core and the line 21 is passed through the center of the core. 20 is a zero detection circuit that detects that the electromotive force of the inductance 19 is no longer generated.

次にこの回路の動作を第３図の波形図により説
明する。第３図ａはＤ―FF１５のＱ出力の波形
図、同ｂはコンデンサ１８に流れる電流の波形図
同Ｃはインダクタンス７に流れる電流の波形図、
同ｄは零検出回路２０の出力波形図である。第３
図ａの前半のようにＤ―FF１５のＱ出力が「Ｈ」
になるとスイツチング素子４ａが導通，同４ｂが
不導通に制御される。そのためコンデンサ１８に
は第３図ｂのように一定時間電流が流れる。この
電流はトランス５の２次側に伝達され、整流器６
で整流されてインダクタンス７に供給される。イ
ンダクタンス７に流れる電流は、コンデンサ１８
に流れる電流が途絶えた後も保持され、第３図Ｃ
のように負荷の状態によつて定まる時定数で漸減
する。この電流はインダクタンス１９で検出され
電流が流れなくなると零検出回路２０が第３図ｄ
のように検出信号を発し、この信号によりＤ―
FF１５が反転してスイツチング素子４ａが不導
通，同４ｂが導通になり、コンデンサ１８には前
と逆方向に一定時間電流が流れる。しかしながら
両波整流を行つているのでインダクタンス７に流
れる電流は前と同方向になり、以下この動作が反
復される。すなわちこの回路においては、インダ
クタンス７に流れる電流を検出して、この電流が
ゼロになるとスイツチング素子を反転させて一定
量の電力を供給するようにしている。従つて本質
的に過電流が流れることはない。たとえば負荷が
短絡するとインダクタンス７の保持電流は負荷に
よる電力消費が発生しないので、長時間ゼロにな
らない。そのためスイツチング素子の反転周期が
長くなり、単位時間に移送される電力が少くな
り、過電流が流れることはなくなる。 Next, the operation of this circuit will be explained with reference to the waveform diagram of FIG. Figure 3a is a waveform diagram of the Q output of the D-FF15, Figure 3b is a waveform diagram of the current flowing through the capacitor 18, Figure 3C is a waveform diagram of the current flowing through the inductance 7,
d is an output waveform diagram of the zero detection circuit 20. Third
As shown in the first half of figure a, the Q output of D-FF15 is “H”
When this happens, the switching element 4a is controlled to be conductive and the switching element 4b is controlled to be non-conductive. Therefore, a current flows through the capacitor 18 for a certain period of time as shown in FIG. 3b. This current is transmitted to the secondary side of the transformer 5 and rectifier 6
The signal is rectified by the inductor 7 and supplied to the inductance 7. The current flowing through the inductance 7 is the capacitor 18
It is maintained even after the current flowing through is cut off, and the
It gradually decreases with a time constant determined by the load condition. This current is detected by the inductance 19, and when the current stops flowing, the zero detection circuit 20 is activated as shown in FIG.
It emits a detection signal like this, and this signal causes D-
The FF 15 is reversed, the switching element 4a becomes non-conductive and the switching element 4b becomes conductive, and current flows through the capacitor 18 in the opposite direction for a certain period of time. However, since double-wave rectification is performed, the current flowing through the inductance 7 is in the same direction as before, and this operation is repeated thereafter. That is, in this circuit, the current flowing through the inductance 7 is detected, and when this current becomes zero, the switching element is reversed to supply a certain amount of power. Therefore, essentially no overcurrent flows. For example, when the load is short-circuited, the holding current of the inductance 7 does not become zero for a long time because no power is consumed by the load. Therefore, the reversal period of the switching element becomes longer, less power is transferred per unit time, and no overcurrent flows.

＜第２実施例＞ 第４図に本発明の第２の実施例を示す。第２図
の第１の実施例では、インダクタンス７に電流が
流れなくなつたことを検出して、スイツチング素
子４ａ，４ｂの導通，不導通を反転させるもので
ある。しかしながらスイツチング素子は通常導通
状態から不導通状態に制御するときには若干の遅
れすなわちOFFデイレイが存在する。そのため
スイツチングのタイミングがずれ、効率劣化等の
幣害が生じる。第４図の実施例では、トランスの
２次側に電力が供給されている状態を検出して、
この電力が供給さてなくなるとスイツチング素子
を全て不導通状態に制御し、次の反転に備えるこ
とによつてOFFデイレイの影響をなくすもので
ある。<Second Embodiment> FIG. 4 shows a second embodiment of the present invention. In the first embodiment shown in FIG. 2, it is detected that current no longer flows through the inductance 7, and the conduction and non-conduction of the switching elements 4a and 4b are reversed. However, when a switching element is controlled from a conductive state to a non-conductive state, there is usually a slight delay, that is, an OFF delay. As a result, the timing of switching is shifted, causing damage such as deterioration of efficiency. In the embodiment shown in FIG. 4, the state in which power is being supplied to the secondary side of the transformer is detected,
When this power is no longer supplied, all the switching elements are controlled to be non-conductive to prepare for the next reversal, thereby eliminating the effects of the OFF delay.

第４図に従つて第２の実施例を説明する。直流
入力電源Einはスイツチング素子４ａ，４ｂの直
列回路に印加される。スイツチング素子４ａ，４
ｂを開閉することによつて伝達される電力はコン
デンサ１８，トランス５を通して整流器６ａ，６
ｂによつて整流され、インダクタンス７，コンデ
ンサ９で構成される平滑回路で平滑されて出力端
子１０―１０から出力される。制御回路１６はス
イツチング素子４ａ，４ｂを制御する。インダク
タンス７に流れる電流はインダクタンス２１で検
出され、電流検出回路２２に入力される。電流検
出回路２２の出力はANDゲート２６，２８，３
１，３２，ORゲート２７およびフリツプフロツ
プ２９，３０から構成される制御信号発生回路２
５に入力される。制御信号発生回路２５の出力は
制御回路１６を通してスイツチング素子４ａ，４
ｂを制御する。尚この実施例では電圧検出回路２
３が設けられ、出力電圧が一定値になるように制
御している。また制御信号発生回路２５の動作は
発振器２４の出力に同期して行われる。インダク
タンス７，２１は同一コア上に形成してもよい
が、たとえば第５図のように別構成にしてもよ
い。インダクタンス２１のコアには可飽和コアを
用いると、電流の大きさが変動しても出力は既一
定となり、信号処理が簡単になる。 A second embodiment will be described with reference to FIG. A DC input power source Ein is applied to a series circuit of switching elements 4a and 4b. Switching elements 4a, 4
The power transmitted by opening and closing b is transmitted through the capacitor 18 and transformer 5 to the rectifiers 6a and 6.
b, smoothed by a smoothing circuit composed of an inductance 7 and a capacitor 9, and outputted from an output terminal 10-10. A control circuit 16 controls switching elements 4a and 4b. The current flowing through the inductance 7 is detected by the inductance 21 and input to the current detection circuit 22. The output of the current detection circuit 22 is output from AND gates 26, 28, 3.
1, 32, a control signal generation circuit 2 consisting of an OR gate 27 and flip-flops 29, 30.
5 is input. The output of the control signal generation circuit 25 is passed through the control circuit 16 to the switching elements 4a, 4.
Control b. In this embodiment, the voltage detection circuit 2
3 is provided to control the output voltage to a constant value. Further, the operation of the control signal generation circuit 25 is performed in synchronization with the output of the oscillator 24. The inductances 7 and 21 may be formed on the same core, but may also be constructed separately as shown in FIG. 5, for example. If a saturable core is used as the core of the inductance 21, the output will be constant even if the magnitude of the current changes, and signal processing will be simplified.

この実施例の動作を第６図タイムチヤートに従
つて説明する。第６図ａはインダクタンス７に流
れる電流値を表わす。この電流は電力がコンデン
サ１８を通して供給されている間は増加し、供給
されなくなると漸減する。同図ｂはインダクタン
ス２１に発生する電圧を示す。この電圧は電流ａ
の微分値に応じてその極性が変化する。第６図
Ｃ，ｄはそれぞれ線路３３，３４上の信号を示
す。同図ｂの信号の正負に応じてトランジスタ２
２２，２２１が導通し、線路３３，３４上の信号
は図のように逆方向に変化する。またインダクタ
ンス７に電流が流れなくなるとトランジスタ２２
１，２２２は共に不導通になり、線路３３，３４
上の信号は共に「Ｈ」になる。第６図ｅはAND
ゲート２６の出力波形を表わし、線路３３，３４
上の信号が共に「Ｈ」、すなわちインダクタンス
７に電流が流れなくなると「Ｈ」になる。この
「Ｈ」出力により、ANDゲート２８を通して同図
ｆのように発振器２４の出力がフリツプフロツプ
３０のクロツク端子に入力され、その出力を反転
させる。また線路３４上の信号はフリツプフロツ
プ２９のクリヤ端子に供給される。線路３４上の
信号が「Ｌ」すなわちコンデンサ１８を通した電
力供給が終了するとフリツプフロツプ２９はクリ
ヤされ同図ｇのようにそのＱ出力は「Ｌ」にな
る。フリツプフロツプ２９はANDゲート２８の
出力によりプリセツトされる。第６図ｈ，ｉは
ANDゲート３１，３２の出力波形を示す。すな
わちフリツプフロツプ３０のＱ，出力はフリツ
プフロツプ２９の「Ｌ」出力により禁止される。
ANDゲート３１，３２の出力は制御回路１６に
供給され、その「Ｈ」期間の間スイツチング素子
４ａ，４ｂを導通制御する。 The operation of this embodiment will be explained with reference to the time chart in FIG. FIG. 6a shows the value of the current flowing through the inductance 7. This current increases while power is being supplied through capacitor 18 and tapers off when power is no longer supplied. Figure b shows the voltage generated across the inductance 21. This voltage is the current a
The polarity changes depending on the differential value of . Figures 6C and 6d show the signals on lines 33 and 34, respectively. The transistor 2 is
22 and 221 become conductive, and the signals on lines 33 and 34 change in opposite directions as shown. Also, when current no longer flows through the inductance 7, the transistor 22
1 and 222 are both non-conductive, and lines 33 and 34
Both the upper signals become "H". Figure 6 e is AND
It represents the output waveform of the gate 26, and the lines 33 and 34
Both of the above signals become "H", that is, when current no longer flows through the inductance 7, they become "H". Due to this "H" output, the output of the oscillator 24 is inputted to the clock terminal of the flip-flop 30 through the AND gate 28, as shown in FIG. The signal on line 34 is also supplied to the clear terminal of flip-flop 29. When the signal on the line 34 becomes "L", that is, the power supply through the capacitor 18 ends, the flip-flop 29 is cleared and its Q output becomes "L" as shown in FIG. Flip-flop 29 is preset by the output of AND gate 28. Figure 6h and i are
The output waveforms of AND gates 31 and 32 are shown. That is, the Q output of flip-flop 30 is inhibited by the "L" output of flip-flop 29.
The outputs of the AND gates 31 and 32 are supplied to the control circuit 16, which controls the conduction of the switching elements 4a and 4b during the "H" period.

このようにこの実施例ではコンデンサ１８を通
して電力の伝達が終了してからスイツチング素子
が反転するまでの間、該スイツチング素子を不導
通状態に制御する。そのため素子の反転時の
OFFデイレイの影響を除去することができる。
尚この実施例では電圧検出回路２３が設けられて
いる。出力電圧が一定値を越えると電圧検出回路
２３の出力が「Ｌ」になり、ORゲート２７，
ANDゲート２８によりフリツプフロツプ３０の
反転が制限され、コンデンサ１８を通して伝達さ
れる電力が半減し、出力電圧は降下する。このよ
うにして出力電圧は一定値に保たれる。 As described above, in this embodiment, the switching element is controlled to be non-conductive from the time when the transmission of power through the capacitor 18 ends until the switching element is reversed. Therefore, when the element is inverted,
The effects of OFF delay can be removed.
In this embodiment, a voltage detection circuit 23 is provided. When the output voltage exceeds a certain value, the output of the voltage detection circuit 23 becomes "L", and the OR gate 27,
AND gate 28 limits the inversion of flip-flop 30, halves the power transferred through capacitor 18, and drops the output voltage. In this way the output voltage is kept constant.

＜第３実施例＞ 第７図に第３の実施例を示す。基本的には第２
の実施例と同じであるが、インダクタンスに流れ
る電流を検出する方法が異なる。１は交流電源，
２は整流器，３５は平滑用コンデンサであり、交
流を整流，平滑して直流に交換する。この直流は
スイツチング素子４ａ，４ｂで交流に変換され、
コンデンサ１８、トランス５を通して整流器６ａ
―６ｂで整流，インダクタンス７およびコンデン
サ９で平滑されて出力端子１０―１０から出力さ
れる。この実施例ではインダクタンス７に流れる
電流を検出するために、整流器６ａ，６ｂのカソ
ード側の電位を検出している。この電位は電流検
出回路３６に入力され、その出力は制御信号発生
回路３７を通して制御回路１６に入力される。制
御回路１６内では制御信号発生回路３７の出力に
よりスイツチングトランジスタ１６２，１６３を
相補的に開閉制御し、その出力を絶縁トランス１
６４を通してスイツチング素子４ａ，４ｂを制御
している。１６１は電源回路である。<Third Example> A third example is shown in FIG. Basically the second
This embodiment is the same as the embodiment described above, but the method of detecting the current flowing through the inductance is different. 1 is an AC power supply,
2 is a rectifier, and 35 is a smoothing capacitor, which rectifies and smoothes alternating current to convert it into direct current. This DC is converted into AC by switching elements 4a and 4b,
Rectifier 6a through capacitor 18 and transformer 5
The signal is rectified by -6b, smoothed by inductance 7 and capacitor 9, and output from output terminal 10-10. In this embodiment, in order to detect the current flowing through the inductance 7, the potential on the cathode side of the rectifiers 6a and 6b is detected. This potential is input to the current detection circuit 36, and its output is input to the control circuit 16 through the control signal generation circuit 37. In the control circuit 16, the switching transistors 162 and 163 are controlled to open and close in a complementary manner by the output of the control signal generation circuit 37, and the output is connected to the isolation transformer 1.
The switching elements 4a and 4b are controlled through the switch 64. 161 is a power supply circuit.

次に電流検出回路３６，制御信号発生回路３７
の動作を第８図のタイムチヤートに基づいて説明
する。同図ａ，ｂはそれぞれ整流器６ａ，６ｂの
カソードの電位を表わす。整流器６ａ，６ｂのア
ノードは共通電位点に接続されているので、各整
流器に電流が流れているときはそのカソード電位
は負になり、流れていないときは正になる。また
どちらか一方の整流器に電流が流れているときは
コンデンサ１８を通して電力が供給されている期
間であり、両方の整流器に電流が流れているとき
はインダクタンス７に畜積されている電荷が放電
している期間を示す。同図ｃ，ｄはそれぞれ線路
３８，３９上の信号を示す。これらの信号は整流
器６ａ，６ｂのカソード電位の正負に従つて
「Ｌ」，「Ｈ」となる。すなわちこの信号の「Ｌ」
期間はインダクタンス７に畜積している電荷が放
電していることを示す。同図ｆはANDゲート４
２の出力を示し、この出力によりフリツプフロツ
プ４３の出力が反転する。またこの出力によりフ
リツプフロツプ４４がプリセツトされる。同図ｇ
はフリツプフロツプ４３のＱ出力，ｈ，ｉは
ANDゲート４５，４６の出力波形を表わす。ｈ，
ｉの出力が「Ｈ」のときはそれぞれスイツチング
素子４ａ，４ｂが導通し、「Ｌ」のときは不導通
になる。同図ｈ，ｉからわかるようにスイツチン
グ素子４ａ，４ｂが反転する前に必ず両方のスイ
ツチング素子が不導通になる期間が存在する。従
つて第２の実施例と同じようにスイツチング素子
のOFFデイレイの影響を避けることができる。 Next, the current detection circuit 36 and the control signal generation circuit 37
The operation will be explained based on the time chart of FIG. In the figure, a and b represent the potentials of the cathodes of the rectifiers 6a and 6b, respectively. Since the anodes of the rectifiers 6a and 6b are connected to a common potential point, the cathode potential is negative when current is flowing through each rectifier, and positive when no current is flowing. Also, when current is flowing through one of the rectifiers, power is being supplied through the capacitor 18, and when current is flowing through both rectifiers, the charge accumulated in the inductance 7 is being discharged. period. Figures c and d in the figure show signals on the lines 38 and 39, respectively. These signals become "L" or "H" depending on the positive or negative cathode potential of the rectifiers 6a, 6b. In other words, the "L" of this signal
The period indicates that the charge accumulated in the inductance 7 is being discharged. In the same figure, f is AND gate 4
This output inverts the output of the flip-flop 43. The flip-flop 44 is also preset by this output. Figure g
is the Q output of flip-flop 43, and h and i are
The output waveforms of AND gates 45 and 46 are shown. h,
When the output of i is "H", the switching elements 4a and 4b are conductive, and when the output is "L", they are non-conductive. As can be seen from h and i in the figure, there is always a period during which both switching elements are non-conductive before the switching elements 4a and 4b are reversed. Therefore, as in the second embodiment, the influence of the OFF delay of the switching element can be avoided.

尚本発明ではコンデンサ１８は耐圧の高い堅牢
なものが必要であるが、第９図に示すように複数
のコンデンサを結合することによつて簡単に実現
することができる。 In the present invention, the capacitor 18 needs to be robust with high voltage resistance, but this can be easily realized by combining a plurality of capacitors as shown in FIG.

＜この発明の効果＞ このようにこの発明ではトランスの２次側に流
れる電流を検出し、この電流が検出されなくなる
とスイツチング素子を反転させて一定量の電力を
コンデンサを通して供給するようにしている。従
つてたとえ負荷側が短絡したとしても供給される
電力が自動的に少くなる。従つて本質的に過電流
が流れないスイツチングレギユレーターが実現で
きる。そのため従来必要としていた過電流保護回
路が不用になり、過電流検出器で消費されていた
電力がなくなるので、その分変換効率が向上す
る。また回路構成が簡単になり、小型化できると
いう効果もある。さらに出力側のコンデンサの容
量を大きくしても過渡期の電流が自動的に制限さ
れるので、従来のように過電流保護回路が働いて
警報を出力し、また動作を阻外することがない。
さらに第２，第３実施例のように、スイツチング
素子の反転に先立つて不導通に制御することによ
り、OFFデイレイの影響がなくなり、効率がさ
らに向上する。またスイツチングがゼロクロスで
行われるためにスイツチングロスが少くなるとい
う効果もある。<Effects of the Invention> As described above, in this invention, the current flowing to the secondary side of the transformer is detected, and when this current is no longer detected, the switching element is reversed to supply a certain amount of power through the capacitor. . Therefore, even if the load side is short-circuited, the supplied power will automatically decrease. Therefore, it is possible to realize a switching regulator in which essentially no overcurrent flows. This eliminates the need for an overcurrent protection circuit, which was required in the past, and eliminates the power consumed by the overcurrent detector, improving conversion efficiency accordingly. It also has the effect of simplifying the circuit configuration and making it more compact. Furthermore, even if the capacitance of the output capacitor is increased, the current during the transient period is automatically limited, so there is no need for the overcurrent protection circuit to work, output an alarm, or block operation as in the case of conventional methods. .
Furthermore, as in the second and third embodiments, by controlling the switching element to be non-conductive prior to inversion, the influence of the OFF delay is eliminated and efficiency is further improved. Furthermore, since switching is performed at zero cross, there is also the effect that switching loss is reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のスイツチングレギユレーターの
構成を示す図、第２図は本発明の第１の実施例の
構成を示す図、第３図は本発明の第１の実施例の
動作を説明するためのタイムチヤート、第４図は
本発明の第２の実施例の構成を示す図、第５図は
本発明の第２の実施例で用いるインダクタンスの
外形図、第６図は本発明の第２の実施例の動作を
説明するためのタイムチヤート、第７図は本発明
の第３の実施例の回路図、第８図は本発明の第３
の実施例の動作を説明するためのタイムチヤート
第９図は本発明で用いるコンデンサの一構成例を
示す図である。 ４，４ａ，４ｂ：スイツチング素子、５：トラ
ンス、６，６ａ，６ｂ：整流器、７：インダクタ
ンス、１６：制御回路、１８：コンデンサ、２
０，２２，３６：電流検出回路、１９，２１：電
流検出用インダクタンス、２３：電圧検出回路、
２４：発振器、２５，３７：制御信号発生回路。 FIG. 1 is a diagram showing the configuration of a conventional switching regulator, FIG. 2 is a diagram showing the configuration of the first embodiment of the present invention, and FIG. 3 is a diagram showing the operation of the first embodiment of the present invention. A time chart for explanation, FIG. 4 is a diagram showing the configuration of the second embodiment of the present invention, FIG. 5 is an outline diagram of the inductance used in the second embodiment of the present invention, and FIG. 6 is a diagram showing the configuration of the second embodiment of the present invention. 7 is a circuit diagram of the third embodiment of the present invention, and FIG. 8 is a circuit diagram of the third embodiment of the present invention.
FIG. 9 is a time chart for explaining the operation of the embodiment. FIG. 9 is a diagram showing an example of the configuration of a capacitor used in the present invention. 4, 4a, 4b: switching element, 5: transformer, 6, 6a, 6b: rectifier, 7: inductance, 16: control circuit, 18: capacitor, 2
0, 22, 36: current detection circuit, 19, 21: current detection inductance, 23: voltage detection circuit,
24: Oscillator, 25, 37: Control signal generation circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 直流を断続するスイツチング手段と該スイツ
チング手段の出力側にその一端が接続されたコン
デンサと該コンデンサの他端にその一次側が接続
されたトランスと該トランスの２次側に接続され
た整流手段および平滑手段と上記トランスの２次
側に流れる電流を検出する電流検出手段とを有
し、上記電流検出手段が電流を検出しなくなると
上記スイツチング手段を反転させることを特徴と
するスイツチングレギユレータ。1. A switching means for intermittent direct current, a capacitor having one end connected to the output side of the switching means, a transformer having its primary side connected to the other end of the capacitor, a rectifying means connected to the secondary side of the transformer, and A switching regulator comprising a smoothing means and a current detecting means for detecting a current flowing to the secondary side of the transformer, and reversing the switching means when the current detecting means no longer detects a current. .