JPS641993B2 - - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、液晶マトリクスなどによるパネル状
画像表示装置の信号発生装置に関する。 従来、テレビジヨン受像機などの画像表示装置
としては、主として陰極線管、いわゆるブラウン
管が使用されていた。 そのため、テレビジヨン受像機などの小形軽量
化が難しく、消費電力が比較的多いという欠点が
あつた。 そこで、このようなブラウン管による画像表示
装置の欠点を除くため、液晶、EL（エレクトロル
ミネツセンス）、ガス放電素子、発光ダイオード
などの、電気的信号によつて光の透過率或は発光
輝度が変化する素子をマトリクス状に複数個配列
し、中間調を有するテレビジヨン画像の再生を可
能にしたパネル形画像表示装置が種々提案され
た。 このような画像表示装置の一例を第１図に示
す。 第１図において、１は液晶、EL、ガス放電素
子、発光ダイオード等、電気信号を印加すること
によつて発光輝度或は光の透過率を変化する表示
素子をマトリクス状に配置または接続したマトリ
クスパネルであり、X¹、X²、……、X^NなるＮ本
の走査電極とY¹、Y²、……Y^MなるＭ本の信号電
極より構成される。２は映像信号発生回路、３は
アナログ．デイジタル変換器（以下Ａ／Ｄ変換器
という）、４は第１の記憶装置、５は第２の記憶
装置、６は輝度制御信号発生装置、７はＹ電極駆
動回路、８はシフトレジスタ９はＸ電極駆動回
路、１０は制御信号発生器である。 第１図において、テレビジヨン信号をマトリク
スパネル１に表示する方法について説明する。映
像信号発生器２の出力は、Ａ／Ｄ変換器３によつ
てデイジタル信号に変換され、第１の記憶装置４
に書き込まれる。１水平走査線に相当する映像信
号の書き込みが終了すると、第１の記憶装置４の
内容は第２の記憶装置５に移された後輝度制御信
号発生器６で輝度変調信号に変換され、Ｙ電極駆
動回路７を経てマトリクスパネル１に印加され
る。一方、シフトレジスタ８の出力はＸ電極駆動
回路９を経てマトリクスパネル１のＸ電極に印加
され、走査が行なわれる。テレビの１本目の水平
走査線上の映像信号が、マトリクスパネル上の１
本目のＸ電極上に表示されている間に、テレビの
２本目の水平走査線上の映像信号が、再び第１の
記憶装置に書き込まれる。 第２図は、テレビの映像信号をＡ／Ｄ変換し、
第１の記憶装置４に書き込みを行なうタイミング
チヤートを示したものである。第２図において、
テレビの映像信号v_gは、Ａ／Ｄ変換器でｎビツト
のデイジタル信号に変換され、サンプリングパル
スCPによつてＡ／Ｄ変換器３内部のラツチに取
り込まれた後出力される。つぎに、Ａ／Ｄ変換器
３の出力は書き込みパルスCPRによつて第１の
記憶装置４に書き込みが行なわれる。このとき、
第２図から明らかなように映像信号のブランキン
グ期間の開始から、サンプリング開始までの時間
toにより、マトリクスパネル上に表示される垂直
方向の画像の開始位置が決まる。 従つて、このような画像表示装置においてはこ
の時間toが変化すると表示された画像にぶれが生
じて画質を損なうから、時間toが常に一定に保た
れるようにする必要がある。 ところで、従来は、この時間toを決めるために
水平同期信号SH¹によつてトリガされる単安定マ
ルチバイブレータを用い、その時定数を適当な値
に定めて遅延信号SH²を得ることによつて行なつ
ていた。 しかしながら、従来技術のように単安定マルチ
バイブレータを用いていると、その時定数回路に
比較的大容量のキヤパシタが必要なためIC化が
困難で小形化が難かしくなり、加えて、その出力
に得られる遅延信号SH²のパルス幅が温度や電源
電圧に依存して変化するため、時間toが一定にな
らず表示画像の画質を低下させてしまうなどの欠
点があつた。 本発明の目的は、上記した従来技術の欠点を除
き、常に正確に時間toを決定することができる
上、小形でIC化に適した画像表示装置の信号発
生装置を提供するにある。 この目的を達成するため、本発明は、水平同期
信号パルスの後縁に同期してスタートするサンプ
リングパルスをカウントして時間toを決定するよ
うにした点を特徴とする。 以下、本発明による信号発生装置の実施例を図
面について説明する。 第３図は本発明の基本的構成による一実施例
で、１１は水平同期信号SH¹がローレベルのとき
発振してサンプリングパルスCPを発生し、ハイ
レベルのときだけ発振を停止する発振回路、１２
はサンプリングパルスCPをカウントする分周回
路、１３は書き込みパルスCPRを生成するため
の組合わせ論理回路である。 第４図は分周回路１２と論理回路１３の具体的
構成を示す本発明の一実施例で、１４，１５およ
び１６は入力の負の電圧変化で状態を反転するＴ
フリツプフロツプ、１７は入力C_Pの正の電圧変
化で状態を変化するＤフリツプフロツプで、Ｄ入
力は常に論理“１”（ハイレベル）にしておく。
１８はインバータ、１９は論理積演算を行なう
AND回路である。Ｔフリツプフロツプ１４，１
５，１６とＤフリツプフロツプ１７はリセツト端
子Ｒがハイレベルになるとリセツトされるように
なつている。 次に第５図のタイミングチヤートによつて動作
の説明を行なう。 水平同期パルスSH¹が立下ると発振回路１１が
動作を開始してサンプリングパルスCPを発生す
る。フリツプフロツプ１４はこのパルスCPを２
分周して出力Q¹を発生し、この出力Q¹が次のフ
リツプフロツプ１５で分周されて出力Q²となり、
さらにこの出力Q²がフリツプフロツプ１６で分
周されるため、結局、フリツプフロツプ１７の出
力Q⁴はサンプリングパルスCPが８個現われたと
きローレベル“０”からハイレベル“１”にな
る。そこで、この出力Q⁴をAND回路１９の一方
の入力に供給する。 また、このAND回路１９の他方の入力にはサ
ンプリングパルスCPをインバータ１８で反転し
たパルスが供給されている。 従つて、AND回路１９の出力には、水平同期
パルスSH¹に続くサンプリングパルスCPの８個
目のパルスの立下りから発生する書き込みパルス
CPRが得られ、時間Toはサンプリングパルス８
個の時間で正確に決定されることになる。 このため、本実施例によれば、発振回路１１の
発振周波数が変動しない限り時間Toは常に一定
に保たれ、温度や電源電圧の変化によつて影響を
受けることがなくなる上、全体がデイジタル回路
で形成されるためIC化が容易である。 次に、第６図は本発明の他の実施例で、時間
Toを任意に変えられるようにしたものである。 第６図において、２０〜２２は、セツト端子Ｓ
およびリセツト端子Ｒを有するＴフリツプフロツ
プであり、セツト端子Ｓにハイレベル“１”の信
号が印加されれば出力は“１”に、リセツト端子
にハイレベル“１”の信号が印加されれば出力は
“０”になる。２３はＤフリツプフロツプ、２４
〜２９はAND回路、３０〜３３はインバータ、
３４はAND回路である。PS¹、PS²、PS³は、水
平同期パルスSH¹が印加されたとき、Ｔフリツプ
フロツプ２０，２１，２２をそれぞれ０または１
にプリセツトするための端子である。 次に動作について説明する。 第６図において、端子PS¹、PS²、PS³のすべ
てに対する入力をローレベル“０”としたときに
はAND回路２５，２７，２９が能動化される。
そこでこのときには、水平同期パルスSH¹がＴフ
リツプフロツプ２０，２１，２２のすべてのＲ端
子に印加されるので、これらのフリツプフロツプ
２０，２１，２２の初期状態はすべて０になり、
従つて、サンプリングパルスCPが８個入力され
たとき初めてフリツプフロツプ２３の出力Q⁴が
ハイレベル“１”になる。つまりこのときには第
４図の実施例と同じく時間Toはサンプリングパ
ルスCPが８個現われるまでの時間となる。 また、端子PS¹をハイレベル“１”、端子PS²と
PS³をローレベル“０”としたときには、AND
回路２４，２７，２９が能動化されるので、サン
プリングパルスSH¹が供給されたあとの初期状態
ではフリツプフロツプ２０は１、フリツプフロツ
プ２１，２２は０にプリセツトされる。従つて、
このときには７個のサンプリングパルスCPが入
力されたときに初めてフリツプフロツプ２３の出
力Q⁴がハイレベル“１”になり、時間Toはパル
スCPが７個現われるまでの時間となる。 以下同様に、端子PS¹、PS²、PS⁵に対する入
力を変えることにより第１表に示すように時間
ToをサンプリングパルスCPが１個現われるまで
の時間から８個現われるまでの時間にまで８段階
にわたつて任意に変化させることができる。 The present invention relates to a signal generating device for a panel-shaped image display device using a liquid crystal matrix or the like. Conventionally, cathode ray tubes, so-called cathode ray tubes, have been mainly used as image display devices such as television receivers. As a result, it was difficult to make television receivers smaller and lighter, and they had the drawback of relatively high power consumption. Therefore, in order to eliminate these drawbacks of image display devices using cathode ray tubes, the light transmittance or luminance of liquid crystals, EL (electroluminescence), gas discharge elements, light emitting diodes, etc. can be changed by electrical signals. Various panel-type image display devices have been proposed in which a plurality of changing elements are arranged in a matrix and are capable of reproducing television images having halftones. An example of such an image display device is shown in FIG. In Fig. 1, 1 is a matrix in which display elements such as liquid crystals, EL, gas discharge elements, light emitting diodes, etc. that change luminance or light transmittance by applying electric signals are arranged or connected in a matrix. The panel is composed of N scanning electrodes X ¹ , X ² , . . . , X ^N and ^M signal electrodes Y ¹ , Y ² , . 2 is a video signal generation circuit, and 3 is an analog circuit. A digital converter (hereinafter referred to as an A/D converter), 4 is a first storage device, 5 is a second storage device, 6 is a brightness control signal generator, 7 is a Y electrode drive circuit, 8 is a shift register 9 In the X electrode drive circuit, 10 is a control signal generator. Referring to FIG. 1, a method for displaying television signals on the matrix panel 1 will be explained. The output of the video signal generator 2 is converted into a digital signal by an A/D converter 3, and the output is sent to a first storage device 4.
will be written to. When the writing of the video signal corresponding to one horizontal scanning line is completed, the contents of the first storage device 4 are transferred to the second storage device 5, and then converted into a brightness modulation signal by the brightness control signal generator 6. The voltage is applied to the matrix panel 1 via the electrode drive circuit 7. On the other hand, the output of the shift register 8 is applied to the X electrode of the matrix panel 1 via the X electrode drive circuit 9, and scanning is performed. The video signal on the first horizontal scanning line of the TV is
While being displayed on the main X electrode, the video signal on the second horizontal scanning line of the television is written into the first storage device again. Figure 2 shows how the TV video signal is A/D converted.
This figure shows a timing chart for writing to the first storage device 4. In Figure 2,
The television video signal v _g is converted into an n-bit digital signal by an A/D converter, and after being taken into a latch inside the A/D converter 3 by a sampling pulse CP, it is output. Next, the output of the A/D converter 3 is written into the first storage device 4 by a write pulse CPR. At this time,
As is clear from Figure 2, the time from the start of the blanking period of the video signal to the start of sampling
to determines the starting position of the vertical image displayed on the matrix panel. Therefore, in such an image display device, if the time to changes, the displayed image will be blurred and the image quality will be impaired, so it is necessary to keep the time to constant. By the way, conventionally, in order to determine this time to, a monostable multivibrator triggered by the horizontal synchronizing signal SH ¹ is used, and the time constant is set to an appropriate value to obtain the delayed signal SH ² . I was getting used to it. However, when a monostable multivibrator is used as in the conventional technology, its time constant circuit requires a relatively large-capacity capacitor, making it difficult to integrate into an IC and making it more compact. Since the pulse width of the delayed signal SH ² changes depending on the temperature and power supply voltage, there are drawbacks such as the time to is not constant and the quality of the displayed image is degraded. SUMMARY OF THE INVENTION An object of the present invention is to provide a signal generating device for an image display device that can always accurately determine time to, is compact, and is suitable for integration into an IC, eliminating the drawbacks of the prior art described above. To achieve this objective, the present invention is characterized in that the time to is determined by counting sampling pulses that start in synchronization with the trailing edge of the horizontal synchronizing signal pulse. Embodiments of the signal generator according to the present invention will be described below with reference to the drawings. FIG. 3 shows an embodiment of the basic configuration of the present invention, in which 11 is an oscillation circuit that oscillates when the horizontal synchronizing signal ^SH1 is at a low level to generate a sampling pulse CP, and stops oscillating only when the horizontal synchronizing signal SH1 is at a high level; 12
13 is a frequency dividing circuit for counting sampling pulses CP, and 13 is a combinational logic circuit for generating write pulses CPR. FIG. 4 shows an embodiment of the present invention showing a specific configuration of the frequency dividing circuit 12 and the logic circuit 13, and 14, 15, and 16 are Ts whose states are reversed by a negative input voltage change.
The flip-flop 17 is a D flip-flop whose state changes with a positive voltage change of the input C _P , and the D input is always kept at logic "1" (high level).
18 is an inverter, 19 is an AND operation
It is an AND circuit. T flip-flop 14,1
5, 16 and the D flip-flop 17 are reset when the reset terminal R goes high. Next, the operation will be explained using the timing chart shown in FIG. When the horizontal synchronizing pulse ^SH1 falls, the oscillation circuit 11 starts operating and generates the sampling pulse CP. The flip-flop 14 converts this pulse CP into 2
The frequency is divided to generate an output Q ¹ , and this output Q ¹ is divided by the next flip-flop 15 to become an output Q ² .
Furthermore, since this output ^Q2 is frequency-divided by the flip-flop 16, the output ^Q4 of the flip-flop 17 changes from low level "0" to high level "1" when eight sampling pulses CP appear. Therefore, this output Q ⁴ is supplied to one input of the AND circuit 19. Further, a pulse obtained by inverting the sampling pulse CP by an inverter 18 is supplied to the other input of the AND circuit 19. Therefore, the output of the AND circuit 19 contains the write pulse generated from the falling edge of the 8th pulse of the sampling pulse CP following the horizontal synchronizing pulse ^SH1 .
CPR is obtained and the time To is sampling pulse 8
It will be determined accurately in a specific amount of time. Therefore, according to this embodiment, the time To is always kept constant as long as the oscillation frequency of the oscillation circuit 11 does not change, and is not affected by changes in temperature or power supply voltage. It is easy to integrate into an IC. Next, FIG. 6 shows another embodiment of the present invention, in which the time
This allows To to be changed arbitrarily. In FIG. 6, 20 to 22 are set terminals S
It is a T flip-flop having a reset terminal R, and when a high level "1" signal is applied to the set terminal S, the output becomes "1", and when a high level "1" signal is applied to the reset terminal, the output becomes "1". becomes “0”. 23 is a D flip-flop, 24
~29 is an AND circuit, 30~33 is an inverter,
34 is an AND circuit. PS ¹ , PS ² , and PS ³ set the T flip-flops 20 , 21 , and 22 to 0 or 1, respectively, when the horizontal synchronizing pulse SH ¹ is applied.
This is a terminal for presetting. Next, the operation will be explained. In FIG. 6, when the inputs to all terminals PS ¹ , PS ² and PS ³ are set to low level "0", AND circuits 25, 27 and 29 are activated.
Therefore, at this time, the horizontal synchronizing pulse SH ¹ is applied to all R terminals of the T flip-flops 20, 21, 22, so the initial states of these flip-flops 20, 21, 22 are all 0,
Therefore, the output ^Q4 of the flip-flop 23 becomes high level "1" only when eight sampling pulses CP are input. That is, in this case, as in the embodiment shown in FIG. 4, the time To is the time until eight sampling pulses CP appear. Also, set terminal PS ¹ to high level “1” and terminal PS ² to
When PS ³ is set to low level “0”, AND
Since the circuits 24, 27 and 29 are activated, flip-flop 20 is preset to 1 and flip-flops 21 and 22 are preset to 0 in the initial state after the sampling pulse ^SH1 is supplied. Therefore,
At this time, the output ^Q4 of the flip-flop 23 becomes high level "1" for the first time when seven sampling pulses CP are input, and the time To is the time until seven pulses CP appear. Similarly, by changing the inputs to terminals PS ¹ , PS ² , and PS ⁵ , the time can be changed as shown in Table 1.
To can be arbitrarily changed in eight steps from the time until one sampling pulse CP appears to the time until eight sampling pulses appear.

【表】 なお、Ｔフリツプフロツプ２０〜２２の数を変
えれば、上記した変化範囲も任意に増減可能なこ
とはいうまでもない。 以上説明したように、本発明によれば、単安定
マルチバイブレータを用いることなくデイジタル
的に必要な時間Toを求めることができるから、
比較的大容量のキヤパシタを使用する必要がな
く、しかも温度変化や電源電圧の変動の影響もほ
とんど受けないから、従来技術の欠点を除いて小
形でIC化が容易な上、動作が正確で再生画面の
劣下をもたらすことのない信号発生装置を提供す
ることができる。[Table] It goes without saying that by changing the number of T flip-flops 20 to 22, the range of change described above can be increased or decreased as desired. As explained above, according to the present invention, the necessary time To can be calculated digitally without using a monostable multivibrator.
There is no need to use a relatively large capacity capacitor, and it is almost unaffected by temperature changes and power supply voltage fluctuations, so it eliminates the drawbacks of conventional technology, is small and easy to integrate into an IC, and has accurate operation and playback. A signal generating device that does not cause screen deterioration can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はマトリクス駆動パネル形画像表示装置
の一例を示すブロツク図、第２図はその動作説明
用のタイミングチヤート、第３図は本発明による
信号発生装置の基本的構成を示す一実施例のブロ
ツク図、第４図は本発明のさらに具体的な構成に
よる一実施例のブロツク図、第５図はその動作説
明用のタイミングチヤート、第６図は本発明の他
の実施例を示すブロツク図である。 １１……発振回路、１２……分周回路、１３…
…組合わせ論理回路。 FIG. 1 is a block diagram showing an example of a matrix drive panel type image display device, FIG. 2 is a timing chart for explaining its operation, and FIG. 3 is an embodiment showing the basic configuration of a signal generating device according to the present invention. 4 is a block diagram of an embodiment according to a more specific configuration of the present invention, FIG. 5 is a timing chart for explaining its operation, and FIG. 6 is a block diagram showing another embodiment of the present invention. It is. 11... Oscillation circuit, 12... Frequency dividing circuit, 13...
...Combinational logic circuit.

Claims (1)

【特許請求の範囲】 １ 映像信号を１水平走査期間ごとにデイジタル
信号化して中間調を有する画像を表示するマトリ
ツクス画像表示装置に書き込みパルスを供給する
信号発生装置において、 上記映像信号をデイジタル化するためのサンプ
リングパルスを水平同期パルスの後縁から次の水
平同期パルスの前縁までの期間ごとに発生させる
手段と、 上記サンプリングパルスを上記期間ごとにカウ
ントする分周手段と、 上記分周手段が所定数をカウントをした時点で
上記サンプリングパルスを上記マトリツクス画像
表示装置に書き込みパルスとして供給する手段
と、を備えたことを特徴とする画像表示装置の信
号発生装置。[Scope of Claims] 1. In a signal generating device for supplying write pulses to a matrix image display device that converts a video signal into a digital signal every horizontal scanning period and displays an image having halftones, the video signal is digitized. means for generating a sampling pulse for each period from a trailing edge of a horizontal synchronizing pulse to a leading edge of the next horizontal synchronizing pulse; a frequency dividing means for counting the sampling pulse for each period; A signal generating device for an image display device, comprising: means for supplying the sampling pulse as a write pulse to the matrix image display device when a predetermined number of pulses have been counted.