JPS6399614A - Power failure protecting device for microcomputer for timer - Google Patents

Abstract

PURPOSE:To allow a backup power source to supply power to a microcomputer to be used for a timer for a long time when power failure occurs by using a frequency oscillator much lower than the clock oscillation frequency of the microcomputer for a time and setting the microcomputer operable only when the oscillation signal comes in. CONSTITUTION:When power failure is detected, the oscillation of a built-in clock oscillator stops. Simultaneously a built-in RAM is in a stop mode attaining a storage holding state. The low frequency oscillator 2 with an oscillation frequency much lower than the clock frequency of the built-in clock oscillator is added to the timer microcomputer 1 which temporarily moves from the stop mode to a normal operation mode when a stop mode release signal is supplied. An oscillation signal from the low frequency oscillator is supplied as the stop mode release signal to the microcomputer 1. In case of power failure, the backup power source 5 can supply power to the microcomputer 1 for a long time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイマ用マイクロコンピュータの停電保護装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power failure protection device for a timer microcomputer.

〔発明の概要〕[Summary of the invention]

本発明はタイマ用マイクロコンピュータの停電保護装置
に関し、停電検出１１’、に、内蔵クロック発振器の発
振が停止すると共に、内蔵ＲＡＭが記憶保持状態に成る
ストップモーｌ゛を有し、ストップモード解除信号が供
給されたとき、一時的にスト７プモードから正常動作モ
ードに移行するタイマ用マイクロコンピュータに対し、
内蔵クロック発振器のクロック周波数より−１分低い発
振周波数を有する低周波発振器を付加し、低周波発振器
からの発振信号をタイマ用マイクロコンピュータにスト
ップモート解除信号として供給するようにしたことによ
り、停電時のバックアップ電源によるタイマ用マイクロ
コンピュータへの給電時間の長期化が可能と成る。The present invention relates to a power failure protection device for a timer microcomputer, which has a stop mode in which the built-in clock oscillator stops oscillating and the built-in RAM enters a memory retention state upon power failure detection 11', and has a stop mode release signal. is supplied to the timer microcomputer, which temporarily shifts from stop mode to normal operation mode.
By adding a low frequency oscillator with an oscillation frequency -1 minute lower than the clock frequency of the internal clock oscillator, and supplying the oscillation signal from the low frequency oscillator to the timer microcomputer as a stop mode release signal, This makes it possible to extend the power supply time to the timer microcomputer using the backup power supply.

〔従来の技術〕[Conventional technology]

タイマ装置又は各種電子機器では、タイマ用マイクロコ
ンビエータを内蔵するものが多い。ががる夕・イマ用マ
イク１．１コンピュータは、これが商用電源によって給
電されている場合、その商用電源が停電するとその機能
が停止するから、停電時乙３二はバックアップ電源によ
ってそのタイマ用マイク【１コンピ二一夕に給電をする
必要がある。Many timer devices or various electronic devices have a built-in timer micro combinator. Microphone for Gagaru Yu/Ima 1.1 If the computer is powered by commercial power, its function will stop if the commercial power goes out. [It is necessary to supply power to one computer two times a day.

この場合、停電時間が長かったり、ハックアップ電源の
放電容量が小さかったりすると、バンクアップ電源によ
るタイマ用マイクロコンピュータへの給電が、停電の途
中で終丁してしまう虜がある。In this case, if the power outage is long or the discharge capacity of the hack-up power supply is small, the power supply to the timer microcomputer by the bank-up power supply may end in the middle of the power outage.

そこで、ｆ亨電時にタイマ用マイクロコンピュータがハ
ックアップ電源によって給電されているときには、従来
は、タイマ用マイクロコンピコ、−タを低速で動作させ
たり、あるいはクロ・２り発振器のみを動作状態とし、
他の部分の動作を停止さセたり、又はそれらを共用する
ことが行われていた。Therefore, when the timer microcomputer is being powered by the hack-up power supply at the time of f-power, conventionally, the timer microcomputer is operated at low speed, or only the clock oscillator is kept in operation. ,
The operation of other parts was stopped or they were shared.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、従来のいずれの方法でも、タイマ用マイクロコ
ンピュータの内蔵り１コック発振器は作動しており、そ
のクロック周波数は３２　ｋ　Ｈｚ　−・４．１９ＭＨ
ｚ程度とかなり高いので、それだけタイマ用マイクロコ
ンピュータの消費電力が犬と成り、どうしてもハックア
ップ電源によるタイマ用マイクロコンビエータへの給電
時間が短くすってしまう。However, in any of the conventional methods, the one-cock oscillator built in the timer microcomputer is operating, and its clock frequency is 32 kHz - 4.19 MHz.
Since the power consumption is as high as about z, the power consumption of the timer microcomputer increases accordingly, and the time required for power supply to the timer microcombiator by the hack-up power supply is inevitably shortened.

かかる点に鑑み、本発明は停電時のハックアップ電源に
よるタイマ用マイクロコンピュータへの給電時間の長期
化の可使なタイマ用マイクロコンピュータの停電保護装
置を提案しよ・うとするものである。In view of this, the present invention attempts to propose a power failure protection device for a timer microcomputer that can prolong the power supply time to the timer microcomputer using a hack-up power supply during a power outage.

〔問題点を解決するためのＦ６段〕 本発明によるタイマ用マイク［Ｉコンピュータの停電保
護装置は、停電検出時に、内蔵クロ、り発振器の発振が
停止するとＪ（に、内蔵ＲＡＭが記憶保持状態に成るス
トップモーｌを存し、ストップモード解除信号がイｊ（
給されたとき、一時的にストップモードから正常動作モ
ードに移行するタイマ用マイクロコンビ１−タ（１）と
、内蔵クロック発振器のクロック周波数より十分低い発
振周波数を有する低周波発振器（２）とを有し、低周波
発振器（２）からの発振信号をタイマ用マイクロコンピ
ュータ（１）にストップモード解除信号として供給する
ようにしたことを特徴とするものである。[Step F6 to solve the problem] Microphone for timer according to the present invention [I The power failure protection device of the computer is such that when a power failure is detected, when the built-in clock oscillator stops oscillating, the built-in RAM is in the memory retention state. There is a stop mode l that becomes , and the stop mode release signal is j (
a timer microcombiner (1) that temporarily shifts from stop mode to normal operation mode when supplied with power, and a low frequency oscillator (2) having an oscillation frequency sufficiently lower than the clock frequency of the built-in clock oscillator. It is characterized in that the oscillation signal from the low frequency oscillator (2) is supplied to the timer microcomputer (1) as a stop mode release signal.

〔作用〕[Effect]

かかる本発明によれば、タイマ用マイクロコンビ１−タ
（１）の停電検出時には、このタイマ用マイクロコンビ
、エータ（１）及び低周波発振器（２）がバックアップ
電源（５）によって給電されることにより、タイマ用マ
イクロコンピュータ（１）はストップモードと成り、低
周波発振器（２）からの発振信号がタイマ用マイクロコ
ンビ１−夕にストップモード解除信号として供給されル
度に、タイマ用マイクロコンピュータ（１）はストップ
モートから正常動作モードに移行し、そのカウンタのカ
ウントアツプ処理が行われ、そのカウントアツプの結果
が内蔵ＲＡ　Ｍに記憶され、停電が復旧するとその内蔵
ＲＡＭの記１ａ内容に基づいて、停電前のタイマ動作に
連続した正常なタイマ動作が再開される。According to the present invention, when a power failure is detected in the timer microcombiner (1), the timer microcombiner, the eta (1), and the low frequency oscillator (2) are powered by the backup power source (5). As a result, the timer microcomputer (1) enters the stop mode, and the oscillation signal from the low frequency oscillator (2) is supplied to the timer microcomputer (1) as a stop mode release signal. 1) is transferred from stop mode to normal operation mode, the counter is counted up, the result of the count up is stored in the built-in RAM, and when the power outage is restored, based on the contents of the record 1a in the built-in RAM, , normal timer operation resumes following the timer operation before the power outage.

〔実施例〕〔Example〕

以下に、図を参照して、本発明の一実施例を詳細に説明
する。（１）はタイマ用マイクロコンピュータを示し、
これは停電検出時に、内蔵クロ・２り発振器の発振が停
止すると共に、内蔵ＲＡＭが記憶保持状態に成るストッ
プモードを有し、ストップモード解除信号が供給された
とき、一時的にストップモードから正常動作モードに移
行する機能を有する。（６）は停電検出回路で、これは
タイマ用マイクロコンビエータ（１）に内蔵又は外部接
続されており、これによって商用交流電源の停電が検出
されると、タイマ用マイクＬ１コンピュータ（１）はス
トップモードに成る。この停電検出回路（６）には、商
用電圧入力端子（４）からの商用交流電圧が供給される
。An embodiment of the present invention will be described in detail below with reference to the drawings. (1) shows a timer microcomputer,
This has a stop mode in which the built-in clock oscillator stops oscillating and the built-in RAM enters the memory retention state when a power outage is detected, and when a stop mode release signal is supplied, the stop mode temporarily changes to normal. It has the function of transitioning to operation mode. (6) is a power outage detection circuit, which is built in or externally connected to the timer micro combinator (1), and when a power outage of the commercial AC power supply is detected, the timer microphone L1 computer (1) Goes into stop mode. This power failure detection circuit (6) is supplied with a commercial AC voltage from a commercial voltage input terminal (4).

（７）は現在時刻、タイマ時刻等を表示する表示器、（
８）はタイマスイッチて、これらはタイマ用マ・イクロ
コンビＪ、−タ（１）によって制御される。表示器（７
）には、電源回路（３）からの電源電圧が供給さねで〕
。尚、（９）はタイマスイッチ（８）の端子−である。(7) is a display that displays the current time, timer time, etc.
8) is a timer switch, which is controlled by the timer microcombination J,-ta (1). Display (7
) is supplied with power voltage from the power supply circuit (3).
. Note that (9) is the terminal - of the timer switch (8).

（３）は電源回路（電源トランス、望流回路等を備える
）で、これに商用電圧入力端子（４）からの商用交流電
圧が供給される。（５）はバックアップ電源、例えは充
電電池で、電源回路（３）からの直流電圧によって充電
される。この電源回路（３）又はバックアップ電源（５
）からの直流電圧はタイマ用マイクロコンビ１−タ（１
）に供給される。尚、ハ・ツクアップ電源（５）は大容
量コンデンザでも良い。又、バックアップ電源（５）は
充電のできない電池でも良く、その場合は電池にスイッ
チを接続して、停電時にのみそのスイッチをオンにする
ようにする。(3) is a power supply circuit (equipped with a power transformer, a telegraph circuit, etc.), to which a commercial AC voltage is supplied from a commercial voltage input terminal (4). (5) is a backup power source, for example a rechargeable battery, which is charged by DC voltage from the power supply circuit (3). This power supply circuit (3) or backup power supply (5)
) The DC voltage from the timer microcomputer (1
). Incidentally, the hack-up power supply (5) may be a large-capacity capacitor. Further, the backup power source (5) may be a non-rechargeable battery, in which case a switch is connected to the battery so that the switch is turned on only during a power outage.

（２）は低周波発振器で、タイマ用マイクロコンピュー
タ（１）の内蔵クロック発振器の発振周波数より十分低
い発振周波数、例えば１　［（ｚの発振周波数を有する
。この低周波発振器（２）は、相補型ＭＯ３Ｉ−ランジ
スタから成るインバータ（２ａ）、（２ｂ）、抵抗器（
２ｃ）、（２ｄ）及びコンデンサ（２ｅ）から構成され
る。この低周波発振器（２）にも、電源回路（３）又は
バックアップ電源（５）からの直流電圧が供給される。(2) is a low frequency oscillator, which has an oscillation frequency sufficiently lower than the oscillation frequency of the built-in clock oscillator of the timer microcomputer (1), for example, 1 [(z). Inverters (2a), (2b) consisting of type MO3I-transistors, resistors (
2c), (2d) and a capacitor (2e). This low frequency oscillator (2) is also supplied with a DC voltage from a power supply circuit (3) or a backup power supply (5).

低周波発振器（２）からの発振信−号は、タイマ用マイ
クロコンピュータ（１）の割り込み端子（ＩＮＴ）にス
トップモード解除信号として供給されるようになされて
いる。The oscillation signal from the low frequency oscillator (2) is supplied to the interrupt terminal (INT) of the timer microcomputer (1) as a stop mode release signal.

次にこの回路の動作を説明しよう。入力端子（４）に正
常に商用交流電圧が供給されているときは、タイマ用マ
イクロコンピュータ（１）は正常にタイマ動作を行って
おり、表示器（７）は現在時刻、タイマ時刻等を表示す
ると共に、タイマスイッチ（８）も正常にタイマスイッ
チ動作を行う。又、バックアップ電源（５）は電源回路
（３）によって常に充電されている。Next, let us explain the operation of this circuit. When commercial AC voltage is normally supplied to the input terminal (4), the timer microcomputer (1) is operating the timer normally, and the display (7) displays the current time, timer time, etc. At the same time, the timer switch (8) also operates normally. Further, the backup power source (5) is constantly charged by the power source circuit (3).

停電によって、入力端イ（４）に商用交流電源が供給さ
れなくなると、これが停電検出回路（６）によって検出
されるので、タイマ用マイクロコンピュータ（１）はス
トップモーＦに成り、内蔵クロック発振器の発振が停止
すると共に、内蔵ＲＡＭが記憶保持状態に成る。表示器
（７）も、これに電源回路（３）による通電が行われな
く成るので、表示を中断する。又、タイマ用マイクロコ
ンピュータ四）及び低周波発振器（２）は、ハックアッ
プ電源（５）によって給電される。そして、低周波発振
器（２）からのＩＨｚの発振信号が、タコノビ１−タ（
１）はＩ　Ｈｚ毎に、一時的にストップモードから正常
動作モートに移行し、その正常モー１′のＩＪＪ　間に
、タイマ用マイクロコンピュータ（１）はその低周波発
振器（２）からの発振信号によって内蔵カウンタが力う
ントアンプされてその訂数値が内蔵ＲＡ　Ｍに記憶され
る。When commercial AC power is no longer supplied to input terminal A (4) due to a power outage, this is detected by the power outage detection circuit (6), so the timer microcomputer (1) goes into stop mode F, and the built-in clock oscillator is activated. At the same time as the oscillation stops, the built-in RAM enters the memory retention state. The display (7) also stops displaying since it is no longer energized by the power supply circuit (3). Further, the timer microcomputer 4) and the low frequency oscillator (2) are powered by a hack-up power supply (5). Then, the IHz oscillation signal from the low frequency oscillator (2) is transmitted to the tachometer (1).
1) temporarily shifts from the stop mode to the normal operation mode every I Hz, and during the IJJ period of the normal mode 1', the timer microcomputer (1) receives the oscillation signal from its low frequency oscillator (2). The built-in counter is output amplified and the revised value is stored in the built-in RAM.

停電復旧時は、タイマ用マイクロコンピュータ（１）が
、内蔵ＲＡＭの記憶内容を、低周波発振器（２）の発振
精度〔非停電時に、タイマ用マイクロコンピュータ（１
）が低周波発振器（２）から受けた発振信号から、その
精度を算出しておく〕を考慮して、カウンタのカウント
アンプのロード値が算出され、そのカウンタが内蔵りｌ
−１ツク発振器のクロック信号に基づいてｉＭられた例
えばＩＨｚのクロック信号で計数されて、正常なタイマ
動作が行われる。表示器（７）は停電に拘わりなく正確
な現在時刻等を表示する。又、タイマスイッチ（８）も
正確なタイマ時刻にオン又はオフに成る。When the power is restored, the timer microcomputer (1) saves the contents of the built-in RAM to the oscillation accuracy of the low frequency oscillator (2).
) is calculated from the oscillation signal received from the low frequency oscillator (2)], the load value of the count amplifier of the counter is calculated, and the counter is
A normal timer operation is performed by counting with a clock signal of, for example, IHz, which is iM based on the clock signal of the -1 clock oscillator. The display (7) displays accurate current time etc. regardless of power outage. Also, the timer switch (8) is turned on or off at the correct timer time.

尚、低周波発振器（２）は、タイマ用マイクロコンピュ
ータ（１）に外部接続するか又は内蔵させる。Incidentally, the low frequency oscillator (2) is either externally connected to the timer microcomputer (1) or built therein.

〔発明の効果〕〔Effect of the invention〕

上述せる本発明によれば、タイマ用マイクロコンピュー
タのクロック発振周波数より十分発振周波数の低い低周
波発振器を用い、その発振信号が到来したときのみ、タ
イマ用マイクロコンピユー夕を正常動作状態にするよう
にしているので、停電時のハック了ノブ電源によるタイ
マ用マイクロ−Ｉンビュータ・＼の給電時間の長期化の
可能なタイマ用マイクロ１ンピブ、−夕の停電保護装置
を得ることができる。According to the present invention described above, a low frequency oscillator whose oscillation frequency is sufficiently lower than the clock oscillation frequency of the timer microcomputer is used, and the timer microcomputer is brought into a normal operating state only when the oscillation signal arrives. Therefore, it is possible to obtain a power outage protection device for a timer micro-inverter that can prolong the power supply time of the timer micro-inverter by using the hacking knob power supply in the event of a power outage.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の−・実施例を示すブロック線図である。 （１）はタイマ用マイクロ：１ンビ１−夕、（２）は低
周波発振器、（３）は電源回路、（４）は画用交流電圧
の入力端子、（５）はハノクア・ノブ電源、（６）は停
電検出回路である。The figure is a block diagram showing an embodiment of the present invention. (1) is a timer micro: 1-bit, (2) is a low frequency oscillator, (3) is a power supply circuit, (4) is an input terminal for AC voltage for drawing, (5) is a Hanokua knob power supply, (6) is a power failure detection circuit.

Claims (1)

【特許請求の範囲】 停電検出時に、内蔵クロック発振器の発振が停止すると
共に、内蔵ＲＡＭが記憶保持状態に成るストップモード
を有し、ストップモード解除信号が供給されたとき、一
時的に上記ストップモードから正常動作モードに移行す
るタイマ用マイクロコンピュータと、 上記内蔵クロック発振器のクロック周波数より十分低い
発振周波数を有する低周波発振器とを有し、 該低周波発振器からの発振信号を上記タイマ用マイクロ
コンピュータにストップモード解除信号として供給する
ようにしたことを特徴とするタイマ用マイクロコンピュ
ータの停電保護装置。[Claims] It has a stop mode in which the built-in clock oscillator stops oscillating and the built-in RAM enters a memory retention state when a power failure is detected, and when a stop mode release signal is supplied, the stop mode is temporarily activated. and a low frequency oscillator having an oscillation frequency sufficiently lower than the clock frequency of the built-in clock oscillator, and transmits an oscillation signal from the low frequency oscillator to the timer microcomputer. A power failure protection device for a timer microcomputer, characterized in that the device is supplied as a stop mode release signal.