JPS6395791A - Coding device for digital image signal - Google Patents
Coding device for digital image signalInfo
- Publication number
- JPS6395791A JPS6395791A JP61240890A JP24089086A JPS6395791A JP S6395791 A JPS6395791 A JP S6395791A JP 61240890 A JP61240890 A JP 61240890A JP 24089086 A JP24089086 A JP 24089086A JP S6395791 A JPS6395791 A JP S6395791A
- Authority
- JP
- Japan
- Prior art keywords
- data
- length data
- block
- variable length
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000013139 quantization Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 10
- 238000000354 decomposition reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタルビデオ信号を可変長の高能率符
号により符号化し、回転ヘッドにより磁気テープに符号
化されたディジタルビデオ信号を記録するために適用さ
れるディジタル画像信号の符号化装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to encoding a digital video signal using a variable length high-efficiency code and recording the encoded digital video signal on a magnetic tape using a rotating head. The present invention relates to an applied digital image signal encoding device.
この発明では、ディジタル画像信号により形成される例
えば1フレームの領域が多数のブロックに分割され、ブ
ロック毎に画素データが可変長符号化され、固定長デー
タ及び可変長データからなる符号化出力が形成され、ブ
ロックの夫々の可変長データの長さが互いに等しくなる
ように可変長データが分配され、固定長データ及び長さ
が互いに等しくされた可変長データに対してエラー訂正
符号化が行われる。ディジタルVTRにこの発明が適用
された場合では、高速再生時においても、画面の概要が
判る程度の再生データが得られる。In this invention, an area of one frame, for example, formed by a digital image signal is divided into a large number of blocks, and pixel data is variable-length encoded for each block to form an encoded output consisting of fixed-length data and variable-length data. The variable length data is distributed so that the lengths of the variable length data in each block are equal to each other, and error correction encoding is performed on the fixed length data and the variable length data whose lengths are made equal to each other. When the present invention is applied to a digital VTR, even during high-speed playback, it is possible to obtain playback data to the extent that an outline of the screen can be understood.
ディジタルビデオ信号を回転ヘッドにより磁気テープに
記録する時に、ディジタルビデオ信号を高能率符号によ
って圧縮することが有効である。When recording a digital video signal on a magnetic tape using a rotating head, it is effective to compress the digital video signal using a high efficiency code.
高能率符号の一つとして、語長(ビット数)が可変の可
変長符号化が知られている。本願出願人は、特願昭59
−266407号明細書に記載されているように、テレ
ビジョン画面が多数のブロックに分割され、各ブロック
のダイナミックレンジを元の量子化ビット数より少ない
ビット数で定まる個数のレベル範囲に分割し、ブロック
内の最小値が除去された画素データの属するレベル範囲
と対応するコード信号を形成する高能率符号化装置を提
案している。また、特願昭59−269866号明細書
において、ダイナミックレンジに適応してコード信号の
ビット長を可変する高能率符号化装置を提案している。Variable-length coding in which the word length (number of bits) is variable is known as one of high-efficiency codes. The applicant of this application is
As described in Japanese Patent No. 266407, a television screen is divided into a large number of blocks, and the dynamic range of each block is divided into a number of level ranges determined by a number of bits smaller than the number of original quantization bits, A high-efficiency encoding device is proposed that forms a code signal corresponding to the level range to which pixel data from which the minimum value within a block has been removed belongs. Furthermore, Japanese Patent Application No. 59-269866 proposes a highly efficient encoding device that varies the bit length of a code signal in accordance with the dynamic range.
上述のダイナミックレンジに適応した高能率符号化装置
は、レベル方向の圧縮であるため、DPCM、サブサン
プリング等に比して復号時のエラーの伝播、折り返し歪
等の問題が生ぜず、復元画像における過度応答が良好と
できる。また、可変長符号化は、固定長符号化に比して
復元画像の質を劣化させずに、より高い圧縮率を得るこ
とができる利点がある。The above-mentioned high-efficiency encoding device adapted to the dynamic range uses compression in the level direction, so compared to DPCM, subsampling, etc., problems such as error propagation and aliasing distortion do not occur during decoding, and the resulting Good transient response can be achieved. Furthermore, variable length encoding has the advantage of being able to obtain a higher compression rate without deteriorating the quality of restored images compared to fixed length encoding.
上述のような可変長符号化がされたディジタルビデオ信
号が回転ヘッドにより磁気テープ上の斜めのトラックと
して記録される。磁気テープの速度が記録時と等しい通
常再生の他に、記録画像の位置を迅速に探すために、磁
気テープの速度が記録時と比べて高速とされる高速再生
動作が可能とされる。高速再生動作では、回転ヘッドが
複数本のトラックに跨がって磁気テープを走査するため
に、再生データが断片的に再生される。このような高速
再生時には、通常再生動作の時と同様の良好な復元画像
が得られず、再生画像の概要が判る程度の復元画像しか
得られない。A digital video signal subjected to variable length encoding as described above is recorded as diagonal tracks on a magnetic tape by a rotating head. In addition to normal playback in which the speed of the magnetic tape is the same as that during recording, high-speed playback operation is possible in which the speed of the magnetic tape is higher than that during recording in order to quickly locate the position of a recorded image. In high-speed reproduction operations, the rotary head scans the magnetic tape across multiple tracks, so that the reproduced data is reproduced in fragments. During such high-speed reproduction, a restored image as good as that during normal reproduction operation cannot be obtained, and only a restored image that allows an outline of the reproduced image to be obtained is obtained.
前述のダイナミックレンジに適応した高能率符号は、各
ブロックの最大値データMAX及び最小値データMIN
が夫々8ビツトとされ、この他に圧縮された可変ビット
数のブロック内の画素データと対応するコード信号が存
在する。最大値データMAX及び最小値データMINが
固定長データであり、コード信号が可変長データである
。The high-efficiency code adapted to the dynamic range mentioned above has the maximum value data MAX and minimum value data MIN of each block.
are each 8 bits, and in addition to this, there is a code signal corresponding to the compressed pixel data in the block having a variable number of bits. The maximum value data MAX and the minimum value data MIN are fixed length data, and the code signal is variable length data.
上述の固定長データ及び可変長データからなるデータが
磁気テープに斜めのトラックとして記録されている場合
、高速再生動作時に、固定長データを再生できれば、’
A (MA X +M I N)で表される平均値デー
タがブロックの再生データとされ、モザイク状ではある
が、概要が判る程度の再生画像が得られる。If the data consisting of the above-mentioned fixed length data and variable length data is recorded as diagonal tracks on a magnetic tape, if the fixed length data can be reproduced during high-speed playback operation, '
The average value data represented by A (MAX + M I N) is used as the reproduced data of the block, and although it has a mosaic shape, a reproduced image whose outline can be understood is obtained.
固定長データ及び可変長データで構成されたブロックの
データは、全体のビット長がブロックのダイナミックレ
ンジにより変化するもので、磁気テープのトラックには
、不均一の間隔で記録されている。従って、高速再生時
に固定長データが満遍なく再生されなかったり、再生デ
ータ中のブロックのデータのビット長が等しくないため
に、固定長データが再生される周期が一定とならず、固
定長データを再生データから抽゛出することが難しくな
り、高速再生時の再生画像の質が悪い欠点があった。更
に、同期信号及びアドレス(又は識別)信号を所定の長
さのデータ毎に付加してシンクブロックを形成すること
が困難になったり、エラー訂正符号のブロックの構成が
複雑化する問題があった。Block data consisting of fixed length data and variable length data has a total bit length that changes depending on the dynamic range of the block, and is recorded at non-uniform intervals on the tracks of the magnetic tape. Therefore, during high-speed playback, the fixed-length data may not be played evenly, or the bit lengths of the blocks in the playback data may not be equal, so the period at which the fixed-length data is played is not constant, and the fixed-length data cannot be played back. It becomes difficult to extract from the data, and the quality of the reproduced image during high-speed reproduction is poor. Furthermore, there were problems in that it became difficult to form a sync block by adding a synchronization signal and an address (or identification) signal to each data of a predetermined length, and that the structure of the error correction code block became complicated. .
従って、この発明の目的は、固定長データ及び可変長デ
ータで構成されるブロックのデータのビット長を互いに
等しくし、シンクブロック或いはエラー訂正符号の符号
ブロックの形成を容易とし、また、高速再生時に固定長
データを確実に再生でき、良質な再生画像が得られる符
号化装置を提供することにある。Therefore, an object of the present invention is to make the data bit lengths of blocks composed of fixed length data and variable length data equal to each other, to facilitate the formation of a sync block or a code block of an error correction code, and to facilitate the formation of a sync block or a code block of an error correction code. An object of the present invention is to provide an encoding device that can reliably reproduce fixed-length data and obtain high-quality reproduced images.
この発明では、ディジタル画像信号により形成される2
次元領域を複数のブロックに分割するブロック化回路と
、ブロック毎にブロック内の画素データを可変長符号化
し、固定長データ及び可変長データの符号化出力を形成
する符号化回路と、ブロックの夫々の可変長データの長
さが互いに等しくなるように、可変長データを分配する
手段と、固定長データ及び長さが互いに等しくされた可
変長データに対してエラー訂正符号化を行う手段とが備
えられたディジタル画像信号の符号化装置である。In this invention, two images are formed by digital image signals.
A blocking circuit that divides a dimensional area into a plurality of blocks, an encoding circuit that performs variable length encoding on pixel data in each block to form encoded outputs of fixed length data and variable length data, and each of the blocks. means for distributing the variable length data so that the lengths of the variable length data are equal to each other, and means for performing error correction encoding on the fixed length data and the variable length data whose lengths are made equal to each other. This is an encoding device for digital image signals.
固定長データと可変長データからなるブロックのデータ
の長さが等しいので、シンクブロックを形成したり、エ
ラー訂正符号のブロックを形成することが簡単となる。Since the data lengths of the blocks consisting of fixed length data and variable length data are equal, it is easy to form a sync block or an error correction code block.
また、磁気テープに固定長データが均等の間隔で記録さ
れているので、高速再生時に固定長データが満遍なく再
生され、良好な再生画像が得られる。Furthermore, since the fixed length data is recorded on the magnetic tape at equal intervals, the fixed length data is evenly reproduced during high speed reproduction, and a good reproduced image can be obtained.
この発明について図面を参照して詳細に説明する。この
説明は、下記の項目の順序に従ってなされる。This invention will be explained in detail with reference to the drawings. This description will follow the order of the items below.
a、記録側の構成
り、記録側におけるデータ処理
C0再生側の構成
d、可変長符号の一例
e、変形例
a、記録側の構成
この発明の一実施例では、ディジタルビデオ信号(ディ
ジタル輝度信号)が回転ヘッドにより磁気テープに記録
される。第1図において、1で示す入力端子に例えばl
サンプルが8ビツトに量子化されたディジタルビデオ信
号が供給され、2で示す入力端子に水平同期信号が供給
され、3で示す入力端子にフレーム同期信号が供給され
る。ディジタルビデオ信号がブロック化回路4に供給さ
れる。ブロック化回路4により、入力ディジタルビデオ
信号が符号化の単位である2次元ブロック毎に連続する
信号に変換される。a. Configuration of the recording side, data processing C0 on the recording side, configuration of the reproduction side d. Example e of variable length code, modification a. Configuration of the recording side. ) is recorded on the magnetic tape by a rotating head. In Fig. 1, for example, l is connected to the input terminal indicated by 1.
A digital video signal whose samples are quantized to 8 bits is supplied, a horizontal synchronization signal is supplied to an input terminal designated 2, and a frame synchronization signal is supplied to an input terminal designated 3. A digital video signal is supplied to a blocking circuit 4. The blocking circuit 4 converts the input digital video signal into continuous signals for each two-dimensional block, which is a unit of encoding.
ブロック化回路4の出力信号がソースエンコーダ5に供
給される。ソースエンコーダ5では、ブロック毎に可変
長符号化がなされる。−例として後述せるダイナミック
レンジに適応した符号化(A D RCと略称する)が
ソースエンコーダ5に適用される。ソースエンコーダ5
からは、ブロック毎のデータ(ブロックデータ)が順次
得られる。The output signal of the blocking circuit 4 is supplied to the source encoder 5. The source encoder 5 performs variable length encoding for each block. - Dynamic range adaptive coding (abbreviated as AD RC), which will be described later as an example, is applied to the source encoder 5. source encoder 5
From this, data for each block (block data) is sequentially obtained.
ブロックデータは、固定長データAnと可変長データB
nとから構成されている。固定長データAnは、ブロッ
ク間でビット長が等しいデータであり、ADRCの場合
では、ダイナミックレンジデータ、最大値データ又は最
小値データが固定長データに相当する。lブロック内の
全ての画素データは、ソースエンコーダ5において量子
化ビット数が圧縮され、例えば8ビツトがそのブロック
のダイナミックレンジに応じて0,1,2,3.4(ビ
ット)の何れかに圧縮されたコード信号が得られる。従
って、lブロックの画素数のコード信号から構成される
データは、ブロック間でビア)長が同一とならない。Block data consists of fixed length data An and variable length data B.
It is composed of n. The fixed length data An is data in which the bit length is equal between blocks, and in the case of ADRC, dynamic range data, maximum value data, or minimum value data corresponds to fixed length data. The number of quantization bits of all pixel data in one block is compressed in the source encoder 5, and for example, 8 bits are converted to 0, 1, 2, or 3.4 (bits) depending on the dynamic range of the block. A compressed code signal is obtained. Therefore, in data composed of code signals of l blocks of pixels, the via lengths are not the same between blocks.
ソースエンコーダ5からの固定長データAnが遅延回路
6を介してマルチプレクサ8に供給され、可変長データ
Bnがバッファメモリ7を介してマルチプレクサ8に供
給される。バッファメモリ7では、可変長データBnの
長さが等しく揃えられる。マルチプレクサ8では、固定
長データAnと長さが等しく揃えられたデータとが1チ
ヤンネルのデータに変換される。このマルチプレクサ8
の出力データが外符号エンコーダ9に供給される。Fixed length data An from the source encoder 5 is supplied to the multiplexer 8 via the delay circuit 6, and variable length data Bn is supplied to the multiplexer 8 via the buffer memory 7. In the buffer memory 7, the lengths of the variable length data Bn are made equal. The multiplexer 8 converts the fixed length data An and the data whose lengths are made equal to each other into one channel of data. This multiplexer 8
The output data of is supplied to the outer code encoder 9.
この一実施例では、磁気テープにディジタルビデオ信号
が記録される場合、エラ一対策のためにエラー訂正可能
な符号が用いられている。エラー訂正符号としては、外
符号及び内符号の両者の符号系列にデータの各シンボル
(例えば1バイト。In this embodiment, when a digital video signal is recorded on a magnetic tape, an error-correctable code is used to prevent errors. As an error correction code, each symbol (for example, 1 byte) of data is added to the code series of both the outer code and the inner code.
8ビツト)が含まれる積符号の構成が用いられる。8 bits) is used.
外符号エンコーダ9の出力データがシャフリング回路1
0に供給される。シャフリング回路10では、lフレー
ムのビデオデータ及び外符号のパリティデータの順序が
並び替えられる。このシャフリングは、記録/再生の過
程で生じるドロップアウト等のバーストエラーを分散さ
せるためになされる。また、シャフリングの際に固定長
データAnが一定の周期で発生する関係が保存される。The output data of the outer code encoder 9 is sent to the shuffling circuit 1
0. The shuffling circuit 10 rearranges the order of l-frame video data and outer code parity data. This shuffling is performed to disperse burst errors such as dropouts that occur during the recording/reproducing process. Furthermore, during shuffling, the relationship that fixed length data An is generated at a constant cycle is preserved.
シャフリング回路10の出力データが内符号エンコーダ
11に供給され、内符号の符号化が行われる。The output data of the shuffling circuit 10 is supplied to the inner code encoder 11, and the inner code is encoded.
内符号エンコーダ11からの出力データがシンクプロフ
タ化回路12に供給される。シンクプロ・ツクは、記録
/再生されるシリアルデータの所定長の単位であり、複
数の内符号ブロックから構成される。シンクブロック化
回路12では、同期信号及びID信号(Rili別信号
)が付加される。ID信号には、シンクブロックのアド
レス信号等が含まれている。シンクブロック化回路12
からの記録信号がチャンネルエンコーダ13に供給すれ
、チャンネルエンコーディングがなされる。チャンネル
エンコーディングとしては、記録データの直流成分を零
にするような好ましい9ビツトのパターンに変換する8
−9変換が使用できる。チャンネルエンコーダ13の出
力信号が記録アンプ14゜回転トランス(図示せず)を
介して回転へラド15に供給される0回転ヘッド15は
、回転ドラムに取り付けられており、回転ドラムの周面
に斜めに繞らされた磁気テープに摺接し、例えばlフィ
ール1分の記録データを傾斜した1本のトラックとして
記録する。Output data from the inner code encoder 11 is supplied to a sink profiling circuit 12 . A sync block is a unit of predetermined length of serial data to be recorded/reproduced, and is composed of a plurality of inner code blocks. In the sync block circuit 12, a synchronization signal and an ID signal (Rili-specific signal) are added. The ID signal includes a sync block address signal and the like. Sink block circuit 12
The recording signal from the recording signal is supplied to the channel encoder 13, and channel encoding is performed. For channel encoding, 8 is used to convert the recorded data into a preferable 9-bit pattern that reduces the DC component to zero.
-9 transformation can be used. The zero-rotation head 15, in which the output signal of the channel encoder 13 is supplied to the rotary head 15 via a recording amplifier 14 and a rotary transformer (not shown), is attached to the rotary drum, and is mounted diagonally on the circumferential surface of the rotary drum. For example, one field of recording data is recorded as one inclined track.
b、記録側におけるデータ処理
記録側におけるデータ処理について第3図、第4図及び
第5図を参照して説明する。第3図Aは、ディジタルビ
デオ信号の1フレーム(■、ライン×X画素)を示し、
各画素の量子化ビット数が8ビツトである。ブロック化
回路4において、1フレームのデータが(LOライン×
XO画素)のブロックに細分化される。従って、lフレ
ーム中には、第3図Bに示すように、((L/LO)
X (X/XO) )ブロックが在る。−例として、(
L =570. X =720. LO=8.X0=8
)とされ、lフレームが5670ブロツクに細分化され
る。各ブロックのデータがソースエンコーダ5に供給さ
れ、可変長符号化がされる。ソースエンコーダ5では、
n番目のフ゛ロックのデータが固定長データAnと可変
長データBnとからなるブロックデータに変換される。b. Data processing on the recording side Data processing on the recording side will be explained with reference to FIGS. 3, 4, and 5. FIG. 3A shows one frame (■, line x X pixels) of a digital video signal,
The number of quantization bits for each pixel is 8 bits. In the blocking circuit 4, one frame of data is (LO line x
XO pixels). Therefore, as shown in FIG. 3B, ((L/LO)
There is an X (X/XO) block. -For example, (
L=570. X = 720. LO=8. X0=8
), and one frame is subdivided into 5670 blocks. Data of each block is supplied to the source encoder 5 and subjected to variable length encoding. In source encoder 5,
The data of the nth block is converted into block data consisting of fixed length data An and variable length data Bn.
可変長データは、元の量子化ビット数(8ビツト)より
少ないビット数に符号化された画素のデータからなる。The variable length data consists of pixel data encoded into a smaller number of bits than the original quantization bit number (8 bits).
ソースエンコーダ5の出力データ中の可変長データがバ
ッファメモリ7に供給され、第3図Cに示すように、ブ
ロック間で可変長データの長さが互いに等しいものとさ
れる。即ち、n、 n+Ln÷2゜n+3と連続するブ
ロックの符号化出力が第3図りに示す場合、マルチプレ
クサ8からは、第3図Eに示すように、短い可変長デー
タに対しては、次のブロックの可変長データの一部が付
加され、長い可変長データの一部が次のブロックの可変
長データの前に付加される。この結果、各ブロン。りの
ブロックデータの長さがNoビットに揃えられる。The variable length data in the output data of the source encoder 5 is supplied to the buffer memory 7, and as shown in FIG. 3C, the lengths of the variable length data are made equal between blocks. That is, when the encoded output of consecutive blocks n, n+Ln÷2゜n+3 is shown in Figure 3, the multiplexer 8 outputs the following for short variable length data as shown in Figure 3E. A portion of the variable length data of a block is appended, and a portion of the long variable length data is appended before the variable length data of the next block. As a result, each bronze. The length of the next block data is aligned to No bits.
第2図は、バッファメモリ7においてなされるデータ処
理を示す。バッファメモリ7の一方のメモリバンクには
、書き込み周期でソースエンコーダ5からの可変長デー
タB1.B2. ・・・Bnが順次書き込まれる。n
番目のブロック迄の書き込みが終了すると、読み出し周
期に移り、書き込まれている可変長コードがバイト単位
で順次読み出される。固定長データA1.A2. ・
・・Anは、遅延回路6を介してマルチプレクサ8に供
給され、マルチプレクサ8は、固定長データを選択的に
出力した後に、バッファメモリ7から読み出される可変
長データを選択する。ブロックデータの長さくNoビッ
ト)は、磁気テープの1トラツクに記録されるデータ量
を考慮して定められている。即ち、1トラツクに記録さ
れる1フイールドのデータの全ビット数が所定の値とさ
れており、ソースエンコーダ5は、常に、この全ビット
数が所定の値又はそれ以下となるような符号化を行う。FIG. 2 shows data processing performed in the buffer memory 7. One memory bank of the buffer memory 7 receives variable length data B1 . B2. ...Bn are written sequentially. n
When the writing up to the th block is completed, the reading cycle begins, and the written variable length code is sequentially read out in byte units. Fixed length data A1. A2.・
. . An is supplied to the multiplexer 8 via the delay circuit 6, and the multiplexer 8 selects the variable length data read from the buffer memory 7 after selectively outputting the fixed length data. The length of the block data (No bits) is determined in consideration of the amount of data recorded on one track of the magnetic tape. That is, the total number of bits of one field of data recorded on one track is set to a predetermined value, and the source encoder 5 always performs encoding such that this total number of bits is equal to or less than the predetermined value. conduct.
マルチプレクサ8からの出力信号は、第3図Fに示すよ
うに、バイト(8ビツト)単位で区切られており、外符
号エンコーダ9では、1バイトを1ワードとしてエラー
訂正符号化がなされる。固定長データAnは、2バイト
であり、ブロックデータの長さが例えば8バイトとされ
る。外符号は、第3図Gに示すように、第1ブロツクか
ら8バイトが縦方向に順次並べられた(JXKI)のマ
トリクス状のデータ配列の水平方向に並ぶKlバイト毎
を符号系列としたエラー訂正符号であり、各系列に関し
てに2バイトのチェックコードが生成される。The output signal from the multiplexer 8 is divided into bytes (8 bits) as shown in FIG. 3F, and the outer code encoder 9 performs error correction encoding on each byte as one word. The fixed length data An is 2 bytes, and the length of the block data is, for example, 8 bytes. As shown in Figure 3G, the outer code is an error in which each Kl byte arranged in the horizontal direction of a matrix-like data array (JXKI) in which 8 bytes from the first block are arranged in sequence in the vertical direction is a code sequence. This is a correction code, and a 2-byte check code is generated for each series.
外符号エンコーダ9からのデータ及び外符号のチェック
コードがシャフリング回路10に供給される。シャフリ
ング回路IOは、(Jx(K1十に2)〕バイトのデー
タ毎に完結するデータのシャフリングを行う。第3図H
は、シャツリングされた結果を示し、シャフリングされ
たデータの縦方向に連続する8バイト毎に内符号のエラ
ー訂正符号化がなされる。このシャフリングの時に、2
バイトの固定長データが8バイト毎にAI、A2゜A3
. ・・・と順番に位置している関係が保存される。The data from the outer code encoder 9 and the check code of the outer code are supplied to the shuffling circuit 10. The shuffling circuit IO performs complete data shuffling for each (Jx (K1 to 2)) byte data. Figure 3H
indicates the shuffled result, and error correction encoding of the inner code is performed for every 8 consecutive bytes in the vertical direction of the shuffled data. During this shuffling, 2
Fixed length data of bytes is AI, A2゜A3 every 8 bytes
.. ..., and the relationships in which they are located in order are saved.
この2バイトの固定長データと6バイトのシャフリング
された可変長データとに対して内符号の符号化がされ、
例えば2バイトの内符号のチェックコードが付加される
。この8バイトのデータと2バイトのチェックコードと
により内符号ブロックが構成される。This 2-byte fixed-length data and 6-byte shuffled variable-length data are encoded with an inner code,
For example, a 2-byte inner code check code is added. This 8-byte data and 2-byte check code constitute an inner code block.
シンクブロック化回路12では、第5図に示すように、
内符号エンコーダ11からのデータの例えば4個の内符
号ブロック毎に同期信号及びID信号が付加され、シン
クプロッタが形成される。In the sink blocking circuit 12, as shown in FIG.
A synchronization signal and an ID signal are added to, for example, every four inner code blocks of the data from the inner code encoder 11, forming a sync plotter.
第5図において、P、、Q、〜P jiff + q
、、、は、内符号のチェックコードを夫々示す。シンク
プロッタが連なる記録データが回転ヘッド15により、
磁気テープに記録されるので、磁気テープ上に固定長デ
ータが一定の間隔で記録される。In FIG. 5, P, , Q, ~P jiff + q
, , respectively indicate check codes of inner codes. The data recorded by the synchronized plotter is transferred by the rotary head 15.
Since it is recorded on magnetic tape, fixed length data is recorded on the magnetic tape at regular intervals.
C0再生側の構成
磁気テープから回転ヘッド15により再生されたデータ
が第2図に示すように、回転トランス(図示せず)、再
生アンプ21.イコライザ回路22を介して検出回路2
3に供給される。検出回路23により再生信号がパルス
信号に波形整形され、チャンネルデコーダ24に供給さ
れる。チャンネルデコーダ24により、チャンネルエン
コーディングの復号がされる。チャンネルデコーダ24
の出力信号が同期検出回路25に供給される。Configuration of the C0 Reproducing Side As shown in FIG. 2, the data reproduced from the magnetic tape by the rotary head 15 is transmitted through a rotary transformer (not shown), a reproducing amplifier 21. Detection circuit 2 via equalizer circuit 22
3. The detection circuit 23 shapes the reproduced signal into a pulse signal, and supplies the pulse signal to the channel decoder 24 . The channel decoder 24 decodes the channel encoding. Channel decoder 24
The output signal is supplied to the synchronization detection circuit 25.
同期検出回路25では、同期信号及びID信号が分離さ
れ、分離された同期信号がタイミング信号として内符号
デコーダ26及びディシャフリング回路27に供給され
る。In the synchronization detection circuit 25, the synchronization signal and the ID signal are separated, and the separated synchronization signal is supplied as a timing signal to the inner code decoder 26 and the deshuffling circuit 27.
内符号デコーダ26では、IOバイトの内符号ブロック
毎に内符号の復号、即ち、内符号によるエラー検出及び
エラー訂正がなされる。ディシャフリング回路27は、
記録側のシャフリング回路lOでなされたデータの並び
替えを元に戻すもので、ディシャフリング回路27の出
力データが外符号デコーダ28に供給される。外符号デ
コーダ28は、(K l +K 2)バイトの外符号ブ
ロック毎に外符号によるエラー検出及びエラー訂正を行
う。内符号デコーダ26及び外符号デコーダ28により
訂正できないエラーワードは、外符号デコーダ28に設
けられたエラー修整回路において修整される。The inner code decoder 26 decodes the inner code for each inner code block of IO bytes, that is, performs error detection and error correction using the inner code. The deshuffling circuit 27 is
It undoes the rearrangement of data performed by the shuffling circuit 10 on the recording side, and the output data of the deshuffling circuit 27 is supplied to the outer code decoder 28. The outer code decoder 28 performs error detection and error correction using the outer code for each outer code block of (K l +K 2) bytes. Error words that cannot be corrected by the inner code decoder 26 and the outer code decoder 28 are corrected in an error correction circuit provided in the outer code decoder 28.
外符号デコーダ28の出力データが遅延回路29及びバ
ッファメモリ30に供給される。遅延回路29は、固定
長データを貯え、固定長データを必要なタイミングでソ
ースデコーダ31に供給するもので、バッファメモリ3
0は、可変長データをブロック毎の本来の長さに変換す
るために設けられている。遅延回路29を介された固定
長データ及びバッファメモリ30からの可変長データか
らなるブロックデータがソースデコーダ31に供給され
る。ソースデコーダ31では、圧縮されたビット数の各
画素のデータが元の量子化ビット数(8ビツト)の復元
データに変換される。また、ソースデコーダ31には、
可変長データに先行して固定長データが供給され、固定
長データからそのブロックの可変長データのデータ長が
判別される。この可変長データのデータ長を示す信号が
ソースデコーダ31からタイミングコントロール回路3
2に供給される。タイミングコントロール回路32から
遅延回路29及びバッファメモリ30に対して、1ブロ
ツクデータを構成する固定長データ及び可変長データを
出力するのに必要なタイミングコントロール信号が供給
される。Output data of the outer code decoder 28 is supplied to a delay circuit 29 and a buffer memory 30. The delay circuit 29 stores fixed length data and supplies the fixed length data to the source decoder 31 at the required timing.
0 is provided to convert variable length data to the original length of each block. Block data consisting of fixed length data passed through delay circuit 29 and variable length data from buffer memory 30 is supplied to source decoder 31 . In the source decoder 31, the data of each pixel with the compressed number of bits is converted into restored data with the original number of quantized bits (8 bits). In addition, the source decoder 31 includes
Fixed length data is supplied prior to variable length data, and the data length of the variable length data of that block is determined from the fixed length data. A signal indicating the data length of this variable length data is sent from the source decoder 31 to the timing control circuit 3.
2. The timing control circuit 32 supplies the delay circuit 29 and the buffer memory 30 with timing control signals necessary for outputting fixed length data and variable length data constituting one block of data.
ソースデコーダ31からは、■フレーム分の(Lライン
×X画素)の復元データが得られ、この復元データがブ
ロック分解回路33に供給される。ブロック分解回路3
3により、ブロックの順序の復元データがテレビジョン
信号の走査順序のデータに変換される。ブロック分解回
路33の出力端子34に再生データが取り出される。The source decoder 31 obtains reconstructed data for (L lines x X pixels) for frame (2), and this reconstructed data is supplied to the block decomposition circuit 33 . Block decomposition circuit 3
3, the restored data of the block order is converted into data of the scanning order of the television signal. Reproduction data is taken out to the output terminal 34 of the block decomposition circuit 33.
d、可変長符号の一例
可変長符号としては、可変長ADRC(ダイナミックレ
ンジ適応形符号)を用いることができる。d. Example of variable length code A variable length ADRC (dynamic range adaptive code) can be used as the variable length code.
第6図は、ADRCエンコーダを示す。第6図における
入力端子41には、ブロック化回路4によってブロック
の順序に変換されたディジタルビデオ信号が供給され、
このディジタルビデオ信号がダイナミックレンジ検出回
路42及び遅延回路43に供給される。ダイナミックレ
ンジ検出回路42は、ブロック内の画素データの中で最
大値MAX及び最小値MINを夫々検出し、(MAX−
MIN=DR)で表されるダイナミックレンジDRを算
出する。遅延回路43は、ダイナミックレンジ検出回路
42によってダイナミックレンジDRを検出するのに要
する時間、入力データを遅延させ、遅延回路43の出力
データが減算回路44に供給される。FIG. 6 shows an ADRC encoder. The input terminal 41 in FIG. 6 is supplied with a digital video signal converted into a block order by the blocking circuit 4,
This digital video signal is supplied to a dynamic range detection circuit 42 and a delay circuit 43. The dynamic range detection circuit 42 detects the maximum value MAX and the minimum value MIN among the pixel data in the block, and calculates (MAX-
The dynamic range DR expressed as MIN=DR) is calculated. The delay circuit 43 delays the input data by the time required for the dynamic range detection circuit 42 to detect the dynamic range DR, and the output data of the delay circuit 43 is supplied to the subtraction circuit 44 .
減算回路44には、ブロックの最小(+!!’M I
Nが供給され、減算回路44から最小値除去後の画素デ
ータが得られる。この最小値除去後の画素データPDI
が遅延回路45を介して量子化回路46に供給される。The subtraction circuit 44 has the minimum (+!!'M I
N is supplied, and pixel data after minimum value removal is obtained from the subtraction circuit 44. Pixel data PDI after removing this minimum value
is supplied to the quantization circuit 46 via the delay circuit 45.
量子化回路46では、ブロック内の画素データが共有す
る最小値が除去された画素データをブロックのダイナミ
ックレンジDRに応じた可変のビット数で量子化する。The quantization circuit 46 quantizes the pixel data from which the minimum value shared by the pixel data in the block has been removed, using a variable number of bits depending on the dynamic range DR of the block.
ブロック内のビデオ信号は、2次元的相関及び3次元的
相関を有しているので、ダイナミックレンジDRは、元
のデータの値に比して小さくなり、8ビツトより少ない
例えば0ビツト、1ビツト、2ビツト、3ビツト又は4
ビツトのビット数で量子化しても、量子化歪が目立たな
い。Since the video signal within a block has two-dimensional correlation and three-dimensional correlation, the dynamic range DR is small compared to the original data value, and is less than 8 bits, for example, 0 bit, 1 bit. , 2 bits, 3 bits or 4
Even when quantizing by the number of bits, quantization distortion is not noticeable.
第9図は、可変長符号化を説明するもので、ダイナミッ
クレンジDRがしきいイ直(THO−1)以下の時には
、第9図Aに示すように、最大値MAXと最小値MIN
のみが伝送され、受信側では、両者の中間のレベルLO
が復元レベルとされる。FIG. 9 explains variable length coding. When the dynamic range DR is below the threshold (THO-1), the maximum value MAX and minimum value MIN are determined as shown in FIG. 9A.
On the receiving side, the intermediate level LO between the two is transmitted.
is considered the restoration level.
従って、第9図Aに示すように、ダイナミックレンジが
(THO−1)の時には、最大歪がEOとなる。第9図
Bは、ダイナミックレンジDRが(THI−1)の場合
を示す。ダイナミックレンジDRが(THI−1)以下
の時には、ビット数が1ビツトとされる。従って検出さ
れたダイナミックレンジDRが2つのレベル範囲に分割
され、ブロックの最小値除去後の画素データが属するレ
ベル範囲が調べられ、レベル範囲と対応する“0”又は
“1”の一方のコード信号が割り当てられ、復元レベル
がLO又はLlとされる。この時の最大歪がElとなる
。第9図に示される可変長符号化は、ダイナミックレン
ジが大きくなるほど、最大歪が(EO<El<E2<E
3<E4)と大きくされる非直線量子化が行われる。非
直線量子化は、量子化歪が目立ち易いダイナミックレン
ジが小さいブロックでは、最大歪を小さくし、逆に、ダ
イナミックレンジが大きいブロックでは、最大歪を大き
くするもので、圧縮率がより高くされる。Therefore, as shown in FIG. 9A, when the dynamic range is (THO-1), the maximum distortion is EO. FIG. 9B shows a case where the dynamic range DR is (THI-1). When the dynamic range DR is less than (THI-1), the number of bits is 1 bit. Therefore, the detected dynamic range DR is divided into two level ranges, the level range to which the pixel data belongs after the minimum value of the block has been removed is checked, and one of the code signals of "0" or "1" corresponding to the level range is checked. is assigned, and the restoration level is set to LO or Ll. The maximum strain at this time is El. In the variable length coding shown in FIG. 9, the larger the dynamic range, the greater the maximum distortion (EO<El<E2<E
3<E4). Non-linear quantization is performed. Nonlinear quantization reduces the maximum distortion in blocks with a small dynamic range where quantization distortion is easily noticeable, and conversely increases the maximum distortion in blocks with a large dynamic range, thereby increasing the compression ratio.
ダイナミックレンジDRが(TH2−1)の場合には、
第9図Cに示すように、検出されたダイナミックレンジ
DRが4個のレベル範囲に分割され、レベル範囲の夫々
に対して、2ビツト(00)(01)(10)(11)
が割り当てられ、各レベル範囲の中央のレベルが復元レ
ベルLO,LL。If the dynamic range DR is (TH2-1),
As shown in FIG. 9C, the detected dynamic range DR is divided into four level ranges, and for each level range, 2 bits (00) (01) (10) (11)
are assigned, and the center level of each level range is the restoration level LO, LL.
L2.L3とされる。従って、最大歪がE2となる。ま
た、ダイナミックレンジDRが(TH3−1)以下の場
合には、第9図りに示すように、検出されたダイナミッ
クレンジDRが8個のレベル範囲に分割され、レベル範
囲の夫々に対して、3ビツト(000)(001)
・・・ (111)が割り当てられ、各レベル範囲の中
央のレベルが復元レベルLO,LL・・・Llとされる
。従って最大歪がE3となる。L2. It is considered L3. Therefore, the maximum distortion is E2. Furthermore, when the dynamic range DR is less than or equal to (TH3-1), the detected dynamic range DR is divided into eight level ranges as shown in Figure 9, and 3 Bit (000) (001)
... (111) are assigned, and the center level of each level range is taken as the restoration level LO, LL...Ll. Therefore, the maximum distortion is E3.
更に、ダイナミックレンジがT83以上の場合には、図
示せずも、検出されたダイナミックレンジDRが16個
のレベル範囲に分割され、レベル範囲の夫々に対して、
4ビツト(0000)(0001) ・・・ (11
11)が割り当てられ、各レベル範囲の中央のレベルが
復元レベルLO,LL・・・Ll5とされる。4ビツト
で量子化する時の最大歪E4は、最大のダイナミックレ
ンジに応して定まる。Furthermore, when the dynamic range is T83 or more, the detected dynamic range DR is divided into 16 level ranges, and for each level range,
4 bits (0000) (0001) ... (11
11) is assigned, and the center level of each level range is set as the restoration level LO, LL...Ll5. The maximum distortion E4 when quantizing with 4 bits is determined according to the maximum dynamic range.
量子化回路46は、例えばROMにより構成され、この
ROMには、しきい値THO〜TH3と対応するデータ
変IQテーブルが格納されている。The quantization circuit 46 is composed of, for example, a ROM, and a data variation IQ table corresponding to the threshold values THO to TH3 is stored in this ROM.
ROMに対して、最小値除去後のビデオデータPI)■
とブロックのダイナミックレンジDRとが供給され、元
の量子化ヒツト数より少ないピッを一散のロード(3号
DTが発生し、このコード43 号o Tが出力端子4
9に取り出される。Video data PI after minimum value removal for ROM)■
and the dynamic range DR of the block are supplied, and a load (No. 3 DT is generated) with less than the original number of quantization hits is generated, and this code No. 43 o T is output to the output terminal 4.
It is taken out at 9.
」一連の可変長符号化によって発生する情報量は、ダイ
ナミックレンジに依存して不均一であるため、一定レー
トで磁気テープにビデオデータを記録するためにバッフ
ァリングが行われる。このために、例えば1フレーム内
の全てのブロックのグイナミソイ7レンジD Rの度数
分布が度数集計回路47において求められる。第8図は
、度数集計回路47により求められた度数分布集計表の
一例である。Because the amount of information generated by a series of variable-length encodings is non-uniform depending on the dynamic range, buffering is used to record video data on magnetic tape at a constant rate. For this purpose, for example, the frequency distribution of the Guinami Soi 7 range DR of all blocks within one frame is determined in the frequency aggregation circuit 47. FIG. 8 is an example of a frequency distribution summary table obtained by the frequency summary circuit 47.
第8図では、1フレームの最大のダイナミックレンジが
96とされている。しきい値THO〜T H3としては
、複数のセットが用意されて分り、例えば(THO〜T
H3L 〜(THO”TH3)++の8通りのしきい(
【σのセットが用意されている。In FIG. 8, the maximum dynamic range of one frame is 96. It is understood that a plurality of sets are prepared for the threshold value THO~TH3, for example, (THO~TH3).
H3L ~ (THO”TH3)++ 8 thresholds (
[A set of σ is prepared.
度数集計回路47により求められた度数分布集計表がし
きい値決定回路48に供給され、1フレームのデータ量
が所定N N t t (ビット)を超えない範囲で最
適なしきい値のセラ1−が決定される。The frequency distribution summary table obtained by the frequency totalization circuit 47 is supplied to the threshold value determination circuit 48, and the optimal threshold value cell 1- is determined within the range where the data amount of one frame does not exceed a predetermined value N N t t (bits). is determined.
第8図に示す例では、ダイナミックレンジDRに対応す
る1フレーム内の発生度数がyDllで表されている。In the example shown in FIG. 8, the frequency of occurrence within one frame corresponding to the dynamic range DR is expressed as yDll.
しきい値のセット(THO−TH3)、が(THO=0
.TH1=3.TH2=11、T H3=39)とされ
ている場合に、lフレームで発生ずるコード信号DTの
全ビット数NrIは、Nt+=(L” Vz ) +
2 (y3+y4+ys ・”・+y+o )+3 (
y目+y+z+y+r ++4y111) +4 (
V3q+yao+y4I ・・・+y116)
この全ビット数Ntlが基準値Nttより少ない時ムこ
は、このしきい値のセットが採用され、また、Nft以
上の場合には、次のしきい値のセラ+−c”i゛HO〜
TH3)z例えば(THO=2.TH1=7゜TH2=
23.TH3=63)が用いられる。このしきいイ直の
セラl−(THO−TH3)gにより、lフレームで発
生するコード信号DTの全ビット数Ntzは、
N目” (yy+yd+y%+yb ) +
2 (yy+y++ ・・・・+y22 )” 3
(Vz1+シフ4パ°+y脣)+4(ys3+ν11
4・・・+y96)この全ビット数N tzについて同
様に基準値Nttと比較される。The set of thresholds (THO−TH3) is (THO=0
.. TH1=3. TH2=11, TH3=39), the total number of bits NrI of the code signal DT generated in one frame is Nt+=(L"Vz)+
2 (y3+y4+ys ・”・+y+o )+3 (
yth+y+z+y+r ++4y111) +4 (
V3q+yao+y4I...+y116) When the total number of bits Ntl is less than the reference value Ntt, this threshold set is adopted, and when it is greater than or equal to Nft, the next threshold value is +- c"i゛HO~
TH3)z For example, (THO=2.TH1=7°TH2=
23. TH3=63) is used. With this threshold-direct cell l-(THO-TH3)g, the total number of bits Ntz of the code signal DT generated in l frame is Nth" (yy+yd+y%+yb) +
2 (yy+y++ ...+y22)" 3
(Vz1 + shift 4 pa° + y) + 4 (ys3 + ν11
4...+y96) This total number of bits Ntz is similarly compared with the reference value Ntt.
上述のデータ処理を行うことによって、しきい値決定回
路48によって、基準値Nttを超えない範囲で最も歪
が小さいしきい値のセラ1−が決定される。量子化回路
46には、8通りのしきい値のセットと対応する8個の
ROMが設けられ、8個のROMから発生したコード信
号がセレクタに供給される。しきい値決定回路48で設
定されたしきい値のセットを丞す3ビツトのパラメータ
コードが形成され、このパラメータコードによって、セ
レクタが制御され、セレクタから所望のコード信号DT
が得られる。このコード信号DTが可変長データである
。By performing the above-described data processing, the threshold determining circuit 48 determines the threshold cell 1- with the smallest distortion within a range that does not exceed the reference value Ntt. The quantization circuit 46 is provided with eight ROMs corresponding to eight sets of threshold values, and code signals generated from the eight ROMs are supplied to the selector. A 3-bit parameter code is formed that includes the set of threshold values set by the threshold determination circuit 48, and the selector is controlled by this parameter code, and the desired code signal DT is output from the selector.
is obtained. This code signal DT is variable length data.
フレーム化回路50には、ダイナミックレンジDR,最
小値MIN及びしきい値THOが供給され、固定長デー
タが形成される。ダイナミックレンジDR又は最小値M
INの代わりに最大値MAXを固定長データとしても良
い、しきい4fiTHOは、記録側において用いたしき
い値のセットを示すもので、THOの代わりにパラメー
タコードを固定長データとしても良い。このしきい値T
HO又はパラメータコードは、ダイナミックレンジ情報
をブロック毎に伝送するのに対し、1フレームに1個伝
送すれば良い。The framing circuit 50 is supplied with the dynamic range DR, the minimum value MIN, and the threshold THO to form fixed length data. Dynamic range DR or minimum value M
The maximum value MAX may be used as fixed length data instead of IN. Threshold 4fiTHO indicates a threshold set used on the recording side, and a parameter code may be used as fixed length data instead of THO. This threshold T
HO or parameter code only needs to be transmitted once per frame, whereas dynamic range information is transmitted block by block.
第10図は、ADRCデコーダの構成を示し、55で示
す入力端子に可変長データ即ら、コード信号DTが供給
され、56で示す入力端子に固定長データ即ち、ダイナ
ミックレンジDR,最小値MIN、l、きい値THO(
又はパラメータコード)が供給される。固定長データは
、フレーム分解回路57に供給され、コード信号DTと
フレーム分解回路57からのダイナミックレンジDR及
びしきい値THOとが復号化回路58に供給される、復
号化回路58は、ADRCエンコーダの量子化回路46
と逆にコード信号DTを復元レベルに変換する。復号化
回路58からの復元レベルが加算回路59に供給され、
最小値MINが復元レベルに加算され、出力端子60に
復元データが得られる。FIG. 10 shows the configuration of an ADRC decoder, in which variable length data, ie, code signal DT, is supplied to the input terminal indicated by 55, and fixed length data, ie, dynamic range DR, minimum value MIN, l, threshold THO(
or parameter code) is supplied. The fixed length data is supplied to a frame decomposition circuit 57, and the code signal DT and the dynamic range DR and threshold value THO from the frame decomposition circuit 57 are supplied to a decoding circuit 58. The decoding circuit 58 is an ADRC encoder. quantization circuit 46
Conversely, the code signal DT is converted to a restored level. The restoration level from the decoding circuit 58 is supplied to an adding circuit 59;
The minimum value MIN is added to the restoration level and the restoration data is obtained at the output terminal 60.
ADRCデコーダは、前述の再生側に設けられたソース
デコーダ31に通用される場合、しきい値情報とダイナ
ミックレンジ情報とから1ブロツクの可変長データのビ
ット数を決定する回路を備え、このビット数がタイミン
グコントロール回路32に供給される。また、高速再生
動作では、データが断片的にしか得られないので、外符
号及び又は内符号のエラー訂正が行われない。更に、扁
速再生動作では、固定長データのみから再生画像の復元
が行われる。つまり、固定長データのダイナミックレン
ジ情報から’A (MA X +M I N)で表され
るブロックの平均値が形成され、この平均値により再生
画像が復元される。When the ADRC decoder is used in the source decoder 31 provided on the playback side described above, the ADRC decoder is equipped with a circuit that determines the number of bits of one block of variable length data from threshold information and dynamic range information, and this number of bits is is supplied to the timing control circuit 32. Furthermore, in high-speed playback operations, data is obtained only in fragments, so error correction of the outer code and/or inner code is not performed. Furthermore, in the fast playback operation, the playback image is restored only from fixed length data. That is, an average value of a block represented by 'A (MAX + M I N) is formed from the dynamic range information of fixed length data, and a reproduced image is restored using this average value.
e、変形例
ディジタルビデオ信号を符号化するためのソースコーデ
ィングとしては、ADRC以外の他の符号を用いること
ができる。例えば固定長データとしてブロックの平均値
データを用い、可変長データとしてDPCMを用いても
良い。e. Modification Codes other than ADRC can be used as source coding for encoding the digital video signal. For example, block average value data may be used as the fixed length data, and DPCM may be used as the variable length data.
また、圧縮率を高くするために、ソースコーディングと
サブサンプリングとを併用する構成としても良い。Further, in order to increase the compression ratio, a configuration may be adopted in which source coding and subsampling are used together.
この発明に依れば、可変長符号を用いているにもかかわ
らず、画面の概要を復元することができる固定長データ
を一定の間隔で記録又は伝送することができる。従って
、シンクプロッタを形成することや、エラー訂正符号を
構成することが容易となり、高速再生時に固定長データ
が満遍なく再生され、良好な再生画像が得られる。According to this invention, although variable length codes are used, fixed length data that can restore the outline of the screen can be recorded or transmitted at regular intervals. Therefore, it becomes easy to form a sync plotter and to form an error correction code, and fixed-length data is evenly reproduced during high-speed reproduction, resulting in a good reproduced image.
第1図はこの発明の一実施例の記録側の構成を示すブロ
ック図、第2図はこの発明の一実施例の再生側の構成を
示すブロック図、第3図及び第4図は記録側のデータ処
理の説明に用いる路線図、第5図はシンクプロッタのデ
ータ構成を示す路線図、第6図は可変長符号のエンコー
ダの一例を示すブロック図、第7図、第8図及び第9図
は可変長符号のエンコーダの動作説明に用いる路線図、
第10図は可変長符号のデコーダの一例を示すブロック
図である。
図面における主要な符号の説明
l:ディジタルビデオ信号の入力端子、 4ニブロツク
(IJ回路、5:ソースエンコーダ、 7:バッファメ
モリ、 42:ダイナミソクレンジ検出回路、 44
:減算回路、 46:量子化回路、47:度数集計回路
、 48:しきい値決定回路、49:可変長データの出
力端子、 51:固定長データの出力端子。FIG. 1 is a block diagram showing the configuration of the recording side of an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of the reproduction side of the embodiment of the invention, and FIGS. 3 and 4 are the block diagrams of the recording side. 5 is a route map showing the data structure of the sync plotter, FIG. 6 is a block diagram showing an example of a variable length code encoder, and FIGS. 7, 8, and 9. The figure is a route map used to explain the operation of a variable-length code encoder.
FIG. 10 is a block diagram showing an example of a variable length code decoder. Explanation of main symbols in the drawings 1: Digital video signal input terminal, 4 Niblock (IJ circuit, 5: Source encoder, 7: Buffer memory, 42: Dynamometer range detection circuit, 44
: subtraction circuit, 46: quantization circuit, 47: frequency aggregation circuit, 48: threshold value determination circuit, 49: variable length data output terminal, 51: fixed length data output terminal.
Claims (1)
のブロックに分割するブロック化回路と、上記ブロック
毎に上記ブロック内の画素データを可変長符号化し、固
定長データ及び可変長データの符号化出力を形成する符
号化回路と、 上記ブロックの夫々の上記可変長データの長さが互いに
等しくなるように、上記可変長データを分配する手段と
、 上記固定長データ及び上記長さが互いに等しくされた可
変長データに対してエラー訂正符号化を行う手段と を備えたことを特徴とするディジタル画像信号の符号化
装置。[Scope of Claims] A blocking circuit that divides a two-dimensional area formed by a digital image signal into a plurality of blocks, and a blocking circuit that variable-length encodes pixel data in the block for each block, and converts fixed-length data and variable-length an encoding circuit for forming an encoded output of data; means for distributing the variable length data such that the lengths of the variable length data in each of the blocks are equal to each other; 1. An encoding device for a digital image signal, comprising means for performing error correction encoding on variable length data whose lengths are made equal to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24089086A JP2522261B2 (en) | 1986-10-09 | 1986-10-09 | Encoding apparatus and encoding method for digital image signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24089086A JP2522261B2 (en) | 1986-10-09 | 1986-10-09 | Encoding apparatus and encoding method for digital image signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6395791A true JPS6395791A (en) | 1988-04-26 |
JP2522261B2 JP2522261B2 (en) | 1996-08-07 |
Family
ID=17066210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24089086A Expired - Lifetime JP2522261B2 (en) | 1986-10-09 | 1986-10-09 | Encoding apparatus and encoding method for digital image signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522261B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230284A (en) * | 1988-07-20 | 1990-01-31 | Canon Inc | Receiver in picture transmission system |
JPH0232688A (en) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | Adaptive conversion encoder |
JPH0286232A (en) * | 1988-09-21 | 1990-03-27 | Matsushita Electric Ind Co Ltd | Variable length coding system |
JPH02162982A (en) * | 1988-12-16 | 1990-06-22 | Sony Corp | Frame processing circuit |
JPH0630391A (en) * | 1991-04-10 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | Apparatus and method for giving presistence to compressed image data by using large-area block conversion |
JPH06303573A (en) * | 1992-12-01 | 1994-10-28 | Samsung Electron Co Ltd | Digital-video-tape-recoder data coding method suitable to high-speed picture reproducing, and device therefor |
US5481412A (en) * | 1990-07-30 | 1996-01-02 | Matsushita Electric Industrial Co., Ltd. | Video signal digital recording/reproducing apparatus |
US5847767A (en) * | 1994-03-25 | 1998-12-08 | Nec Corporation | Compact image transmission system and image reproducing device capable of reproducing a DCT-based code at a high speed without deterioration of picture quality |
-
1986
- 1986-10-09 JP JP24089086A patent/JP2522261B2/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230284A (en) * | 1988-07-20 | 1990-01-31 | Canon Inc | Receiver in picture transmission system |
JPH0232688A (en) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | Adaptive conversion encoder |
JPH0286232A (en) * | 1988-09-21 | 1990-03-27 | Matsushita Electric Ind Co Ltd | Variable length coding system |
JPH02162982A (en) * | 1988-12-16 | 1990-06-22 | Sony Corp | Frame processing circuit |
US5481412A (en) * | 1990-07-30 | 1996-01-02 | Matsushita Electric Industrial Co., Ltd. | Video signal digital recording/reproducing apparatus |
JPH0630391A (en) * | 1991-04-10 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | Apparatus and method for giving presistence to compressed image data by using large-area block conversion |
JPH06303573A (en) * | 1992-12-01 | 1994-10-28 | Samsung Electron Co Ltd | Digital-video-tape-recoder data coding method suitable to high-speed picture reproducing, and device therefor |
US5847767A (en) * | 1994-03-25 | 1998-12-08 | Nec Corporation | Compact image transmission system and image reproducing device capable of reproducing a DCT-based code at a high speed without deterioration of picture quality |
Also Published As
Publication number | Publication date |
---|---|
JP2522261B2 (en) | 1996-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404168A (en) | Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner | |
US5495298A (en) | Apparatus for concealing detected erroneous data in a digital image signal | |
US5301018A (en) | Method and apparatus for shuffling image data into statistically averaged data groups and for deshuffling the data | |
KR0121328B1 (en) | Digital video signal recording/reproducing apparatus | |
JPH0983951A (en) | Picture coding, recording and reproducing device | |
US5349384A (en) | Apparatus and methods for transmitting compressed digital image signals | |
US5995171A (en) | Coding and/or decoding apparatus for decoding variable-length coded image information | |
JPS6395791A (en) | Coding device for digital image signal | |
JP3141629B2 (en) | Video signal recording and playback device | |
JP3089475B2 (en) | Digital image signal encoding device | |
JPH0621830A (en) | Two-dimension huffman coding method | |
JP3127629B2 (en) | Error correction device for digital image signal | |
JP2518229B2 (en) | Digital image signal coding device | |
JP2715418B2 (en) | Error correction coding device | |
JP3326828B2 (en) | Digital image signal receiving / reproducing device | |
JP3291785B2 (en) | Transmission device for block transform coded data | |
JP3125471B2 (en) | Framer for digital video signal recorder | |
KR0150971B1 (en) | Digital magnetic record reproducing device and method thereof | |
JP3334140B2 (en) | Digital video signal recording apparatus, reproducing apparatus and recording method | |
JP2966412B2 (en) | Image signal blocking circuit | |
JP3158603B2 (en) | Digital image signal transmission equipment | |
JPH02170686A (en) | Framing circuit | |
JP3024144B2 (en) | Digital image signal encoding device | |
JP3458398B2 (en) | Digital image signal transmission equipment | |
JP3902032B2 (en) | Block transform encoded data transmission apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |