JPS639429B2 - - Google Patents

Info

Publication number
JPS639429B2
JPS639429B2 JP54149375A JP14937579A JPS639429B2 JP S639429 B2 JPS639429 B2 JP S639429B2 JP 54149375 A JP54149375 A JP 54149375A JP 14937579 A JP14937579 A JP 14937579A JP S639429 B2 JPS639429 B2 JP S639429B2
Authority
JP
Japan
Prior art keywords
potential
diode
pulse
electrode
blooming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54149375A
Other languages
English (en)
Other versions
JPS5672582A (en
Inventor
Yoshio Oota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14937579A priority Critical patent/JPS5672582A/ja
Priority to EP80304112A priority patent/EP0029367B1/en
Priority to DE8080304112T priority patent/DE3071469D1/de
Publication of JPS5672582A publication Critical patent/JPS5672582A/ja
Priority to US06/408,776 priority patent/US4500924A/en
Publication of JPS639429B2 publication Critical patent/JPS639429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14672Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 本発明は、固体撮像装置に関する。
従来、固体撮像装置としてはホトダイオードを
光検知部とし、これをマトリツクス状に配置し、
さらにXY走査のための電界効果トランジスタ回
路を組合せたもの(以下XYマトリツクス型とい
う。例えば特公昭45−30768号)がある。また最
近、XYマトリツクス型にみられるような走査パ
ルスに伴うスパイクノイズの少ない自己走査型撮
像装置として開発されたものにBBD、CCD(以下
電荷転送型という。例えば特開昭46−1221号、特
開昭47−26091号)がある。しかし、いずれも光
検知部のホトダイオードはXY走査のための電界
効果トランジスタあるいは電荷転送用の電極部と
ともに同一基板面に構成される必要があるため、
その単位面積あたりの光利用効率がたかだか1/3
〜1/5となつていた。
これらの欠点を除去すべく、光検知部のホトダ
イオードの代りに光導電体に光感度をもたせ、こ
れをXYマトリツクス型と組合せた固体撮像装置
(例えば特開昭49−91116号)および電荷転送型と
組合せた固体撮像装置(例えば特開昭50−21166
号)が提案されているが、いずれの場合も光導電
体膜上の電極は直流電位に保たれていた。
本発明は、上記のような構成の固体撮像装置に
おいて、光導電体上の電極にパルス電圧を印加す
る機構を具備することによりブルーミングを抑制
する機能を備えた固体撮像装置を提供するもので
ある。
以下従来の装置を図面とともに説明する。
第1図はシリコン基板上に形成された回路素子
が電荷転送型の場合の固体撮像装置の一単位の断
面構造を示した例である。p型半導体基板10に
n+型領域11を形成しダイオードを設ける。1
2はp+型領域で、CCD動作の場合にn+型領域1
1からの電子の注入を阻止するための電位障壁で
あり、13はn+型領域で、BBD動作の場合の電
位の井戸であり、それぞれCCD、BBDの時のみ
設置すればよい。CCD動作、BBD動作は基本的
に同じ電荷転送であるので、以下はn+型領域1
3のあるBBD動作で説明を行なう。14は第1
ゲート電極でありn+型領域11との重なり部分
を有している。15は半導体基板10と第1ゲー
ト電極14との間の絶縁体膜でゲート酸化膜であ
る。15は第1電極17と半導体基板10及び第
1ゲート電極14とを電気的に分離するための絶
縁体層である。17は第1電極でn+型領域11
と電気的に接続したダイオードの電極であるとと
もに正孔阻止層18の電極ともなつている。19
は(Zn1-xCdxTe)1-y(In2Te3yよりなる光導電
体であり、その上に透明電極20が形成されてお
り、電圧源21により正の直流電位VDが印加さ
れている。しかしこれは正電位に限定されるもの
ではなく、光導電体の特性により、負電位を印加
する場合もあり得る。
この、従来例である第1図に示した固体撮像装
置の構造の光情報読み込み動作を説明する。
第2図a,bに、これを駆動するパルス波形図
と第1電極17に於ける電位変化を示した。
時間t1に於いて、第1ゲート電極14に電圧が
VCHの絵素読み込みパルスを印加すると、電極1
7における電位は第2図bに示した如く、VCR
チヤージされる。但し、VCRは次の関係を有する
電位である。
VCR=VR+CB/CB+Cj・VCH−V′TR このような関係式を有す理由は後の本発明の説
明で詳述する。ここで、VRは第1ゲート電極に
電圧がV〓の転送パルスを印加し、BBD動作させ
るときの基準電圧であり、次の関係を有す。
VR=V〓−VTB ここで、VTBはBBD素子を構成するMOSトラ
ンジスタの閾値電圧である。
BBD素子は同図中に於いて、信号電荷の転送
方向Tに示した方向に設けられている。
V′TRはn+型領域11,13および第1ゲート電
極14より構成されるMOSトランジスタの基板
バイアス効果を含んだ閾値電圧である。今、入射
光22があると、光導電体19において電子−正
孔対が生成され、それぞれ電極17,20に到達
して電極17の電位が低下する。この電位低下は
入射光量に比例し、1フイールド期間蓄積される
ので、VSまで低下する。さらに時点t2において第
1ゲート電極14にVCHを印加すると、その下の
半導体の表面電位は上昇し、その結果n+型領域
11からn+型領域13に電子の移送が行なわれ
る。その結果、n+型領域11の電位は再び上昇
し、VCRとなる。従つて、n+型領域13に移動し
た電荷の総量は入射光の照度に対応する。
以上は光検知部と第1ゲート電極14による固
体素子の一単位についての説明であるが、n+
領域13に読込まれた光電変換信号を自己走査に
よつて出力部に送り出す手段について以下に説明
する。第3図は第1図に示した固体素子の一単位
を一次元に配置した場合の平面図であり、破線で
かこまれた部分23は上記一単位を示している。
その他の数字は第1図の数字に対応している。隣
り合う単位に含まれる第1ゲート電極14,25
との間に第2ゲート電極24,26が付設されて
いる。前述した一連の操作で第1ゲート電極14
で読み込まれた電荷は第2のゲート電極24に第
2図に示した正の転送パルスを加えることにより
電荷転送の形で第2ゲート電極24の下に移動す
る。さらに第2ゲート電極24の下に移動した電
荷は同様の原理に基づいて第1ゲート電極25、
第2ゲート電極26と次々に転送され出力段まで
転送される。すなわち光検出部で光電変換された
信号を2相のクロツク信号で出力段に送り出すこ
とができる。
次にこの従来例の特徴である第2電極への直流
電圧のバイアス効果について詳述する。バイアス
効果の1つにブルーミングの防止機構がある。ブ
ルーミング現象とは強い入射光があつた場合に光
生成キヤリアが横方向に拡がり入射光サイズ以上
に光信号が拡がる現象であるが、電荷転送型の固
体撮像装置では、その機能上転送方向への白い線
として生じる。それを第2図を用いて説明する
と、リードパルスによりVCRに設定されたダイオ
ード電位は、光入射により1フイールド期間中に
VSまで低下するが、光入射が強くなりすぎると、
ダイオード電位はVR以下となり(b図一点鎖線)
転送パルスの印加時も第1ゲート電極14直下の
チヤンネルは導通し、n+型領域13からn+型領
域11へ電流が供給される結果読み込み動作が生
じ、転送方向の絵素が転送時にあたかも光信号が
あるかの如くに電位変動を起こし白い線となる。
一方、第1図に示したように形成された光導電体
上に設けられた電極20に正バイアスVD21を
印加しておくと、光入射によるダイオード電位の
低下はVD以下になり得ず、このVDをVR以上に設
定しておくなら転送パルスによる読み込み動作は
生ぜずブルーミング現象は軽減される。
このような従来のブルーミング現象を軽減する
構成では、末だブルーミング抑制の程度が顕著で
はなく、しかもこのような構成を用いたときは信
号分の低下、すなわちダイナミツクレンジの低下
を招く。すなわち、第2図bで示したVsatは強い
光が入射したときの信号量に対応する電圧成分で
ある。
この値Vsatは光入射が強くて飽和をきたしてい
る量と考えられ、次の関係を有す。
Vsat=VCR−VD 上述のように、ダイオード電位は光蓄積期間中
強い光が入射されてもVR以下になり得ないよう
に、すなわちVD>VRの関係に選ばれる。
しかるに、この場合のダイオード電位VDが低
けれが低い程この電位に対応した光信号によるキ
ヤリア(この場合、電子)が、今問題としている
ダイオードの近辺に設けられたダイオード、或い
は転送段の空乏層領域に基板を通じて、拡散され
てブルーミングの症状がやはり発生する。すなわ
ち、たとえば転送パルスの印加時にも第1ゲート
電極直下のチヤンネルが非導通になるような高い
電位に直流電源VDにより、ダイオード電位をほ
ぼVDに設定しようとしても、完全に非導通とす
ることはできない。
なぜなら、前述のようにダイオードに蓄えられ
た信号キヤリアの一部が、この近辺に存在するダ
イオードや転送段の空乏層のもつ電位ポテンシヤ
ルによる電位勾配のため、これらの空乏層領域に
拡散されるからである。
このように、近辺に拡散されてブルーミングと
なる信号キヤリア成分(以後、過剰キヤリアと呼
ぶ)の量は、ダイオード電位VDが低ければ低い
ほど、或いは光入射光が強いほど大きくなる。
このことは、過剰キヤリアの量を少なく抑制し
ようとすれば、前記の直流電源VD(ダイオード電
位もほぼこの値)の値を上昇させねばならない。
このようにすると、前記の飽和信号量でもある信
号成分Vsatが減少してしまう。すなわち、ダイナ
ミツクレンジが低下することが問題となる。又
VDを上げると光導電体の性質として、焼き付き
現象を呈することも実験的事実としても知られて
いる。
更に、強大光が入射したとき、例えば、信号成
分が飽和する光量すなわち飽和光量の約10〜100
倍以上の強い光が入射したとき、前記の過剰キヤ
リアはこの入射する光の飽和光量の倍数に比例し
て増加し、強いブルーミングを発生する。これを
防止するためには、前記の直流電源VDの値を高
くしなければならないが、上述のように、高くす
ればするほど、ダイナミツクレンジの低下や、焼
き付きの程度が増大してしまうという問題があつ
た。
本発明は、上述のようなダイナミツクレンジの
低下や焼き付きをきたすことなく、かつブルーミ
ング抑制効果を飛躍的に発揮させるところにあ
る。
以下本発明を図面を用いて実施例とともに説明
する。
本発明に用いる固体撮像装置の一単位は第1図
に示したものと同様のものが、その一例として考
えられる。本発明実施例装置の等価回路を第4図
に示す。
φ′はトランジスタTBの前記第1のゲート電極
(第1図での14)に絵素読み込みパルスVCH
或いは転送パルスV〓を印加する端子、CBは転送
動作にBBDを用いるときのバケツ容量、Cjは接
合容量、DNは光導電体、DSはトランジスタTR
ソースを形成するダイオードであり、DNとDS
電気的に同図のM点で結合されている。
CN,CSは、光導電体DN、ダイオードDSの各々
の容量を等価的に表わしたものである。φ′BSは、
第1図で述べた透明電極20と対応する電極、す
なわち光導電体DNの上と電気的に接触する電極
17に電気信号を印加する端子である。
従来は、この端子φ′BSに直流電圧を印加するこ
とにより、或る程度のブルーミングを抑制してい
たのは上述のとおりである。
然るに、本発明はこの端子φ′BSにパルス信号を
印加することにより、ブルーミングの飛躍的な抑
制効果を発揮しようとするものである。
電極端子φ′BSにパルス信号を印加した場合の動
作の要旨を次に述べる。すなわち、パルスφBS(ブ
ルーミング抑制パルスと呼ぶ)を印加することに
よりダイオード電位をこのパルスのローレベルか
らハイレベルに変化する、すなわち振幅値に対応
する量だけ急激に上昇させることにより、上述の
ダイナミツクレンジの低下を防ぎ、かつ光信号蓄
積期間中のダイオード電位が過剰キヤリアによつ
て一定電位以下に下ろうとするのを、パルスφBS
のハイレベル(NチヤンネルMOSの固体撮像素
子のとき)の電位によりダイオード電位を一定レ
ベルにクランプすることにより防ぐ。
このように、ダイオード電位を一定期間急激に
高く変化させ、光蓄積期間中は一定電位にクラン
プすることにより、ダイナミツクレンジの低下、
焼き付きをまねくことなく、かつブルーミングの
抑制効果を飛躍的に増大させることができる。
以上の本発明の詳細を更に第5図a〜dにもと
づいて述べる。
同図aは端子φ′に印加する、絵素信号を読み込
むための絵素読み込みパルスと信号電荷を転送す
るためのクロツクパルスとより構成されるクロツ
クパルスφの波形図である。これら、絵素読み込
みパルスと転送パルスは電圧VCH,V〓を各々有す
るものとする。
同図bは前記電極端子φ′BSに印加するパルスで
ある。ハイレベルがVC、ローレベルがVLの各々
の電圧値を示す。
以上のようなクロツクパルスφとブルーミング
抑制パルスφBSを各々端子φ′,φ′BS(第4図参照)
に印加したときのM点のダイオード電位(第4図
参照)の電位変化図を横軸を時間tにとり、各期
間T0〜T4に対して同図cに示す。
この第5図cを第4図の等価回路にもとづいて
詳述する。なお、以下の説明に際しての、時定数
による過渡応答は無視し得るので省いて説明す
る。
(i) T0時 強力な光入力時に、M点のダイオード電位
(第4図)が下ろうとしても、ブルーミング抑
制パルスφBSのハイレベル電圧VCによつて電極
端子φ′BSを通じて、M点のダイオード電位が一
定レベルVC(設明の簡略化のため、光導電体DN
の順方向電圧降下分VFを無視する)にクラン
プされる。従つて、M点のダイオード電位は
VC以下に下り得ず、その結果、過剰キヤリア
は基板中を拡散することなくφ′BS端子を介して
外部へ排出されるので、ブルーミングを抑制す
ることができる。ブルーミングの抑制効果は、
電位VCを高くすることにより増大するが、後
の期間T2で述べる作用と相まつて、ダイナミ
ツクレンジ、焼き付き等をきたすことなく電位
を高く設定することが可能である。
(ii) T1時 φ′BS端子電圧がVCからVLに変化するとM点
のダイオード電位V1は、T0時のM点には電圧
VCで容量CSに初期電荷としてVCCSの電荷量が
蓄わえられているので、初期電荷保存則により
次の関係を有す。
VC・CS=(V1−VL)CN+V1CS ∴V1=VC・CS+VLCN/CN+CS ……(1) (iii) T2時 この期間に於いて、リードパルスVCHが端子
φ′に印加される。すなわち、転送段TBのA点
にVCHの電位がCBとCjに容量分割された電位分
だけ、あらかじめA点の有する電位VR(=V〓−
VTB、VTB;転送段TBの閾値電圧)に重畳され
て加わる。
この重畳された瞬時のA点の電位Vhは Vh=VR+CB/CB+Cj・VCH ……(2) このように転送段に電位が重畳されると同時
に、絵素信号読み込みトランジスタTRのゲー
トが導電し、A点よりM点に充電々流が流れ
る。
この結果、M点の電位V2はトランジスタTR
のカツトオフ点まで上昇する。すなわち、 V2=Vh−VTC−△KSB ……(3) 但し、 VTC;絵素読み込みトランジスタTRの閾値電圧 △KSB;基板バイアス効果による閾値電圧の増
加分 (2)、(3)式より V2=(V〓−VTB)+CB/CB+Cj・VCH−VTC −△KSB ……(4) (iv) T3時 T2時に於いて、M点のダイオード電位は上
記で計算したV2の値であり、このとき絵素読
み込みトランジスタTRはカツトオフなので、
M点の両端の容量CNとCSに分割されて電位V2
によつて電荷がQMだけ蓄わえられている。
すなわち、 QM=(V2−VL)CN+V2CS ……(5) T3期間が始まつた瞬間に、φ′BS端子の電位が
VLからVCに変化すると、この時のM点のダイ
オード電位V3は初期電荷保存則により次の関
係を有す。
QM=(V3−VC)CN+V3CS ……(6) 従つて、(5)、(6)式より V3=V2+CN/CN+CS・(VC−VL) ……(7) 以上のT0〜T3期間に於ける各々のM点のダ
イオード電位VC,V1,V2,V3の値の一例を次
の各設計値に準じて示す。
CB=0.1pF、Cj=0.03pF、CN=0.06pF、CS
0.03pF、VC=7V、VL=−5V、V〓=8V、VTB
=1V、VCH=14V、VTC=3V、△KSB=6Vとす
ると VC=7V、V1=−1.0V、V2=8.7V、V3
16.7Vの各値が得られる。
(v) T4時 この期間に於いて、光導電体に光が入射し、
この光量に応じてM点のダイオード電位が降下
する。この降下した電位分が映像信号として転
送段TBに読み込まれるが、光が飽和光量の例
えば数十倍以上の強い光であつても、前記の電
位VCでM点のダイオード電位がクランプされ
るので、ブルーミングを抑制し得る。
このような強い光が入射したとき、転送段
TBに読み込まれる飽和信号電圧△Vは △V=V3−VC ……(8) となる。
上述の設計値の一例を適用すると △V=16.7−7.0=9.7(V) ……(9) の高い飽和信号電圧が得られる。
しかも、(7)式に示すようにT3期間(全絵素
を映像の黒レベルにリセツトする期間でもあ
る)に於いて、電位V2に重畳して、更に CN/CN+CS(VC−VL) だけ電位を上昇させているので、ダイオードク
ランプ電位VCをブルーミング抑制効果を増大
するために高く設定してもダイナミツクレンジ
の低下をまねくことはない。
このことを、更に説明するために、第5図d
に従来のように端子φ′BSに直流電圧を印加した
ときのM点のダイオード電位の変化図を本発明
による場合のそれに対応する第5図cと並べて
比較する。すなわち、この場合M点のダイオー
ド電位はT2及びT3期間に於いて絵素読み込み
パルスが電位VCH分だけ前記端子φ′に加わる
と、得られるM点のダイオード電位は上述の(4)
式で示す電位V2までしか上昇しない。
従つて、このとき得られる飽和信号量△
V′は △V′=V2−VC ……(10) 上記の設計値の一例を適用すると △V′=2.7V ……(11) 本発明によるM点のとり得るダイオード電位
は、従来のφ′BS端子に直流電圧を加える方法に
比べて、必らずVSBだけ高いことが、(8)式と(10)
式を比較すれば分る。
すなわち VBS=△V−△V′=V3−V2
……(∵(8)、(10)式) =CN/CN+CS(VC−VL) ……(∵(7)式) 従つて、本発明によると、ダイオード電位、
すなわち絵素信号成分が飽和をきたすまでは、
従来の方法に比べてVBSの電位分だけマージン
を有することになる。
故に、本発明によれば、ダイナミツクレンジ
の低下をきたすことなく、また焼き付きも生じ
ず、かつブルーミング抑制効果の飛躍的な増大
を図ることができる。
実験で得たデータを第6図に示す。横軸は入射
光量の大きさを、絵素信号が飽和するときの光
量、すなわち飽和光量の倍数を示し、縦軸は、周
囲が黒で光のスポツトが再生TV画像の中心の位
置になるような被写体を撮像したときに、画像の
黒中に重畳されて画像の垂直方向に生じる擬似信
号(垂直方向に白い縦線となる)、の量を、光ス
ポツト信号による信号の飽和量に対する率で示
す、すなわち擬似信号率をとる。
この擬似信号率の量はブルーミングの量と対応
する量である。同図中の点線で示す曲線は従来の
方法による時の特性曲線で、実線で示す曲線は本
発明によるときの特性曲線である。
今、被写体の状況に応じてこのような擬似信号
率の許容限が5%とすると、従来の方法ではブル
ーミング抑制効果は飽和光量の約2倍程度しか有
しないのに比べて、本発明による装置では同図よ
り解るように飽和光量の百数十倍以上のブルーミ
ング抑制効果を発揮している。
以上の本発明に用いる固体撮像装置は第4図で
示した等価回路のように、DNは光電変換機能を
有する光導電体で、DSは絵素読み込みトランジ
スタのソース端を形成するダイオードとしたが、
必らずしもこの関係は必要ではない。この関係と
逆の関係すなわち、DNが単なるダイオード作用
を有する材料より構成され、DSが光電変換機能
を有する材料より構成されていてもよい。
このような、実施例の一絵素の断面図を第7図
aに、その等価回路を第7図bに示す。
両図に於いて、111は基板10とは反対の導
電型よりなる不純物n+領域(基板がp型のとき)
であり、この領域に光が入射されて、該領域11
1と基板10とで光電変換機能を有す。71は不
純物n+領域111中に設けられた不純物p+領域
であり、このp+領域が電極72と電気的に結合
されている。このp+領域71と不純物n+領域1
11とがダイオード機能を有す。同図に於いて、
番号で示した各部の構成要素は上述以外のものは
全て第1図にもとづいて述べたものと同一であ
る。
以上のように構成された固体撮像装置に於い
て、電極72の端子φBS1に、第5図で述べたよう
なパルスφBSを印加すればよい。第7図bで示し
た等価回路に於いて、DS′は不純物p+領域71と
不純物n+領域111とで構成されるダイオード
で容量CS′を有する。D′Nは不純物n+領域111
と基板10とで構成されるフオトダイオードで容
量CN′を有す。
以上のように構成された固体撮像装置の電極
φBS1に、第5図bで述べたようなパルス電圧φBS
を印加すると、同図にもとづいて述べたのと同様
のブルーミング抑制効果を生じさせ得るのは明ら
かである。
以上のように、本発明は絵素読み込みパルスと
同期したパルスを実質的に光導電体中に印加する
ことによりダイナミツクレンジの低下を防ぎ、光
蓄積期間中に発生した過剰キヤリアは上述のダイ
オード電位を一定電位にクランプすることにより
ブルーミング発生を防止することができる。
なお、基板がn型の半導体で形成されるときは
用いた不純物領域とは全て反対の導電型の不純物
領域を用いることもできることは明らかである。
また、本発明は一次元、二次元の固体撮像素子に
適用し得ることは言うまでもない。
すなわち本発明によれば、ダイナミツクレンジ
の低下、焼き付き等をともなわずして、顕著なブ
ルーミング抑制効果を発揮する固体撮像装置が得
られる。
【図面の簡単な説明】
第1図は従来の固体撮像装置の一絵素断面図、
第2図a,bは従来のブルーミング抑制方法を示
すタイミングチヤート、第3図は第1図の平面を
示す概念図、第4図は本発明の固体撮像装置の一
絵素等価回路図、第5図a〜dは本発明を説明す
るためのタイミングチヤート、第6図は本発明で
得られた実験結果を示す特性図、第7図a,bは
本発明の他の実施例を説明するための図である。 10……半導体基板、11……光検出部(拡散
領域)、15……絶縁膜、16……ゲート酸化膜、
7……第1電極、18,19……光導電膜、20
……第2電極。

Claims (1)

    【特許請求の範囲】
  1. 1 単位要素が、半導体基板上に形成された第1
    の光電変換部と、この第1の光電変換部の光信号
    を電荷転送素子に読み込んで転送出力するための
    ゲート電極と、前記第1の光電変換部に直列接続
    される第2の光電変換部と、前記第2の光電変換
    部に形成された電極とからなり、前記光信号を電
    荷転送素子に読み込む固体撮像装置において、前
    記ゲート電極に印加される前記光信号の読み込み
    パルスと同期して負のパルスを一旦前記電極に印
    加し、この負のパルスが前記読み込みパルス内で
    切れる時の立ち上げ電圧により前記第1の光電変
    換部の設定電位を上昇せしめ前記第2の光電変換
    部に印加されるバイアス電圧を大きくすることを
    特徴とする固体撮像装置。
JP14937579A 1979-11-16 1979-11-16 Solid-state image pickup device Granted JPS5672582A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14937579A JPS5672582A (en) 1979-11-16 1979-11-16 Solid-state image pickup device
EP80304112A EP0029367B1 (en) 1979-11-16 1980-11-14 Solid state imaging apparatus
DE8080304112T DE3071469D1 (en) 1979-11-16 1980-11-14 Solid state imaging apparatus
US06/408,776 US4500924A (en) 1979-11-16 1982-08-17 Solid state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14937579A JPS5672582A (en) 1979-11-16 1979-11-16 Solid-state image pickup device

Publications (2)

Publication Number Publication Date
JPS5672582A JPS5672582A (en) 1981-06-16
JPS639429B2 true JPS639429B2 (ja) 1988-02-29

Family

ID=15473751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14937579A Granted JPS5672582A (en) 1979-11-16 1979-11-16 Solid-state image pickup device

Country Status (1)

Country Link
JP (1) JPS5672582A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585086A (ja) * 1981-07-01 1983-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置
JPS58139465A (ja) * 1982-02-15 1983-08-18 Matsushita Electric Ind Co Ltd 固体撮像素子の駆動方法
US4661830A (en) * 1983-07-06 1987-04-28 Matsushita Electric Industrial Co., Ltd. Solid state imager

Also Published As

Publication number Publication date
JPS5672582A (en) 1981-06-16

Similar Documents

Publication Publication Date Title
EP0538886B1 (en) Signal processor having avalanche photodiodes
US4322753A (en) Smear and/or blooming in a solid state charge transfer image pickup device
TW418533B (en) Solid-state imaging device and optical signal detection method using the same
US5060042A (en) Photoelectric conversion apparatus with reresh voltage
US4462047A (en) Solid state imager with blooming suppression
US5619049A (en) CCD-type solid state image pickup with overflow drain structure
US4688098A (en) Solid state image sensor with means for removing excess photocharges
US10297625B2 (en) Photoelectric conversion device and imaging system
US6445414B1 (en) Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof
US6642561B2 (en) Solid imaging device and method for manufacturing the same
JPH05211321A (ja) アバランシェフォトダイオード、及びそれを具備する信号処理装置
US4500924A (en) Solid state imaging apparatus
JPS5831669A (ja) 固体撮像装置
US4616249A (en) Solid state image pick-up element of static induction transistor type
JP2809908B2 (ja) 固体撮像素子
JPS639429B2 (ja)
JPS5910269A (ja) アンチブルーミング効果を有する光電装置
US7067860B2 (en) Solid-state imaging device
EP0029367B1 (en) Solid state imaging apparatus
JPS6058779A (ja) 固体撮像装置
Kohn A charge-coupled infrared imaging array with Schottky-barrier detectors
JPS61294977A (ja) 固体撮像装置の駆動方法
JPS6148307B2 (ja)
JPH0347624B2 (ja)
JPS59168779A (ja) 固体撮像装置