JPS639409B2 - - Google Patents

Info

Publication number
JPS639409B2
JPS639409B2 JP52149173A JP14917377A JPS639409B2 JP S639409 B2 JPS639409 B2 JP S639409B2 JP 52149173 A JP52149173 A JP 52149173A JP 14917377 A JP14917377 A JP 14917377A JP S639409 B2 JPS639409 B2 JP S639409B2
Authority
JP
Japan
Prior art keywords
current
signal
ring oscillator
oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52149173A
Other languages
English (en)
Other versions
JPS5374874A (en
Inventor
Henrii Gioruma Uiriamu
Hansu Andoresen Baanaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS5374874A publication Critical patent/JPS5374874A/ja
Publication of JPS639409B2 publication Critical patent/JPS639409B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフエーズ・ロツクド・ループを用いた
周波数シンセサイザに関する。
背景技術とその問題点 フエーズ・ロツクド・ループ技術は1930年代初
期より知られていたが個別部品を使用して設計し
た場合構成が複雑になるとともにコストが高くな
るため実用化が見送られていた。今日、集積回路
技術が発達したため、フエーズ・ロツクド・ルー
プはその製造処理方法が変わりいち早く多方面に
応用されるビルデイングブロツクとなつた。
フエーズ・ロツクド・ループは基本的には帰還
経路中に位相検波器と、低域通過フイルタと、電
圧制御発振器（VCO）をそなえた周波数帰還装
置である。ループに印加される入力信号が零のと
きには電圧制御発振器は予め定められた自走周波
数で動作する。入力信号が印加されると（通常、
入力信号は水晶発振器から与えられる）、位相検
波器が入力信号と電圧制御発振器の信号の位相と
周波数を比較し、２つの信号の差に基く偏差電圧
を発生する。偏差電圧はフイルタを通り、VCO
の制御部に印加され、２つの信号の周波数差を減
少させる方向にVCO周波数を変化させる。２つ
の信号の周波数が十分近似すると、帰還装置の本
質的動作により到来信号でロツクされる。一旦、
ロツクされると、VCO周波数は入力信号と等し
くなる。ただし、適正な偏差電圧を発生させるた
めに必要なある一定の制限された位相差は生じる
ようになつており、これによりVCO周波数が入
力信号の周波数に推移し、ロツクされるようにな
つている。
フエーズ・ロツクド・ループはビルデイングブ
ロツクとして使用され、FM復調、周波数同期、
および周波数調整等広い範囲の応用に好適なもの
である。PLLは、通常、低域通過フイルタの出
力を使用する電圧制御発振器を有する。しかし、
従来の電圧制御発振器の設計法を用いて電圧制御
発振器を集積化すると、その回路の複雑さゆえに
チツプ上のシリコン領域が非常に大きくなつてし
まう。さらに、PLL中に電圧制御発振器を使用
すると、PLLが電圧制御発振器信号出力を調整
するために適当な偏差電圧を発生させる入力信号
にロツクされるという問題点がある。
PLL中の電圧制御発振器の作用は電圧を周波
数に変換することであり、位相は周波数を積分し
たものであるから、電圧制御発振器は帰還ループ
中において積分器として作用する。従つて、周波
数は電圧制御発振器に加える電圧を変化すること
により制御される。リング発振器においては、リ
ングに注入される電流を変化させることにより周
波数を変化させることができる。また、リング発
振器は非常に簡単に設計製造でき、シリコンチツ
プ上の使用領域はわずかでよい。電流制御リング
発振器とこのリング発振器を使用したPLL装置
が本発明の主たる内容である。
発明の要約 PLL装置中で機能を発揮することができる電
流制御リング発振器は、可変電流源と、リングに
注入される電流量を調整する制御装置とをそなえ
る。リングそれ自身は、奇数個の一連の論理ゲー
トをそなえ、これらのゲートは各ゲートを動作さ
せる可変電流源に接続される。調和した動作が行
われると、論理ゲートはリングに注入される電流
量に比例した周波数を有する時間遅延信号を出力
する。電流は各ゲートの遅延を一定とし、これが
加え合わされて発生される信号の全周期が決定さ
れる。
PLL装置において、低域通過フイルタは抵抗
器−コンデンサ回路網の形をとり、電流制御リン
グ発振器の制御装置に接続され、注入電流を与え
るものである。電流制御リング発振器を使用する
PLL装置の他の機能は同じである。入力基準信
号は水晶発振器により発生され位相検波器に入力
される。位相検波器はまた電流制御リング発振器
の出力信号を受け、２つの信号の周波数と位相を
比較する。そして、位相検波器は偏差電圧を発生
し、この偏差電圧は低域通過フイルタによりろ波
された後電流制御リング発振器に印加される。
集積回路化されたフエーズ・ロツクド・ループ
に電流制御リング発振器を使用することにより、
その回路構成が簡単なためチツプのスペースを縮
小することができる。電流制御リング発振器は集
積化注入論理回路に簡単に適用可能で集積回路ス
ペースを節約することができる。また、各論理ゲ
ートに対する可変電流源は共通電流源に置換する
ことができる。集積化注入論理回路はまた一連の
トランジスタのうち最後のものをマルチコレクタ
構成とすることができ、これにより別に回路を付
加することなく出力信号と帰還信号を容易に得る
ことができる。
発明の実施態様 第１図には、簡単な帰還ループ１０を有し、奇
数個のインバータ１２をそなえた標準的な公知の
発振器が示されている。帰還ループ１０の入力端
１４に信号が印加されると、インバータ１２はこ
の信号の値を高レベルから低レベルへまたは低レ
ベルから高レベルへ変化させる。奇数個のインバ
ータ１２が設けられていれば、出力端１６から発
振信号が得られる。
各インバータ１２は信号伝搬時間の遅れを作り
出す。この遅れ時間はインバータが信号を反転す
るのに必要な時間により決定される。複数のイン
バータ１２を設けた場合、ゲートが信号を低レベ
ルから高レベルへ変化させるかまたは高レベルか
ら低レベルへ変化させるかによつて遅延時間は２
つの値をとり得る。
Anをゲートの数とし（Anは正の奇数の整数）、
Ｔを伝搬時間とすると（ただし、Ｔは各インバー
タの高レベルおよび低レベルの伝搬時間の遅れの
平均値で近似するものとする）、第１図の装置に
より発生される信号の周波数は次の式で示され
る。
（周波数）＝１／2T（An） 従つて、ゲートの数を増加させることにより、
遅延時間が大きくなるとともに周波数が低下す
る。
第２図には、第１図を参照して説明した原理に
基いた機能を有する電流制御リング発振器が示さ
れている。第２図のリング発振器に使用されてい
る論理回路は集積化注入論理回路（I2L）である。
現在、いくつかの“論理回路群”が知られてお
り、これらはユニポーラ（FET）技術とバイポ
ーラ技術に分けることができる。バイポーラ技術
では、特にRTL（抵抗器−トランジスタ論理回
路）、DTL（ダイオード−トランジスタ論理回
路）、TTL（トランジスタ−トランジスタ論理回
路）、およびECL（エミツタ結合論理回路）回路
群がよく知られている。最も新しいバイポーラ技
術がI2Lである。上述の論理回路群のいずれもが
ここで述べる電流制御発振器を構成するのに使用
できる。しかし、I2Lはゲートを配置する上での
スペースを減少させるので、回路を集積化するの
に必要な半導体基板の表面領域を縮小できる。
第２図の回路には、複数のNPNトランジスタ
２０が設けられており、各NPNトランジスタ２
０のコレクタ２２は次に続くトランジスタ２０の
ベースに接続され、最端部に位置する２つのトラ
ンジスタ２０も同様な接続が行われて帰還ループ
が形成されている。NPNトランジスタ２０はイ
ンバータとして動作し、付勢されて第１図に示さ
れる帰還装置として機能する。NPNトランジス
タ２０は簡単なPNPトランジスタ２８に接続さ
れる。PNPトランジスタ２８はNPNトランジス
タ２０を付勢する電流源として動作する。PNP
トランジスタ２８により形成される電流源の各コ
レクタは対応するNPNトランジスタ２０のベー
ス２４と共通である。複数のNPNトランジスタ
２０の各エミツタ２５もまた互いに共通であり、
集積化を目的とした拡散においてはPNPトラン
ジスタ２８のベース３２と共通である。従つて、
I2Lゲートが半導体基板（例えば、シリコンとす
ることができる）の表面に形成されるとき、双方
の回路要素は、デバイスの絶縁を行うのに必要な
スペースを完全に除去するプロセスにおいて併合
され単一のトランジスタの領域に収容される。
PNPトランジスタ２８のエミツタ３０はすべて
のゲートに共通であり、インジエクタを構成して
いる。半導体基板上において、すべてのゲートは
単一のマルチエミツタトランジスタを形成してい
る。
電流は外部トランジスタ（図示せず）からイン
ジエクタ・レール（injector rail）４０に印加さ
れる。インジエクタから出力される全体の電流は
NPNトランジスタ２０の間で等しく分配される。
PNPトランジスタ２８のコレクタ３４からいず
れか２つのNPNトランジスタ２０のいくつかの
点に電流が与えられる。リング発振器の発振周波
数および速度はインジエクタ・レール４０に与え
られる電流にほぼ比例し、電流制御発振器として
の機能が得られる。
I2L論理回路の別の利点は複数のコレクタを使
用できることにある。これに関連して、複数の
NPNトランジスタ２０のうち最後のものには第
２のコレクタ２３がそなえられ、複数のNPNト
ランジスタ２０からの出力信号が出力回路に与え
ることができるようになつており、一方同じトラ
ンジスタの第１コレクタ２２は帰還ループ２６に
信号を与える。
電流源４４に接続される複数のNPNトランジ
スタ４２をそなえる増幅回路は最後のNPNトラ
ンジスタ２０のコレクタ２３から出力信号を受
け、複数のコレクタ４５と４６から増幅された信
号を出力する。
第３図には、周波数シンセサイザとしての機能
を有するフエーズ・ロツクド・ループ装置が示さ
れており、この装置には第２図に示した種類の電
流制御リング発振器５０が集積回路部分として包
含されている。
基準発振器５２は例えばアリゾナ洲、フオエニ
ツクスのモトローラ社（Motorola、Phoenix、
Arizona）により製造されているモデルMC12060
型水晶発振器とすることができ、この発振器５２
は短形波状または正弦波状の入力基準信号５３を
発生する。入力基準信号５３は位相検波器５４
（位相比較器）の２つの入力端のうち一方からフ
エーズ・ロツクド・ループ５５に入力する。位相
検波器５４は例えばテキサス洲ダラスのテキサ
ス・インスルメンツ・インコーポレーテツド
（Texas Instruments Incorporated）で製造され
ているモデル＃SN5486型排他的論理和ゲートに
より構成することができる。フエーズ・ロツク
ド・ループ５５は、さらに位相検波器５４の出力
端に接続される低域通過フイルタ５６をそなえて
いる。フイルタ５６は例えば抵抗器−コンデンサ
回路により構成することができる。低域通過フイ
ルタ５６は電圧変換器５８に接続されている。電
圧変換器５８は適当な可変抵抗器とすることがで
きる。第２図に示されているように、電流制御リ
ング発振器５０は例えば電圧変換器５８の出力端
に接続され且つ分周器６０の入力端に接続され
る。分周器６０の適当な例としてはテキサス洲ダ
ラスのテキサス・インストルメンツ・インコーポ
レーテツド（Texas Instruments Incorporated）
で製造されているモデルSN5493Aをあげること
ができる。分周器６０は電流制御リング発振器の
出力端と位相検波器５４の入力端との間に設けら
れる帰還ループ５９中に配設されている。帰還ル
ープ５９は位相検波器５４の第２入力端６１に接
続されている。
次に、この実施例の動作を説明する。入力基準
信号５３が零のときには、電流制御リング発振器
５０はいわゆる自走周波数という所定周波数で発
振する。入力基準信号５３が発生されると、低域
通過フイルタ５６中のコンデンサ５７の電荷はは
じめ零にセツトされ、位相検波器５４が偏差電圧
が発生するとコンデンサ５７は充電される。偏差
電圧は電圧変換器５８に印加され、変換器５８は
電流制御リング発振器５０に電流を与え、その周
波数を低下させ、自走周波数とは異なつた周波数
にする。電流制御リング発振器５０の出力信号は
帰還ループ５９および分周器６０を介して位相検
波器５４の第２入力端６１に与えられる。位相検
波器５４は入力基準信号の位相と帰還ループ５９
からのフエーズ・ロツクド・ループ信号の位相と
を比較し、２つの信号の差に比例した偏差電圧を
発生する。この偏差電圧は上述した経路と同じ経
路を通つて結局電流制御リング発振器５０から帰
還ループ５９を介して分周器６０に信号を与える
ようにし、分周器６０の出力が入力信号５３に十
分近似したときにフエーズ・ロツクド・ループ５
５はロツク状態となる。電流制御リング発振器５
０と分周器６０との間の帰還ループ５９のある位
置に出力タツプ６５が設けられており、このタツ
プ６５が電流制御リング発振器５０の出力信号を
受けるようになつている。上述のように、フエー
ズ・ロツクド・ループ５５がロツク状態となる
と、この出力信号は入力基準信号５３のＮ倍の周
波数を有する。ここで、Ｎは分周器６０における
周波数分割数である。
発明の効果 以上、I2L論理回路を使用した電流制御リング
発振器の一実施例につき説明したが、他の種類の
論理回路例えばRTL、DTL、TTL、およびECL
等も使用できる。集積回路を用いるだけでなく上
述した好ましい実施例のようなI2L集積回路技術
と両立するような設計技術を使用することにより
消費電力を小さくし、回路を簡単化することがで
きるとともに小型化できる。更に本発明において
は、各インバータの各論理ゲートに対する可変電
流源は共通電流源に置換することができ構成を簡
単にできる。更に集積化注入論理回路はまた一連
の論理ゲート（トランジスタ）のうち最終段のも
のをマルチコレクタ構成とすることができ、これ
により別に回路を付加することなく出力信号と帰
還信号を別々に容易に得ることができるため集積
化が容易であり、更にこの場合両信号の干渉を防
ぐことができるという効果も生じる。
更に論理ゲートの最終段の出力を増幅する出力
信号手段も集積化注入論理回路で構成されるため
集積化が容易である。
【図面の簡単な説明】
第１図は標準的な発振回路の形態を示すブロツ
ク図、第２図は本発明により構成されるI2L論理
ゲートを用いた電流制御リング発振器の一実施例
を示す回路図、第３図は本発明に基いて構成され
た電流制御リング発振器を使用する周波数シンセ
サイザを一部回路図をもつて示すブロツク図であ
る。 １２……インバータ、２０……NPNトランジ
スタ、２８……PNPトランジスタ、４４……電
流源、５０……電流制御リング発振器、５２……
基準発振器、５４……位相検波器、５６……低域
通過フイルタ、５８……電圧変換器、６０……分
周器。

Claims (1)

  1. 【特許請求の範囲】 １ 基準信号を発生する基準発振器と、 各々が集積化注入論理回路で構成され複数の直
    列に接続されたインバータを有し奇数回の信号極
    性変換を行う電流制御リング発振器であつて、前
    記各インバータを通る信号の伝搬時間の遅れはそ
    れに供給される電流により制御可能であり、それ
    により前記電流制御リング発振器の出力信号の周
    波数が制御されるようにされた前記電流制御リン
    グ発振器と、 前記基準発振器の出力基準信号と前記電流制御
    リング発振器の出力信号の位相とを比較してそれ
    らの位相差に関連した偏差電圧を発生する位相検
    波器と、 前記位相検波器の出力に接続され、前記偏差電
    圧をフイルタするための低域通過フイルタと、 前記低域通過フイルタと前記電流制御リング発
    振器との間に接続され、フイルタされた前記偏差
    電圧を可変電流に変換して前記各インバータの共
    通の電流入力端子に与えその信号伝搬時間の遅れ
    を制御する電圧変換器と、 前記電流制御リング発振器と前記位相検波器を
    結ぶ帰還ループと、 前記帰還ループの中に設けられ前記電流制御リ
    ング発振器の出力周波数を増加させる分周器と、 を備え、 前記各インバータは時間遅延信号を発生する論
    理ゲート手段と該論理ゲート手段に制御電流を入
    力させる注入電流手段とを有し、前記複数のイン
    バータの前記論理ゲート手段は直列に接続され、
    その最終段の２つの出力端の一方は前記複数の論
    理ゲート手段の第１段の入力端に帰還ループを介
    して接続され、前記複数の注入電流手段は前記共
    通の電流入力端子から前記電圧変換器の可変電流
    を入力して対応する前記論理ゲート手段に前記制
    御電流を与え、 前記リング発振器は更に、前記論理ゲート手段
    の最終段の前記２つの出力端の他方に接続され、
    集積注入論理回路で構成され前記最終段からの出
    力発振信号を増幅して出力する出力信号手段を有
    することを特徴とするフエーズ・ロツクド・ルー
    プを用いた周波数シンセサイザ。
JP14917377A 1976-12-13 1977-12-12 Current controlled ring oscillator and frequency synthesizer utilizing same Granted JPS5374874A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/750,071 US4091335A (en) 1976-12-13 1976-12-13 Phase locked loop using current controlled ring oscillator

Publications (2)

Publication Number Publication Date
JPS5374874A JPS5374874A (en) 1978-07-03
JPS639409B2 true JPS639409B2 (ja) 1988-02-29

Family

ID=25016369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14917377A Granted JPS5374874A (en) 1976-12-13 1977-12-12 Current controlled ring oscillator and frequency synthesizer utilizing same

Country Status (2)

Country Link
US (1) US4091335A (ja)
JP (1) JPS5374874A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2486333A1 (fr) * 1980-07-04 1982-01-08 Radiotechnique Compelec Dispositif a circuit integre constituant un oscillateur en association avec un condensateur
US4389638A (en) * 1981-09-30 1983-06-21 Sprague Electric Company I.C. Alarm signal generator
US4412140A (en) * 1981-11-19 1983-10-25 Motorola, Inc. Circuit for reducing current to light emitting diode of optically coupled driver
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
JPS6059631U (ja) * 1983-09-29 1985-04-25 株式会社東芝 フェ−ズロックドル−プ回路
DE3401610A1 (de) * 1984-01-18 1985-07-18 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einem ringoszillator
US4692717A (en) * 1986-03-14 1987-09-08 Western Digital Corporation Voltage controlled oscillator with high speed current switching
US4710653A (en) * 1986-07-03 1987-12-01 Grumman Aerospace Corporation Edge detector circuit and oscillator using same
US5077488A (en) * 1986-10-23 1991-12-31 Abbott Laboratories Digital timing signal generator and voltage regulation circuit
ATE74667T1 (de) * 1987-02-02 1992-04-15 Siemens Ag Frequenzanaloger magnetfeldsensor.
JP2731151B2 (ja) * 1987-09-18 1998-03-25 株式会社東芝 位相情報検出回路
JPH021620A (ja) * 1987-11-30 1990-01-05 Toshiba Corp 電圧制御発振回路
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
US5059924A (en) * 1988-11-07 1991-10-22 Level One Communications, Inc. Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider
WO1990006017A1 (en) * 1988-11-07 1990-05-31 Level One Communications, Inc. Frequency multiplier with non-integer feedback divider
US5377069A (en) * 1989-04-07 1994-12-27 Andreasson; Tomas Oscillating circuit for the elimination/reduction of static electricity
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US5028888A (en) * 1989-11-15 1991-07-02 Level One Communication, Inc. Multistage current-controlled oscillator
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
US5406631A (en) * 1992-08-05 1995-04-11 Rohm Co., Ltd. Stereo signal demodulator circuit and stereo signal demodulator using the same
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
US5304955A (en) * 1992-11-19 1994-04-19 Motorola, Inc. Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
US5345186A (en) * 1993-01-19 1994-09-06 Credence Systems Corporation Retriggered oscillator for jitter-free phase locked loop frequency synthesis
US5552733A (en) * 1993-01-19 1996-09-03 Credence Systems Corporation Precise and agile timing signal generator based on a retriggered oscillator
US5493243A (en) * 1994-01-04 1996-02-20 Level One Communications, Inc. Digitally controlled first order jitter attentuator using a digital frequency synthesizer
US6249557B1 (en) 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
KR100922709B1 (ko) * 2002-01-25 2009-10-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 증가된 타이밍 해상도를 갖는 타이밍 신호를 발생하는수단을 포함하는 광 기록매체 기록장치 및 기록방법
US10644681B2 (en) * 2017-02-23 2020-05-05 Avago Technologies International Sales Pte. Limited Low-power local oscillator generation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217267A (en) * 1963-10-02 1965-11-09 Ling Temco Vought Inc Frequency synthesis using fractional division by digital techniques within a phase-locked loop
US3388340A (en) * 1965-12-29 1968-06-11 Avco Corp Phase controlled ring oscillator comprising a plurality of active delay stages individually coupled to a control device
US3931588A (en) * 1974-09-10 1976-01-06 Rca Corporation Voltage controlled oscillator utilizing field effect transistors
US4004235A (en) * 1976-03-01 1977-01-18 The United States Of America As Represented By The Secretary Of The Navy Phase-locking midpulse detector

Also Published As

Publication number Publication date
JPS5374874A (en) 1978-07-03
US4091335A (en) 1978-05-23

Similar Documents

Publication Publication Date Title
JPS639409B2 (ja)
US4131861A (en) Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
KR920004335B1 (ko) 전압제어발진회로
JPS5843932B2 (ja) デジタル位相比較器
US5889437A (en) Frequency synthesizer with low jitter noise
JP2022551302A (ja) 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム
JPH021620A (ja) 電圧制御発振回路
US5365204A (en) CMOS voltage controlled ring oscillator
JP2005500781A (ja) 差動リング発振器段
CN100407579C (zh) 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器
JPH03143113A (ja) リングオシレータ用回路装置
JPH01106525A (ja) 周波数発生回路装置
US5465075A (en) Phase-locked loop circuit with minimum output jitter and maximum frequency stability
Razavi et al. A 6 GHz 60 mW BiCMOS phase-locked loop with 2 V supply
JPH09223965A (ja) クロック発生回路
US4855688A (en) Multiple reference frequency generator
JP3534379B2 (ja) 振幅制御発振器
Kasperkovitz Frequency-dividers for ultra-high frequencies
US3715604A (en) Integrated circuit frequency divider having low power consumption
US20240118665A1 (en) Analog-to-time converter
JPS60111528A (ja) 集積回路装置
JP2737747B2 (ja) 電圧制御発振回路
KR0154849B1 (ko) 전압제어발진기의 이득조절회로
JP2987974B2 (ja) 位相同期回路
JPH07321649A (ja) 電圧制御発振器及びｐｌｌ回路