JPS6390920A - ガロア体除算回路 - Google Patents
ガロア体除算回路Info
- Publication number
- JPS6390920A JPS6390920A JP23744186A JP23744186A JPS6390920A JP S6390920 A JPS6390920 A JP S6390920A JP 23744186 A JP23744186 A JP 23744186A JP 23744186 A JP23744186 A JP 23744186A JP S6390920 A JPS6390920 A JP S6390920A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- galois field
- multiplying
- alpha
- dividing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 abstract description 2
- 239000013598 vector Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000013604 expression vector Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル信号処理回路に関し、特に、符号化、
復号化回路において用いられるガロア体(gauois
体:加減乗除の四則演算が行える数の集合で元の数が有
限であるもの)上の除算回路に関する。
復号化回路において用いられるガロア体(gauois
体:加減乗除の四則演算が行える数の集合で元の数が有
限であるもの)上の除算回路に関する。
[従来技術]
ガロア体の元は、ベクトル表現と、指数表現の2種類が
あり、元の数かgであるガロア体をGF(g)で表わせ
ばGF(28)上で 原始多項式 %式% から生成される元を例にとると、α8は次のように表わ
される。
あり、元の数かgであるガロア体をGF(g)で表わせ
ばGF(28)上で 原始多項式 %式% から生成される元を例にとると、α8は次のように表わ
される。
指数表現 ベクトル表現
α8−8 : 00111101
このベクトル表現はビット構成を表わし、ベクトル表現
の元同士の除算は複雑であるので、通常指数表現になお
して計算されている。
の元同士の除算は複雑であるので、通常指数表現になお
して計算されている。
ベクトル表現 指数表現
通常、このVE(ベクトル−指数)変換、EV(指数−
ベクトル)変換にはROMが用いられている。
ベクトル)変換にはROMが用いられている。
[発明が解決しようとする問題点]
しかしながら、第4図のように、1クロツクで除算を行
う場合、ROMが3つ必要であり、第5図のようにVE
変換ROMとVE変換ROMを1つつつで除算を行うに
はレジスタを用いて、1クロ・ツク目で−bをう・ソチ
し、2クロ・ツク目のaと加えるために2クロツク必要
であった。
う場合、ROMが3つ必要であり、第5図のようにVE
変換ROMとVE変換ROMを1つつつで除算を行うに
はレジスタを用いて、1クロ・ツク目で−bをう・ソチ
し、2クロ・ツク目のaと加えるために2クロツク必要
であった。
更に、ベクトル表現の元同士を直tJj ROMを用い
て除算する場合、ガロア体の元の数が多いと、非常に大
きなROMが必要であった。
て除算する場合、ガロア体の元の数が多いと、非常に大
きなROMが必要であった。
[発明か解決しようとしている問題点コ本発明は、上記
事情に鑑みてなされたもので、ROMを用いず、できる
だけ小さな回路量でガロア体の元の除算を行う除算回路
を提倶することを目的とする。
事情に鑑みてなされたもので、ROMを用いず、できる
だけ小さな回路量でガロア体の元の除算を行う除算回路
を提倶することを目的とする。
[実施例]
以下本発明の詳細な説明する。
例えばGF(α254)上でy/xはガロア体の巡回性
から次のように変形される。
から次のように変形される。
y / X =y −x −1=y 、 x 2 S
4(α255−1−α0.従ってα254=α−I)X
254はROMを用いれば簡単であるが、ここではゲー
ト回路によって構成することを考える。
4(α255−1−α0.従ってα254=α−I)X
254はROMを用いれば簡単であるが、ここではゲー
ト回路によって構成することを考える。
ガロア体の性質からx2m(m= 1.2.−−−−)
回路は簡単に構成できる。しかし、X254 はX21
″ではないのでx2m回路と乗算器を用いてできるだけ
簡単に回路を構成することを考える。X254を次のよ
うに分解する。
回路は簡単に構成できる。しかし、X254 はX21
″ではないのでx2m回路と乗算器を用いてできるだけ
簡単に回路を構成することを考える。X254を次のよ
うに分解する。
X254 =X2 +X4 +X8 +X16+ x3
2 + X 64 + X l 2 Is従って、X2
54を求めるにはXからx21(l=1.2.−−−−
7)を生成しながら、その値を順次乗じていけはよいこ
とがわかる。またx 21はx2をi回繰り返すことに
よって生成できるので、第1図に示すように実施例の除
算回路をx22回路と乗算回路2、更に乗算回路2にX
D、YDを人力するラッチ3,3、XD、YDについて
の初期値を人力するセレクタ4.4で構成する。ここで
、■はExlusiveOR(排他的論理和)回路を表
わしている。その動作タイミングを第3図に示す。
2 + X 64 + X l 2 Is従って、X2
54を求めるにはXからx21(l=1.2.−−−−
7)を生成しながら、その値を順次乗じていけはよいこ
とがわかる。またx 21はx2をi回繰り返すことに
よって生成できるので、第1図に示すように実施例の除
算回路をx22回路と乗算回路2、更に乗算回路2にX
D、YDを人力するラッチ3,3、XD、YDについて
の初期値を人力するセレクタ4.4で構成する。ここで
、■はExlusiveOR(排他的論理和)回路を表
わしている。その動作タイミングを第3図に示す。
×2回路は人力Xのベクトル表現を
X”V7 Q7 +V6 as +v5 (1” +V
4 aa+V3α3+V2α2+V1α+V0 とすると、原始多項式P (x)= X8 +X4 +
×3 +X2 +1の場合、 X2=V6α7 + (V6 +v5 +v3 )α6
+V5 α5 + (V7 +V5 +V4
+V2 ) α4+ (V6 +V4 )
α3 + (V6 +V5 +V4+V1
)a2 +V7 a+ (V7 +V6
+V4+Vo ) と表わせ、第3図の構成で実現できる。
4 aa+V3α3+V2α2+V1α+V0 とすると、原始多項式P (x)= X8 +X4 +
×3 +X2 +1の場合、 X2=V6α7 + (V6 +v5 +v3 )α6
+V5 α5 + (V7 +V5 +V4
+V2 ) α4+ (V6 +V4 )
α3 + (V6 +V5 +V4+V1
)a2 +V7 a+ (V7 +V6
+V4+Vo ) と表わせ、第3図の構成で実現できる。
[発明の効果]
以上説明したように、本発明には上記のように構成した
からROMを用いず小さな回路規模で除算回路が実現で
きる。
からROMを用いず小さな回路規模で除算回路が実現で
きる。
これによってゲートアレイ化する場合、除算回路を小さ
な部分回路として用いることができる。
な部分回路として用いることができる。
第1図は本発明に係るガロア体除算回路の構成図、第2
図はその動作タイミングチャート、第3図は×2回路の
構成図、第4図、第5図は従来の除算回路の構成図であ
る。 1−−−−x 2回路 2−一一一乗算回路3−−−−
ラツチ 4−一一一セレクタ■−−−−EXOR(排他
的論理和)回路第3図
図はその動作タイミングチャート、第3図は×2回路の
構成図、第4図、第5図は従来の除算回路の構成図であ
る。 1−−−−x 2回路 2−一一一乗算回路3−−−−
ラツチ 4−一一一セレクタ■−−−−EXOR(排他
的論理和)回路第3図
Claims (1)
- (1)入力xに対してx^2^mを出力するx^2^m
(m=1、2−−−−)回路と、該x^2^m回路の出
力を順次乗算してx−1=x^2^mを求めy/xをy
とx^2^mの乗算で求める乗算回路から構成されたガ
ロア体除算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23744186A JPS6390920A (ja) | 1986-10-06 | 1986-10-06 | ガロア体除算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23744186A JPS6390920A (ja) | 1986-10-06 | 1986-10-06 | ガロア体除算回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6390920A true JPS6390920A (ja) | 1988-04-21 |
Family
ID=17015402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23744186A Pending JPS6390920A (ja) | 1986-10-06 | 1986-10-06 | ガロア体除算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6390920A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0248828A (ja) * | 1988-05-23 | 1990-02-19 | Mitsubishi Electric Corp | ガロア体除算回路及び乗除算共用回路 |
US5777843A (en) * | 1996-07-12 | 1998-07-07 | Yazaki Corporation | Power distribution box and housing assembly |
US7122738B2 (en) | 2004-10-25 | 2006-10-17 | Yazaki Corporation | Electric connection box |
-
1986
- 1986-10-06 JP JP23744186A patent/JPS6390920A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0248828A (ja) * | 1988-05-23 | 1990-02-19 | Mitsubishi Electric Corp | ガロア体除算回路及び乗除算共用回路 |
US5777843A (en) * | 1996-07-12 | 1998-07-07 | Yazaki Corporation | Power distribution box and housing assembly |
US7122738B2 (en) | 2004-10-25 | 2006-10-17 | Yazaki Corporation | Electric connection box |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | VLSI architectures for computing multiplications and inverses in GF (2 m) | |
JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
JPS59124011A (ja) | 多数バイトエラ−訂正システム | |
JPS645334B2 (ja) | ||
JPS6390920A (ja) | ガロア体除算回路 | |
JP2694792B2 (ja) | 誤り位置多項式演算回路 | |
US8417761B2 (en) | Direct decimal number tripling in binary coded adders | |
Parashar et al. | Fast combinational architecture for a vedic divider | |
JPS5841532B2 (ja) | セキワケイサンカイロ | |
US5140323A (en) | Digital signal orthogonal transformer apparatus | |
Lunglmayr et al. | A stochastic computing architecture for iterative estimation | |
JPS63107319A (ja) | 拡張ガロア体上の多項式除算回路 | |
JPS6024650A (ja) | ガロア体上の演算回路 | |
JPH0981541A (ja) | 累算器 | |
JPH03661B2 (ja) | ||
JPS6386926A (ja) | ガロア体除算回路 | |
JPS6386925A (ja) | ガロア体乗算回路 | |
TW588280B (en) | General finite-field multiplier | |
JPS6393227A (ja) | ガロア体乗算回路 | |
RU2709160C1 (ru) | Устройство обращения треугольной матрицы | |
SU809124A1 (ru) | Цифровой генератор ортогональныхфуНКций | |
SU860079A1 (ru) | Таблично-алгоритмический функциональный преобразователь | |
JPH04341016A (ja) | 離散コサイン変換装置 | |
Duffy | Minimal logic block encoder Patent | |
SU809154A1 (ru) | Преобразователь полиадического кодаВ КОд СиСТЕМы ОСТАТОчНыХ КлАССОВ |