JPS638673B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、カラーテレビジヨンカメラの信号処
理回路を半導体集積回路（以下ICと略記する）
化する際に、信号処理回路において使用するパル
ス信号を加算して、IC内に入力する事により、
パルス信号が占有する端子を削減するのに有効な
信号分離回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a signal processing circuit for a color television camera using a semiconductor integrated circuit (hereinafter abbreviated as IC).
By adding the pulse signals used in the signal processing circuit and inputting them into the IC,
The present invention relates to a signal separation circuit that is effective in reducing the number of terminals occupied by pulse signals.

従来のICを第１図に示す。１０，１１は信号
入力用の端子、１２はIC本体である。ここで、
IC１２に入力される２つの信号S_A及びS_Bは２つ
の端子を使用して別々に入力される。したがつて
その２信号がパルス信号であつた場合、特にリニ
ア回路においてはIC１２内部の回路集積度と比
べて、端子数が多くなり、コスト等の面におい
て、必ずしもIC化をするメリツトがなくなる欠
点がある。 A conventional IC is shown in Figure 1. 10 and 11 are terminals for signal input, and 12 is the IC body. here,
The two signals S _A and S _B input to the IC 12 are input separately using two terminals. Therefore, if the two signals are pulse signals, especially in a linear circuit, the number of terminals will increase compared to the circuit integration inside the IC12, and there is no advantage to using an IC in terms of cost etc. There is.

本発明はそのような欠点を除去し、たとえば１
つの端子を用いて、複数個のパルス信号を重畳し
てICに入力させ、IC内部の回路でそれぞれ分離
し、使用することができるようにするものであ
る。 The present invention eliminates such drawbacks, e.g.
Using one terminal, multiple pulse signals can be superimposed and input into the IC, and each can be separated and used by the circuit inside the IC.

第２図に、本発明の一実施例による信号分離回
路を使用した場合のICの構成例を示す。 FIG. 2 shows an example of the configuration of an IC using a signal separation circuit according to an embodiment of the present invention.

２１は入力端子、２２はIC、２４，２５は分
離された、それぞれのパルス信号の出力端子、２
３は分離回路である。 21 is an input terminal, 22 is an IC, 24 and 25 are separated output terminals for each pulse signal, 2
3 is a separation circuit.

すなわち２つの異なつたパルス信号S_A，S_Bは
たとえば抵抗R_A、及びR_Bにより混合された後に、
端子２１よりIC２２へ入力される。この重畳パ
ルスは分離回路２３により、再び２個のパルス信
号S_A，S_Bに分離された後、端子２４，２５より
次段の回路へ導かれる。 That is, after two different pulse signals S _A and S _B are mixed by resistors R _A and R _B , for example,
It is input to IC22 from terminal 21. This superimposed pulse is again separated into two pulse signals S _A and S _B by the separation circuit 23, and then guided to the next stage circuit via terminals 24 and 25.

第３図は本発明の具体的な実施例を示すもので
ある。３１はICの入力端子、３２及び３３は分
離された２個のパルス信号の出力端子、３４，３
５および３６，３７はそれぞれ差動増幅器を構成
するトランジスタ、３８，３９は各々前記差動増
幅器の定電流回路を構成するトランジスタであ
る。４０〜４４はそれぞれ抵抗、４５〜４８はそ
れぞれトランジスタであり、上述した差動増幅器
のバイアス回路を構成している。４９，５０はそ
れぞれ負荷抵抗である。５１，５２，５３は抵抗
である。 FIG. 3 shows a specific embodiment of the present invention. 31 is an input terminal of the IC, 32 and 33 are two separated pulse signal output terminals, 34, 3
Reference numerals 5, 36, and 37 are transistors forming a differential amplifier, and 38 and 39 are transistors forming a constant current circuit of the differential amplifier. 40 to 44 are resistors, and 45 to 48 are transistors, respectively, which constitute the bias circuit of the differential amplifier described above. 49 and 50 are load resistances, respectively. 51, 52, and 53 are resistors.

第４図は要部の信号波形を示すもので、イ，ロ
はそれぞれ入力しようとするブランキング信号、
クランプパルス信号である。ハはそのブランキン
グ信号とクランプパルス信号を加算して得た重畳
パルス信号であり端子３１に印加される。ニは振
幅比較器により比較分離されて端子３２から出力
されるクランプパルス信号、ホは同様に振幅比較
器により比較分離されて端子３３から出力される
ブランキング信号を示している。 Figure 4 shows the signal waveform of the main part, A and B are the blanking signals to be input, respectively.
This is a clamp pulse signal. C is a superimposed pulse signal obtained by adding the blanking signal and the clamp pulse signal, and is applied to the terminal 31. D shows a clamp pulse signal which is compared and separated by an amplitude comparator and outputted from the terminal 32, and E shows a blanking signal which is similarly compared and separated by an amplitude comparator and outputted from the terminal 33.

次に動作を説明する。同一極性のブランキング
信号とブランキング信号のブランキング期間内の
クランプパルス信号が、例えば抵抗等により重畳
されて端子３１へ入力される。この端子３１に加
わつた信号はトランジスタ３５，３６のベースに
加えられる。またこれらのベースにはさらに抵抗
５１を通して、直流電位V_Aが与えられている。
トランジスタ３５，３６と、それぞれ差動接続さ
れたトランジスタ３４，３７にはそれぞれ異なつ
た直流バイアスV_B及びV_Cがベースに与えられて
いる。 Next, the operation will be explained. A blanking signal of the same polarity and a clamp pulse signal within the blanking period of the blanking signal are superimposed by, for example, a resistor and input to the terminal 31. The signal applied to this terminal 31 is applied to the bases of transistors 35 and 36. Furthermore, a DC potential V _A is applied to these bases through a resistor 51.
Different DC biases V _B and V _C are applied to the bases of the transistors 35 and 36 and the differentially connected transistors 34 and 37, respectively.

ここでトランジスタ３４，３５で構成される差
動増幅器の動作について、さらに説明する。トラ
ンジスタ３４のベース電位は第４図ハにおいて
V_Cであり、またトランジスタ３５のベース電位
は直流バイアスV_Aへ入力されたパルスが重畳さ
れたものとなる。トランジスタ３５のコレクタに
接続された負荷抵抗４９より取り出される出力パ
ルスは第４図ニに示すように入力信号と逆極性の
クランプパルスが出力される。トランジスタ３５
のベース電位がトランジスタ３４のベース電位よ
りも高い期間はトランジスタ３５がONして、定
電流回路による電流I_Oと、抵抗４９による電圧降
下（I_O×R_I）＝V_E分だけ電位が下がつた電位V_Dに
なる。またこの差動増幅器の電位関係が逆転して
トランジスタ３５がOFFとなつた期間（図中に
Ｙで示す期間）は電源電圧＋Ｂまでコレクタ電位
は上昇するので、コレクタ出力としては、第４図
ニに示すように第４図ロに示された入力パルスが
反転したパルス信号を得ることができる。 Here, the operation of the differential amplifier composed of transistors 34 and 35 will be further explained. The base potential of the transistor 34 is as shown in FIG.
V _C , and the base potential of the transistor 35 is the one on which the pulse input to the DC bias V _A is superimposed. The output pulse taken out from the load resistor 49 connected to the collector of the transistor 35 is a clamp pulse having a polarity opposite to that of the input signal, as shown in FIG. 4D. transistor 35
During the period when the base potential of is higher than the base potential of the transistor 34, the transistor 35 is turned on, and the potential decreases by the current I _O due to the constant current circuit and the voltage drop due to the resistor 49 (I _O × R _I ) = V _E The potential becomes V _D. Also, during the period when the potential relationship of the differential amplifier is reversed and the transistor 35 is turned off (the period indicated by Y in the figure), the collector potential rises to the power supply voltage +B, so the collector output is As shown in FIG. 4, a pulse signal obtained by inverting the input pulse shown in FIG. 4B can be obtained.

同様にしてトランジスタ３６，３７で構成され
た差動増幅器においてはトランジスタ３７のコレ
クタからは第４図ホに示す様に入力パルス波形と
同極性のブランキングパルス信号を得ることがで
きる。 Similarly, in a differential amplifier composed of transistors 36 and 37, a blanking pulse signal having the same polarity as the input pulse waveform can be obtained from the collector of transistor 37, as shown in FIG. 4E.

このように本発明の信号分離回路では、２個の
振幅比較器を構成しているトランジスタ３５，３
６のベースに、端子３１から共通に同一の重畳さ
れたパルス信号を入力しているために、２個の振
幅比較器に入力される信号は振幅比較器相互の影
響を受けないこと、及び振幅比較器に差動増幅器
を使用していることにより、入力端子３１に入力
する重畳パルスのレベルは、差動増幅器がオン・
オフするための最小レベル（ブランキング信号及
びクランプパルス信号のレベルがそれぞれ
200mv_P-P程度）があれば充分に分離することが
できる。さらに、振幅比較器を構成しているトラ
ンジスタに与える基準直流電位及び重畳パルス入
力端子に与える直流バイアスは、同一の温度特性
を有しているために比較レベルは変動せずに安定
であり、しかも２個の振幅比較器は、入力重畳パ
ルス信号に対して並列に設けられているので回路
の電源電圧が低くなつても安定に２信号を分離す
ることができる等の特徴を有するものである。 In this way, in the signal separation circuit of the present invention, the transistors 35 and 3 constituting the two amplitude comparators
Since the same superimposed pulse signal is commonly input from the terminal 31 to the base of the two amplitude comparators, the signals input to the two amplitude comparators are not affected by each other, and the amplitude Since a differential amplifier is used as a comparator, the level of the superimposed pulse input to the input terminal 31 is determined by the level when the differential amplifier is turned on.
Minimum level for turning off (blanking signal and clamp pulse signal levels are respectively
Approximately 200mv _PP ) is sufficient for separation. Furthermore, the reference DC potential applied to the transistors constituting the amplitude comparator and the DC bias applied to the superimposed pulse input terminal have the same temperature characteristics, so the comparison level remains stable without fluctuation. Since the two amplitude comparators are provided in parallel to the input superimposed pulse signal, the two amplitude comparators can stably separate the two signals even when the power supply voltage of the circuit is low.

上記実施例より明らかなように本発明によれば
多重化された入力信号を波形歪なく、低い電源電
圧で、安定に、かつ簡単に分離することができ
る。またこの回路をIC内に設けることによりそ
のICの入力端子を削減することができ、またIC
の集積度を向上させる事ができる。 As is clear from the above embodiments, according to the present invention, multiplexed input signals can be stably and easily separated without waveform distortion and with a low power supply voltage. In addition, by providing this circuit within an IC, the number of input terminals of the IC can be reduced, and the number of input terminals of the IC can be reduced.
The degree of integration can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の集積回路の構成図、第２図は本
発明の一実施例による信号分離回路を設けた集積
回路の構成図、第３図はその信号分離回路の結線
図、第４図はその要部の信号波形図である。 ３１…入力端子、３２，３３…出力端子、３
４，３５，３６，３７…トランジスタ。 Fig. 1 is a block diagram of a conventional integrated circuit, Fig. 2 is a block diagram of an integrated circuit provided with a signal separation circuit according to an embodiment of the present invention, Fig. 3 is a wiring diagram of the signal separation circuit, and Fig. 4 is a signal waveform diagram of the main part. 31...Input terminal, 32, 33...Output terminal, 3
4, 35, 36, 37...transistor.

Claims (1)

【特許請求の範囲】[Claims] １ 入力端子にそれぞれベースが接続された第１
および第２のトランジスタと、前記第１および第
２のトランジスタにそれぞれ差動接続されるとと
もに、ベースにはそれぞれ異なつた基準直流電圧
が入力された第３および第４のトランジスタとか
ら構成される２個の振幅比較器とを備え、被比較
入力信号としてブランキング信号のブランキング
期間内にクランプパルスを重畳した信号を前記入
力端子を介して前記２個の振幅比較器に共通に入
力するとともに、前記２個の振幅比較器からそれ
ぞれブランキングパルスおよびクランプパルスを
分離して出力することを特徴とする信号分離回
路。1. The first base is connected to each input terminal.
and a second transistor, and third and fourth transistors that are differentially connected to the first and second transistors and have different reference DC voltages input to their bases, respectively. Amplitude comparators, a signal obtained by superimposing a clamp pulse within a blanking period of a blanking signal as a compared input signal is commonly input to the two amplitude comparators via the input terminal, and A signal separation circuit that separates and outputs a blanking pulse and a clamp pulse from the two amplitude comparators.