JPS6386545A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS6386545A JPS6386545A JP23256386A JP23256386A JPS6386545A JP S6386545 A JPS6386545 A JP S6386545A JP 23256386 A JP23256386 A JP 23256386A JP 23256386 A JP23256386 A JP 23256386A JP S6386545 A JPS6386545 A JP S6386545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- psg
- wiring
- psg layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 10
- 239000005360 phosphosilicate glass Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000254032 Acrididae Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線基板の製造方法に係り、特に反応性イ
オンエツチングを111用したものに関−4゛る。。
オンエツチングを111用したものに関−4゛る。。
一般に、半導体等に利用される多層配線基板は第1Q図
に示す方法で製造されている。
に示す方法で製造されている。
即ち、基板10上に形成されたアルミ膜の第1配線層1
1の1−にP S G (Phospo 5ilica
te Glass−りん珪酸ガラス)層12を形成し、
続いてその上にアルミ膜の第2配線層13を形成する。
1の1−にP S G (Phospo 5ilica
te Glass−りん珪酸ガラス)層12を形成し、
続いてその上にアルミ膜の第2配線層13を形成する。
しかし乍ら、PSG層12は第1配線層11による凹凸
をさらに極端にした形状となるため、前記のようにPS
GM!12上に直接第2配線層13を形成すると、PS
G層12の凹部分では断線し易い状態となる。
をさらに極端にした形状となるため、前記のようにPS
GM!12上に直接第2配線層13を形成すると、PS
G層12の凹部分では断線し易い状態となる。
そこでPSG層12を平坦化するためエッチバック法が
実施されている。
実施されている。
即ち従来のエッヂバック法では第11図に示すように、
P S 0層12上にダミー層14を塗布し、PSG層
12とダミー層14とをエッチレートの等しい条件でエ
ツチングを行い表面の凹凸をなくし第12図に示すよう
に第2配線層13を形成している。
P S 0層12上にダミー層14を塗布し、PSG層
12とダミー層14とをエッチレートの等しい条件でエ
ツチングを行い表面の凹凸をなくし第12図に示すよう
に第2配線層13を形成している。
ところが、前記した従来のエッヂバック法では、第13
図に示すように、第1配線層11の膜厚上りPSG層1
2の膜厚が薄い部分があるとき(第1配線層11のスペ
ース幅が狭い場合におこる)では図中、■・K−Lの順
でエツチングが進行し、第14図に示すように、完全な
膜ができずに極端な凹凸を呈し、かえって第2配線層1
3か断線しやすくなるという問題がある。
図に示すように、第1配線層11の膜厚上りPSG層1
2の膜厚が薄い部分があるとき(第1配線層11のスペ
ース幅が狭い場合におこる)では図中、■・K−Lの順
でエツチングが進行し、第14図に示すように、完全な
膜ができずに極端な凹凸を呈し、かえって第2配線層1
3か断線しやすくなるという問題がある。
本発明は前記事項に鑑みてなされたしので、PSG層の
膜厚を均一化でき、この上に形成されろ配線層の断線を
防止でΔるとともに、絶縁特性か悪化することもないよ
うに1.た多層配線基板の製造方法とすることを技術的
課題とする。
膜厚を均一化でき、この上に形成されろ配線層の断線を
防止でΔるとともに、絶縁特性か悪化することもないよ
うに1.た多層配線基板の製造方法とすることを技術的
課題とする。
本発明は前記技術的課題を解決するために、以下のよう
な製法とした。
な製法とした。
即ち、基板It−に形成された第1配線層2の一11而
に280層3を形成する。
に280層3を形成する。
さらにこの280層3にレジスト4を塗布し、このレジ
スト4及びI) S G層3を反応性イオンエツチング
により選択比0.5〜08の条(Ilで蝕刻する。ここ
で、選択比とはP S GのエソチレーI・に対するレ
ジストのエッチレートである。
スト4及びI) S G層3を反応性イオンエツチング
により選択比0.5〜08の条(Ilで蝕刻する。ここ
で、選択比とはP S GのエソチレーI・に対するレ
ジストのエッチレートである。
前記工程の後、再びPSGを形成し、さらに第2配線屓
5を形成した。
5を形成した。
基板11−に形成された第1配線層2の上面に280層
3を形成する。
3を形成する。
次に、ごの280層3にレジスト4を塗布し、このレノ
スl−4及び280層3をイオンエツチング(Reac
tiveton Etching−RI E)により選
択比05〜08の条件で蝕刻すると、レジスト4が薄い
部分はあまり侵食されず、レジスト4が厚い部分は大き
く侵食される。
スl−4及び280層3をイオンエツチング(Reac
tiveton Etching−RI E)により選
択比05〜08の条件で蝕刻すると、レジスト4が薄い
部分はあまり侵食されず、レジスト4が厚い部分は大き
く侵食される。
したがって、エツチング後は280層3の山部分か除去
された形状となる。
された形状となる。
このようにPSG層3上の凹凸が緩和されるため、この
上に形成される第2配線層5は均一な厚さとなる。
上に形成される第2配線層5は均一な厚さとなる。
本発明の実施例を第1図ないし第9図に括づいて説明す
る。
る。
まず、第1図に示すように、基板1上に形成された第1
配線層2の上面に280層3を形成セろ。
配線層2の上面に280層3を形成セろ。
次に、第2図に示すように、この280層3にレジスト
4を塗布する。
4を塗布する。
さらに、第3図に示すように、このレジスト4及び28
0層3を反応性イオンエツチング(It e a c
tive Ion Etching−RTE)により選
択比05〜08の条件で蝕刻する。
0層3を反応性イオンエツチング(It e a c
tive Ion Etching−RTE)により選
択比05〜08の条件で蝕刻する。
ここで、レジスト4は280層3よりら蝕刻され易いた
め、レジスト4が薄い部分Aはあまり侵食されず、レジ
スト4が厚い部分Bは大きく侵食される。
め、レジスト4が薄い部分Aはあまり侵食されず、レジ
スト4が厚い部分Bは大きく侵食される。
したがって、エツチング後は第3図に示すように、28
0層3の山部分が除去された形状となる。
0層3の山部分が除去された形状となる。
このように凹凸が緩和された280層3−1−に第4図
に示す如<PSG113′を形成した後、第5図に示す
ように配線層を影成渠ろと均一・なりさの第2配線層5
となる。
に示す如<PSG113′を形成した後、第5図に示す
ように配線層を影成渠ろと均一・なりさの第2配線層5
となる。
第6図はP S G層3を平坦な部位に形成した場合の
層厚(横軸)と、段差間に形成した場合の層厚(縦軸)
とを比較したグラフである。
層厚(横軸)と、段差間に形成した場合の層厚(縦軸)
とを比較したグラフである。
以下、実験結果を第7図ないし第9図に示す写真に基づ
いて説明する。
いて説明する。
まず、エッチバック前のウェハ条件はAI −5i2%
(膜厚1.θμM)を■えTEによりエツチングする。
(膜厚1.θμM)を■えTEによりエツチングする。
この場合、ラインとスペースは夫々2.0μmである。
つぎに、PSGリン5mo1%を形成し、続いて、レジ
ストとして0FPR800−30CPを400Orpm
でコートしてベーキング工程を145° C,30分で
行う。
ストとして0FPR800−30CPを400Orpm
でコートしてベーキング工程を145° C,30分で
行う。
エッチバックは、出力300W l0Pa1(CF 4
十O,(25%添加))ガス雰囲気中で行い、その時間
は35m1n〜40m1n程度、PSGエツチングレー
トは800オングストロ一ム/分程度、対レジスト選択
比0.70程度である。その後2度目のPSGリン5m
o1%を形成する。
十O,(25%添加))ガス雰囲気中で行い、その時間
は35m1n〜40m1n程度、PSGエツチングレー
トは800オングストロ一ム/分程度、対レジスト選択
比0.70程度である。その後2度目のPSGリン5m
o1%を形成する。
LJ、 )、の条件により第7図ないし第9図に示す実
験結果を得た。第7図はエッチバック前、第8図は工J
千バッタ後、第9図は2度1]1のP S G ’I−
’ポ後の状態を示十断面図であり、第8図及び第9図て
はF’ S Gリン5 mo1%層の凹凸が少なくな−
・ていることか明らかである。
験結果を得た。第7図はエッチバック前、第8図は工J
千バッタ後、第9図は2度1]1のP S G ’I−
’ポ後の状態を示十断面図であり、第8図及び第9図て
はF’ S Gリン5 mo1%層の凹凸が少なくな−
・ていることか明らかである。
本発明によれば、P S 0層にレジストを塗布し、こ
のレジスト及びPSG層を反応性イオンエツチングによ
り蝕刻した後、第2配線層を形成i−だので、)) S
Gの膜厚を均一化でき、この上に形成される第2配線
層の模りをも均一化できる。。
のレジスト及びPSG層を反応性イオンエツチングによ
り蝕刻した後、第2配線層を形成i−だので、)) S
Gの膜厚を均一化でき、この上に形成される第2配線
層の模りをも均一化できる。。
このため第2配線層の断線を防止できるとともに、絶縁
特性をも改善で、きる。
特性をも改善で、きる。
第1図ないし第5図は本発明の実施例をボし、第1図な
い12第5図は製造過程を示す断面図、第6図はPSG
を形成された膜の状態を示すグラフ図、第7図ないし第
9図は実験結果を示す写真、第10図ないし第14図は
従来の製造方法による多層配線堰板を示4゛断面図であ
る。 l 爪板、 2・・第1配線層、3−
P S 0層、 4 レジスト、5 第2配
線層。 特許出願人 パイオニア株式会社パイオニ
アビデオ株式会社 第7図 第8図 第9図 第10図 第11図 第13図 第14図 11Q
い12第5図は製造過程を示す断面図、第6図はPSG
を形成された膜の状態を示すグラフ図、第7図ないし第
9図は実験結果を示す写真、第10図ないし第14図は
従来の製造方法による多層配線堰板を示4゛断面図であ
る。 l 爪板、 2・・第1配線層、3−
P S 0層、 4 レジスト、5 第2配
線層。 特許出願人 パイオニア株式会社パイオニ
アビデオ株式会社 第7図 第8図 第9図 第10図 第11図 第13図 第14図 11Q
Claims (1)
- (1)基板上に形成された第1配線層の上面にPSG層
を形成し、さらにこのPSG層にレジストを塗布し、こ
のレジスト及びPSG層を反応性イオンエッチングによ
り選択比0.5〜0.8の条件で蝕刻した後、第2配線
層を形成したことを特徴とする多層配線基板の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23256386A JPS6386545A (ja) | 1986-09-30 | 1986-09-30 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23256386A JPS6386545A (ja) | 1986-09-30 | 1986-09-30 | 多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6386545A true JPS6386545A (ja) | 1988-04-16 |
Family
ID=16941295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23256386A Pending JPS6386545A (ja) | 1986-09-30 | 1986-09-30 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6386545A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5169801A (en) * | 1989-06-30 | 1992-12-08 | Nec Corporation | Method for fabricating a semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167353A (ja) * | 1984-02-09 | 1985-08-30 | Sumitomo Electric Ind Ltd | 多層配線構造の形成方法 |
-
1986
- 1986-09-30 JP JP23256386A patent/JPS6386545A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167353A (ja) * | 1984-02-09 | 1985-08-30 | Sumitomo Electric Ind Ltd | 多層配線構造の形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5169801A (en) * | 1989-06-30 | 1992-12-08 | Nec Corporation | Method for fabricating a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01185947A (ja) | 半導体装置製造方法 | |
JPS6386545A (ja) | 多層配線基板の製造方法 | |
JPH0313744B2 (ja) | ||
JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH01248537A (ja) | 半導体集積回路 | |
JPH0265256A (ja) | 半導体装置の製造方法 | |
JPS63161645A (ja) | 半導体装置の製造方法 | |
JPH0587973B2 (ja) | ||
JPS6242434A (ja) | 半導体装置の製造方法 | |
JPH0766178A (ja) | 半導体装置の製造方法 | |
JP2536473B2 (ja) | 半導体装置の製造方法 | |
JPH01111353A (ja) | 半導体集積回路の製造方法 | |
JPS62296443A (ja) | 半導体装置及びその製造方法 | |
JPS61206242A (ja) | 半導体装置の製造方法 | |
JPS6167934A (ja) | 溝埋込分離の形成方法 | |
JPS6155943A (ja) | 半導体装置の製造方法 | |
JPH03212958A (ja) | 半導体装置の製造方法 | |
JPH06333923A (ja) | 半導体装置およびその製造方法 | |
JPH0432232A (ja) | 半導体装置の製造方法 | |
JPS61144849A (ja) | 半導体装置の製造方法 | |
JPH01230254A (ja) | 平坦化方法 | |
JPH0214525A (ja) | 半導体集積回路の製造方法 | |
JPH01111336A (ja) | 半導体装置の製造方法 | |
JPS6132554A (ja) | 多層配線構造の形成方法 | |
JPS6132555A (ja) | 多層配線構造の形成方法 |