JPS6385368A - Full-wave rectifier circuit - Google Patents

Abstract

PURPOSE:To support the formation of an integrated circuit and to perform full-wave rectification down to low frequency, by performing full-wave rectification by the limiter action of a current mirror circuit and stabilizing the DC operation position of input by an amplifying means. CONSTITUTION:A full-wave rectifying part is constituted of transistors TrQ1, Q2, Q3 and an amplifier A is subjected to feedback control so that the emitter current of TrQ1 or the collector current of TrQ2 becomes equal to an input current Iin. When input voltage Vin is positive, the input current Iin flows to TrQ2 and the current equal thereto is obtained from TrQ3 of a current mirror circuit CM. In this case, TrQ1 is already in a cut-off state. When the input voltage Vin is negative, the input current Iin flows to the emitter of TrQ1 and the current equal to the input current Iin is obtained from the collector of TrQ1. In this case, TrQ2, Q3 are in a cut-off state. Therefore, the current Iout proportional to the absolute value of the input voltage Vin is obtained as output.

Description

【発明の詳細な説明】 ［発明の１］的］ （産業上の利用分野） この発明は、例えば交流信号等の振幅検出、丈効値計算
等に適用できる全波整流回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Objective of the Invention 1] (Industrial Application Field) The present invention relates to a full-wave rectifier circuit that can be applied to, for example, amplitude detection of alternating current signals, strength value calculation, etc.

（従来の技術） 一般に、整流回路はダイオードの整流特性を利用してい
る。このため、集積回路化が困難なものである。(Prior Art) Generally, rectifier circuits utilize the rectification characteristics of diodes. Therefore, it is difficult to integrate it into an integrated circuit.

そこで、特願昭５６−１１１０７６号（特開昭５８−１
５４７１号）の第１０図に開示するような整流回路が開
発されている。この回路は、同一種類のトランジスタに
よって構成されているため、集積回路化に適しているが
、入力の直流動作点が浮いているため、低周波までの全
波整流が難しいものである。Therefore, Japanese Patent Application No. 56-111076 (Japanese Unexamined Patent Publication No. 58-1
A rectifier circuit as disclosed in FIG. 10 of No. 5471) has been developed. This circuit is made up of transistors of the same type, making it suitable for integration into an integrated circuit, but since the input DC operating point is floating, full-wave rectification down to low frequencies is difficult.

（発明が解決しようとする問題点） この発明は、整流回路の集積回路化および入力動作点の
変動に係わる問題を解決するものであり、その目的とす
るところは、集積回路化に適し、低周波まで全波整流を
行うことが可能な全波整流回路を提供しようとするもの
である。(Problems to be Solved by the Invention) This invention solves problems related to the integration of rectifier circuits and fluctuations in the input operating point. The present invention aims to provide a full-wave rectifier circuit capable of performing full-wave rectification up to the frequency of the present invention.

［発明の構成］ （問題点を解決するための手段） この発明は、ベースに所定のバイアス電圧が供給された
第１のトランジスタのエミッタと第２のトランジスタの
コレクタとの接続部である整流入力部と、前記第２のト
ランジスタのエミッタと第２のトランジスタとカレント
ミラー回路を構成する第３のトランジスタのエミッタと
の接続部である制御部と、前記第３のトランジスタのコ
レクタと前記第１のトランジスタのコレクタとの接続部
で全波整流を出力する出力部と、入力電圧を入力電流に
変換し前記４ｉ流入力部に供給する変換手段と、前記整
流入力部に前記入力電流に比例する電流が流れるように
前記制御部を駆動する増幅手段とから構成とされている
。[Structure of the Invention] (Means for Solving the Problems) This invention provides a rectifier input that is a connection between the emitter of a first transistor and the collector of a second transistor, the base of which is supplied with a predetermined bias voltage. a control section which is a connecting section between the emitter of the second transistor, the second transistor and the emitter of a third transistor constituting a current mirror circuit; a collector of the third transistor and the first transistor; an output section that outputs full-wave rectification at a connection point with the collector of the transistor; a conversion means that converts the input voltage into an input current and supplies it to the 4i current input section; and a current proportional to the input current that flows into the rectification input section. and an amplifying means for driving the control section so that the flow of the control section.

（作用） この発明は、第１のトランジスタと、第２、第３のトラ
ンジスタからなるカレントミラー回路のリミッタ作用に
よって、全波整流を行い、増幅手段により入力の直流動
作点の安定化を図っている。(Function) This invention performs full-wave rectification by the limiter action of a current mirror circuit consisting of a first transistor, a second transistor, and a third transistor, and stabilizes the input DC operating point by an amplifying means. There is.

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第１図は、全波整流回路の原理を示すものである。入力
電流１１には、抵抗Ｒ１の一端が接続され、この抵抗Ｒ
１の他端は、非反転入力端が接地された演算増幅器Ａの
反転入力端に接続されている。この演算増幅器Ａの出力
端と、電源＋Ｖとの間には、電流？ｆｉ、Ｉ　Ｂｓダイ
オード接続されたトランジスタＱ４　、Ｑｓが順次接続
されている。この電流源ＩＢとトランジスタＱ４の接続
部には第１のトランジスタとしてのトランジスタＱ１の
ベースが接続されている。このトランジスタＱ１のコレ
クタは、出力電流１２に接続され、エミッタは、前記抵
抗Ｒ１の他端に接続されるとともに、カレントミラー回
路ＣＭを構成する第２のトランジスタとしてのトランジ
スタＱ２のコレクタおよびベース、第３のトランジスタ
としてのトランジスタＱ３のベースに接続されている。FIG. 1 shows the principle of a full-wave rectifier circuit. One end of a resistor R1 is connected to the input current 11, and this resistor R
The other end of 1 is connected to the inverting input terminal of an operational amplifier A whose non-inverting input terminal is grounded. Is there a current between the output terminal of this operational amplifier A and the power supply +V? fi, I Bs diode-connected transistors Q4 and Qs are connected in sequence. The base of a transistor Q1 serving as a first transistor is connected to the connection between the current source IB and the transistor Q4. The collector of this transistor Q1 is connected to the output current 12, and the emitter is connected to the other end of the resistor R1. It is connected to the base of transistor Q3 as the transistor of No. 3.

、これらトランジスタＱ２、Ｑａのエミッタは前記演算
増幅器Ａの出力端に接続され、トランジスタＱ３のコレ
クタは前記出力電流１２に接続されている。, the emitters of these transistors Q2 and Qa are connected to the output terminal of the operational amplifier A, and the collector of the transistor Q3 is connected to the output current 12.

上記構成において、全波整流部（出力部）は、ＮＰＮト
ランジスタＱ１、Ｑ２、Ｑａによって構成されている。In the above configuration, the full-wave rectifier section (output section) is composed of NPN transistors Q1, Q2, and Qa.

また、電流源ＩＢとトランジスタＱ４、Ｑｓはトランジ
スタＱ１のベースバイアス供給用であり、抵抗Ｒ１は、
入力電圧Ｖｌｎを電流１ｎ １１ｎ　＝ＶＩｎ　／　ｌ？ｔ　　　　−（１）に変換
するものである。演算増幅器Ａは、トランジスタＱ１の
エミッタ電流、またはＱ２のコレクタ電流がｆｉｎに等
しくなるように帰還制御する。In addition, current source IB and transistors Q4 and Qs are for supplying base bias of transistor Q1, and resistor R1 is
Input voltage Vln and current 1n 11n = VIn / l? t - (1). The operational amplifier A performs feedback control so that the emitter current of the transistor Q1 or the collector current of the transistor Q2 becomes equal to fin.

但し、演算増幅器Ａの入力オフセット電圧は、Ｖｌｎに
比べて十分に小さいものとする。However, it is assumed that the input offset voltage of operational amplifier A is sufficiently smaller than Vln.

入力電圧Ｖｌｎが正の時（Ｖｉｎ＞　ｏ）、入力電流ｔ
ｉｎはトランジスタＱ２に流れ、それと等しい電流がカ
レントミラー回路ＣＭのトランジスタＱ３から得られる
。この場合、トランジスタＱ１は、カットオフ状態とな
っている。When the input voltage Vln is positive (Vin > o), the input current t
in flows through the transistor Q2, and a current equal to it is obtained from the transistor Q3 of the current mirror circuit CM. In this case, transistor Q1 is in a cutoff state.

入力電圧が負の時（Ｖｌｎ＜　０）、入力電流ｆｉｎは
トランジスタＱ１のエミッタを流れ、コレクタから入力
電流１１ｎに等しい電流が得られる。この場合、トラン
ジスタＱ２、Ｑａは、カットオフとなっている。したが
って、 ｏｕｔ　−１１１ｎ　ｌ　　　　−（２）＝Ｎ１１ｎｌ
／Ｉ？、 となり、入力電圧Ｖｉｎの絶対値に比例する電流１ｏｕ
ｔが出力として得られる。When the input voltage is negative (Vln<0), the input current fin flows through the emitter of the transistor Q1, and a current equal to the input current 11n is obtained from the collector. In this case, transistors Q2 and Qa are cut off. Therefore, out −111n l −(2)=N11nl
/I? , and the current 1ou is proportional to the absolute value of the input voltage Vin.
t is obtained as output.

ところで、トランジスタＱ１〜Ｑ５のベース、エミッタ
間電圧をＶＢＥ１〜ＶＢＥ５とすると、トランジスタＱ
ｓ　、Ｑ２　、Ｑ４　、Ｑｓの間には次の関係が成立す
る。By the way, if the voltage between the base and emitter of transistors Q1 to Q5 is VBE1 to VBE5, then transistor Q
The following relationship holds true between s, Q2, Q4, and Qs.

ＶＢＥ＋＋ＶＢＥ２ ＝ＶＢＥ４＋ＶＢＥ５ ・・・（ａ） 各トランジスタのコレクタ電流は、 Ｑａ：ｌ８ｔ Ｑ２　　：　Ｉｃ１　＋１１ｎ Ｑａ　、Ｑｓ　　：　　ＩＢ であるから、次式が成立する。VBE++VBE2 =VBE4+VBE5 ...(a) The collector current of each transistor is Qa:l8t Q2: Ic1 +11n Qa, Qs: IB Therefore, the following formula holds true.

ＶＴ　　ｌ　　ｎ　ｌｅｔ　　／　　Ｉｓ＋　ＶＴ　ｌ
　ｎ　（ｌｅｔ　＋Ｉｉｎ　）　／　ｌ５＝２Ｖｒ　　
１　　ｎ　　ｆｓ　　／　　Ｉｓ・・・（ｂ） ココテ、ｖＴ：熱電圧（２５℃におイテ２６Ｉｌｌｖ）
、Ｉｓ：逆バイアス飽和電流である。上式からｌｃｌ　
　（ｌｃｌ　＋ＩＩｎ　）　−Ｉｓ　２となり、トラン
ジスタＱ１のコレクタ電流ｌｃｌが求まる。VT l n let / Is+ VT l
n (let +Iin) / l5=2Vr
1 n fs / Is... (b) Cocote, vT: Thermovoltage (26Illv at 25℃)
, Is: reverse bias saturation current. From the above formula, lcl
(lcl +IIn) -Is 2, and the collector current lcl of the transistor Q1 is found.

Ｉｃ１　＝−１１ｎ±ｕ石ＩＢ’／２ ・・・（ｅ） トランジスタＱ３のコレクタ電流ｌｃ３は、Ｉｃ３−１
１ｎ　＋　Ｉｃｌ−（ｄ） である。出力電流１ｏｕｔは １ｏｕｔ　−１ｃ１＋　Ｉｃ３・・・（０）である。ｌ
ｃｌ≧Ｏであるから、（Ｃ）式の成分のうち正の部分を
取り、（Ｃ）〜（Ｃ）式から出力電流１ｏｕｔを求める
と、 バイアス電流ＩＢがほぼ０に等しい場合、上式は、１ｏ
ｕｔ＝　　ｌ　　ｆｉｎ　　ｌ　　　　　　　　　　　
　・＝　（２）となる。つまり、出力電流１ｏｕｔは、
前述したように入力電流１１１１の絶対値となっている
。第２図（ａ）はその関係を示すものである。また、同
図（ｂ）（ｃ）はそれぞれ演算増幅器Ａの仮想接地の仮
定を使用して、第１図に示す全波整流回路の半サイクル
等価回路を示したものである。Ic1 = -11n±u stone IB'/2 (e) The collector current lc3 of the transistor Q3 is Ic3-1
1n + Icl-(d). The output current 1out is 1out-1c1+Ic3...(0). l
Since cl≧O, take the positive part of the components of equation (C) and find the output current 1out from equations (C) to (C). If the bias current IB is approximately equal to 0, the above equation becomes , 1o
ut= l fin l
・= (2). In other words, the output current 1out is
As described above, it is the absolute value of the input current 1111. FIG. 2(a) shows this relationship. 1(b) and 1(c) respectively show half-cycle equivalent circuits of the full-wave rectifier circuit shown in FIG. 1, using the assumption that operational amplifier A is virtually grounded.

上記実施例によれば、第１、第２、第３のトランジスタ
からなる全波整流部をＮＰＮトランジスタのみで構成す
ることができるものである。したがって、全波整流部の
集積回路化が容易なものである。According to the above embodiment, the full-wave rectifier including the first, second, and third transistors can be configured only with NPN transistors. Therefore, the full-wave rectifier can be easily integrated into an integrated circuit.

また、演算増幅器Ａによって、トランジスタＱ１のエミ
ッタ（整流入力部）にｌｉｎに比例した電流が流れるよ
う、カレントミラー回路を構成するトランジスタＱ２　
、Ｑ３のエミッタを制御することにより、０　（ｖ）中
心の信号を扱えることができるため、低周波まで、全波
整流を行うことが可能である。In addition, the operational amplifier A causes the transistor Q2, which forms a current mirror circuit, to flow through the emitter (rectification input section) of the transistor Q1 in proportion to lin.
By controlling the emitters of , Q3, it is possible to handle a signal centered at 0 (v), so it is possible to perform full-wave rectification down to low frequencies.

次に、この発明の他の実施例について説明する。Next, other embodiments of the invention will be described.

尚、第１図と同一部分には同一符号を付す。Note that the same parts as in FIG. 1 are given the same reference numerals.

第３図は、トランジスタＱｌ　、Ｑ３のコレクタにカレ
ントミラー回路ＣＭ、を構成するトランジスタＱ６のコ
レクタ、ベース、およびトランジスタＱ７のベースが接
続されている。これらトランジスタＱａ　、Ｑ７のエミ
ッタはそれぞれ電源＋Ｖに接続され、トランジスタＱ７
のコレクタは、出力電流１２に接続されている。この出
力電流１２と接地間には負荷ＲＬが接続されている。In FIG. 3, the collector and base of a transistor Q6 and the base of a transistor Q7 constituting a current mirror circuit CM are connected to the collectors of transistors Ql and Q3. The emitters of these transistors Qa and Q7 are connected to the power supply +V, respectively, and the transistor Q7
The collector of is connected to the output current 12. A load RL is connected between this output current 12 and ground.

前述した第１図に示す回路の場合、負荷ＲＬをトランジ
スタＱ１のコレクタに接続すると、出力電圧Ｖｏｕｔは
、負極性となる。In the case of the circuit shown in FIG. 1 described above, when the load RL is connected to the collector of the transistor Q1, the output voltage Vout becomes negative in polarity.

Ｖｏｕｔ＝　Ｖｅｃ　−ＲＬｌｏｕｔ −Ｖｃｃ　−ＲＬ　Ｉ　Ｖｉｎ　　ｌ　／　Ｉ？１・・
・（３） 出力電圧Ｖｏｕｔは、入力電圧の絶対値１Ｖｉｎｌに負
号を付けたものに比例する。Vout=Vec -RLlout -Vcc -RL I Vin l / I? 1...
-(3) The output voltage Vout is proportional to the absolute value of the input voltage 1Vinl with a negative sign.

これに対して、第３図に示す如く、トランジスタＱＩ％
Ｑ３のコレクタにカレントミラー回路ＣＭ１を介して負
荷ＲＬを接続することにより、出力電圧Ｖｏｕｔ　’は
１Ｖｉｎｌに比例することになる。On the other hand, as shown in FIG.
By connecting the load RL to the collector of Q3 via the current mirror circuit CM1, the output voltage Vout' becomes proportional to 1 Vinl.

Ｖｏｕｔ’　＝　ＲＬ　１ｏｕｔ’ ＝　Ｉ？ＬＩ　Ｖｉｎ　　ｌ　／　ｌ？１、・（４）次
に、第１図に示す回路のバイアス成分を補正した実施例
について説明する。ｍ１図、第３図と同一部分には同一
符号を付す。Vout' = RL 1out' = I? LI Vin l/l? 1, (4) Next, an example will be described in which the bias component of the circuit shown in FIG. 1 is corrected. The same parts as in Figure m1 and Figure 3 are given the same reference numerals.

第４図において、トランジスタＱ１のベースには、トラ
ンジスタＱ８のベースが接続されている。In FIG. 4, the base of transistor Q8 is connected to the base of transistor Q1.

このトランジスタＱ８のコレクタはトランジスタＱ７の
コレクタに接続され、エミッタはカレントミラー回路Ｃ
Ｍ２を構成するトランジスタＱａのコレクタ、ベース、
およびトランジスタＱＩＯのベースに接続されている。The collector of this transistor Q8 is connected to the collector of the transistor Q7, and the emitter is connected to the current mirror circuit C.
The collector and base of the transistor Qa constituting M2,
and connected to the base of transistor QIO.

これらトランジスタＱ９、Ｑｌｏのエミッタは、演算増
幅器Ａの出力端に接続されている。また、前記トランジ
スタＱ７のコレクタ、トランジスタＱ８のエミッタには
、それぞれトランジスタＱｌｌのベース、エミッタが接
続されている。このトランジスタＱ＋＋のコレクタは出
力電流１２に接続されている。The emitters of these transistors Q9 and Qlo are connected to the output terminal of operational amplifier A. Further, the base and emitter of a transistor Qll are connected to the collector of the transistor Q7 and the emitter of the transistor Q8, respectively. The collector of this transistor Q++ is connected to the output current 12.

前述した第１図に示す回路では、無人カ時（Ｖｉｎ−〇
）にも出力電流（ｌｏｕｔ）にバイアス電流の２倍の値
（２１ｓ）が現われて、これが誤差成分となる。In the circuit shown in FIG. 1 described above, even when the circuit is unattended (Vin-0), a value twice the bias current (21s) appears in the output current (lout), and this becomes an error component.

ＩＢを十分小さい値に設計しておけば、この誤差項は無
視し得るが、完全には補正できない。If IB is designed to a sufficiently small value, this error term can be ignored, but it cannot be completely corrected.

一方、第４図に示す回路では、Ｖｌｎ−０の時には、ト
ランジスタＱ７に２１Ｂのバイアス電流成分が流れるが
、トランジスタＱａ　、Ｑｅの各コレクタにはＩＢの成
分が流れ、それを吸収する結果となり、トランジスタＱ
１１のコレクタからはＩＢの成分が消える。On the other hand, in the circuit shown in FIG. 4, when Vln-0, a bias current component of 21B flows through the transistor Q7, but a component of IB flows through the collectors of the transistors Qa and Qe, which is absorbed. transistor Q
The IB component disappears from the collector No. 11.

１ｏｕｔ　”　＝ロ　　　　　（Ｖｉｎ　　＝０）入力
電流がＶｌｎ　＞０　、Ｖｉ＋１＜ｏの場合、出力電流
１ｏｕｔ−は（２）式と同様となる。1out''=Lo (Vin=0) When the input current is Vln>0 and Vi+1<o, the output current 1out- is similar to equation (2).

尚、第５図、第６図は、それぞれ第４図に示す回路の具
体的な構成を示すものであり、第５図は、演算増幅器Ａ
の入力段をＰＮＰ　ｌ−ランジスタによって構成した場
合を示し、第６図は演算増幅器Ａの人力段をＮＰＮ　ト
ランジスタによって構成した場合を示している。5 and 6 respectively show the specific configuration of the circuit shown in FIG. 4, and FIG. 5 shows the operational amplifier A.
6 shows a case where the input stage of the operational amplifier A is constructed from a PNP l-transistor, and FIG. 6 shows a case where the human power stage of the operational amplifier A is constructed from an NPN transistor.

尚、この発明は上記実施例に限定されるものではなく、
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。Note that this invention is not limited to the above embodiments,
Of course, various modifications can be made without departing from the gist of the invention.

［発明の効果］ 以上、詳述したようにこの発明によれば、第１のトラン
ジスタと、第２、第３のトランジスタからなるカレント
ミラー回路のリミッタ作用によって、余波整流を行い、
増幅手段により入力の直流動作点の安定化を図により、
集積回路化に適し、低周波まで全波整流を行うことが可
能な全波整流回路を提供できる。[Effects of the Invention] As described above in detail, according to the present invention, the aftereffect rectification is performed by the limiter action of the current mirror circuit consisting of the first transistor and the second and third transistors.
The figure shows how the input DC operating point is stabilized by the amplifying means.
It is possible to provide a full-wave rectifier circuit that is suitable for integration into an integrated circuit and can perform full-wave rectification down to low frequencies.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図の動作を説明するために示すものであり、同図
（ａ）は特性図、同図（ｂ）、同図（ｃ）はそれぞれ等
価回路図、第３図乃至第６図はそれぞれこの発明の他の
実施例を示す回路構成図である。 １１・・・入力電流、１２・・・出力電流、Ｑ１〜Ｑ３
・・・第１〜第３のトランジスタ、Ｒ８・・・抵抗、Ａ
・・・演算増幅器。 第１図 （ａ） Ｖｉｎ　＜　ＯＶｉｎ　＞Ｑ （ｂ）　　　　　　　　　　　　（ｃ）第２図FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention, FIG. 2 is shown to explain the operation of FIG. 1, FIG. 1(a) is a characteristic diagram, FIG. FIG. 3(c) is an equivalent circuit diagram, and FIGS. 3 to 6 are circuit configuration diagrams showing other embodiments of the present invention. 11...Input current, 12...Output current, Q1 to Q3
...first to third transistors, R8...resistance, A
...Operation amplifier. Figure 1 (a) Vin < OVin >Q (b) (c) Figure 2

Claims (1)

【特許請求の範囲】[Claims] ベースに所定のバイアス電圧が供給された第１のトラン
ジスタのエミッタと第２のトランジスタのコレクタとの
接続部である整流入力部と、前記第２のトランジスタの
エミッタと第２のトランジスタとカレントミラー回路を
構成する第３のトランジスタのエミッタとの接続部であ
る制御部と、前記第３のトランジスタのコレクタと前記
第１のトランジスタのコレクタとの接続部で全波整流を
出力する出力部と、入力電圧を入力電流に変換し前記整
流入力部に供給する変換手段と、前記整流入力部に前記
入力電流に比例する電流が流れるように前記制御部を駆
動する増幅手段とを具備したことを特徴とする全波整流
回路。a rectifier input section which is a connection section between the emitter of the first transistor and the collector of the second transistor, the base of which is supplied with a predetermined bias voltage, the emitter of the second transistor, the second transistor, and a current mirror circuit; a control section that is a connection section with the emitter of a third transistor constituting the circuit; an output section that outputs full-wave rectification at a connection section between the collector of the third transistor and the collector of the first transistor; The present invention is characterized by comprising a conversion means for converting a voltage into an input current and supplying it to the rectification input section, and an amplification means for driving the control section so that a current proportional to the input current flows through the rectification input section. full wave rectifier circuit.