JPS638445B2 - - Google Patents
Info
- Publication number
- JPS638445B2 JPS638445B2 JP54071576A JP7157679A JPS638445B2 JP S638445 B2 JPS638445 B2 JP S638445B2 JP 54071576 A JP54071576 A JP 54071576A JP 7157679 A JP7157679 A JP 7157679A JP S638445 B2 JPS638445 B2 JP S638445B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- output
- oscillator
- frequency
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 57
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000035559 beat frequency Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001923 silver oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明はマルチプレクス駆動方式により表示を
行なう液晶表示装置の温度補償に関するものであ
り、より広い温度範囲での使用に耐える液晶表示
装置を提供することを目的とする。
液晶表示装置は低消費電力である等の理由によ
り現在、多くの電卓、時計等に用いられている。
ところが、これらの携帯機器の多機能化、複合化
により液晶表示装置にも多様でかつ大量の情報を
表示できることが望まれている。特に、近年の電
子技術の進歩による超LSIの出現は、回路的に多
機能化を可能にすることにより該要請を一層強め
ている。液晶マトリクス表示装置は該要請を満た
すものの1つであるが、構造上、画素の各々にト
ランジスターを作つたりする以外はスタテイツク
駆動が行ないにくく、通常はマルチプレクス駆動
で表示を行なう。このため、種々の欠点が生ずる
(以下の議論はコントラストが液晶に加わる実効
電圧で決められる型の液晶表示装置にあてはまる
が、本出願では、代表的なツイスト・ネマチツク
型の液晶表示装置について説明する。)。即ちマル
チプレクス駆動では、表示が「OFF」の状態で
もある実効電圧EOFFが液晶に印加されているの
で、ハーフトーンの問題が生ずる。いわゆる電圧
平均化法を用いたマルチプレクス駆動を行なう時
表示が「ON」と「OFF」の状態の実効電圧を各
各EON,EOFFとすれば、
The present invention relates to temperature compensation for a liquid crystal display device that performs display using a multiplex drive method, and an object of the present invention is to provide a liquid crystal display device that can be used in a wider temperature range. Liquid crystal display devices are currently used in many calculators, watches, etc. due to their low power consumption.
However, as these portable devices become more multi-functional and complex, it is desired that liquid crystal display devices be able to display a large amount of diverse information. In particular, the emergence of super LSIs due to recent advances in electronic technology has further strengthened this demand by making it possible to provide multifunctional circuits. A liquid crystal matrix display device is one device that satisfies this requirement, but due to its structure, it is difficult to perform static driving other than creating a transistor in each pixel, and display is usually performed by multiplex driving. For this reason, various drawbacks arise (the following discussion applies to a type of liquid crystal display device in which the contrast is determined by the effective voltage applied to the liquid crystal, but in this application, a typical twisted nematic type liquid crystal display device will be explained). ). That is, in multiplex driving, since the effective voltage E OFF , which is also in the "OFF" state of the display, is applied to the liquid crystal, a halftone problem occurs. When performing multiplex drive using the so-called voltage averaging method, if the effective voltages when the display is "ON" and "OFF" are each E ON and E OFF ,
【式】【formula】
【式】と表わされ
る。ここで、Vpは液晶に加わるピークの電圧、
aは走査電極が非選択状態の時、液晶に加わる電
圧とピーク電圧Vpの比でバイアス比と呼ぶ。N
はマルチプレクス駆動の桁数で逆数1/Nがデユ
ーテイ比である。EONとEOFFの比EON/EOFF=αは
動作マージンと呼ばれ、表示の品質を左右する重
要な因子である。It is expressed as [Formula]. Here, Vp is the peak voltage applied to the liquid crystal,
a is the ratio between the voltage applied to the liquid crystal and the peak voltage Vp when the scanning electrode is in a non-selected state, and is called the bias ratio. N
is the number of digits of multiplex drive, and the reciprocal 1/N is the duty ratio. The ratio of E ON to E OFF , E ON /E OFF = α, is called the operating margin and is an important factor that affects display quality.
【式】
と表わされるから桁数Nが大きくなるとαは1に
漸近する。第1図は、TN型液晶セルの光透過率
の実効電圧特性であり、曲線aは光がセルに90゜
の角度で入射する時、曲線bは光がセル40゜の角
度で入射する時の特性である。曲線aにおいて、
実効電圧が0の時の光透過率I0と実効電圧が増大
して飽和した時の光透過率Isaの差の10%の光透
過率を与える実効電圧を90°入射時のスレシーホ
ールド電圧Vth90゜と呼び、これと同じ透過率を
曲線bに於いて与える実効電圧を40゜入射時のス
レシーホールド電圧Vth40゜と呼ぶ。また、曲線
aでIsa−I0の90%の光透過率を与える実効電圧
を飽和電圧Vsaと呼ぶ。一般にVth40゜のほうが
Vth90゜よりも低い。従つて、広い視角内で、高
コントラストの表示を得るためには、EON>Vsa、
EOFF<Vth40゜という条件が必要となる。ところ
が、前述のごとく、マルチプレクス駆動の桁数が
高くなると動作マージンαが下がりEON<Vsaと
なつて「ON」時のコントラストが低下したり、
EOFF<Vth40゜となつて低視角では、ハーフトーン
が見えてくる。特に、ハーフトーンは非常に外観
をそこなうのでEOFF=Vth40゜としハーフトーンを
抑えて駆動を行なえば多少「ON」のコントラス
トは低下するものの表示に使える。ところが液晶
のVth40゜、Vsaは温度により変化する。即ち、第
2図のごとく温度上昇に伴ないVth40゜(曲線c)、
Vsa(曲線d)ともに単調減少する。例えば、常
温でVth40ば=EOFFとすると高温側では、EOFF>
Vth40゜となりハーフトーンが表われる。また、
低温側では、コントラストが低下する。このよう
な液晶の温度特性はマルチプレクサの桁数が小さ
い時にはEOFF<Vth40゜、EON>Vsaの条件に対す
る余裕が大きいために、影響はないが、桁数が大
きくなると温度補償が必要となつてくる。本発明
はかかる問題を解決し、広い温度領域で高品質の
表示が可能な液晶表示装置を提供することを目的
としている。
温度補償は、温度センサーからの出力により駆
動の実効電圧を制御することにより達成される。
実効電圧を変化させるには、前述の式のパラメー
ターを変化させて行なうが、バイアス比aやマル
チプレクス駆動の桁数Nを変化させることは動作
マージンαの変化を伴ない表示のコントラストが
大きく変わる結果となり好ましくない。前述のα
の式にはVpが含まれていないことから、Vpを変
化させてもαは変化しないので、表示のコントラ
ストが大巾に変わることはない。ところが、腕時
計等のような低消費電力携帯機器においては、
Vpを細かく変化させることは非常に難しい。一
般に、腕時計では酸化銀電池の約1.5Vを電源と
して用い、より高い電圧が必要な際には、昇圧回
路によつて昇圧し用いている。従つて、1.5Vの
整数倍の電圧は比較的容易に、低電力損失で作る
ことができるが、中間の電圧を作り細かく変化さ
せることは非常に困難である。第3図はポジスタ
ーを用いたVp可変回路の図であり、電池1、ボ
ジスター2、固定抵抗3、液晶駆動回路4から構
成されている。電池1の端子電圧Eは、ポジスタ
2の抵抗値Rpと固定抵抗3の抵抗値Rで分圧さ
れ、V=R/R+RpEが出力として液晶駆動回路4
に供給される。ここで、電池1の内部抵抗r0
とし、液晶駆動回路4の入力インピーダンス
(rin)は無限大と考えた。従つて、Rpの温度特
性が適当なポジスタを選べば、温度補償を行なう
ことができるが、この時、2と3で消費される電
力はE2/R+Rtとなり、Eを数ボルト、R+Rt
を数KΩとすれば数ミリワツトの電力を消費して
しまう。また、ポジスタ2の温度特性のバラツキ
を少なくすることが量産時に問題になつてくると
思われる。このような理由からVpの制御により
実効値の変化させる方式は腕時計に用いるのは困
難である。そこで、本発明では、駆動のデユーテ
イを変化させることにより、実効電圧を変化する
方式を用いる。即ち、走査電極の各選択期間の一
部を全部の走査、信号電極とも同一の電位とし
て、液晶に電圧が加わらないようにし、全非選択
の期間を長くしたり短くしたりして実効電圧を変
える。一般には、駆動デユーテイというと1フレ
ーム周期における1走査電極の選択期間の比を指
す、即ち、マルチプレクス駆動の桁数Nの逆数の
ことを言うが本出願では以下、駆動デユーテイと
は、上記の意味で使うこととする。第4−a〜f
図は、8桁マルチプレクス駆動、1/4バイアス、
Vp=6Vの時の走査電極、信号電極及び、液晶駆
動波形の例である。第4−a〜c図は、温度補償
をしない時の走査波形(第4−a図)、信号波形
(第4−b図)、液晶駆動波形(第4−c図)であ
り、第4−d〜f図は、温度補償で実効値を下げ
た時の走査波形(第4−d図)、信号波形(第4
−e図)、液晶駆動波形(第4−f図)である。
液晶に電圧を印加しない全非選択の期間の各電極
の電位は、どの電位でも良いがここでは0Vとし
ている。一走査期間に対する全非選択の期間の割
合をηとすれば、この時の実効電圧EON,EOFFは、
Since it is expressed as [Formula], as the number of digits N increases, α asymptotically approaches 1. Figure 1 shows the effective voltage characteristics of the light transmittance of a TN liquid crystal cell, where curve a is when light is incident on the cell at an angle of 90°, and curve b is when light is incident on the cell at an angle of 40°. It is a characteristic of In curve a,
The effective voltage that gives a light transmittance of 10% of the difference between the light transmittance Isa when the effective voltage is 0 and the light transmittance Isa when the effective voltage increases and becomes saturated is the threshold voltage at 90° incidence. It is called Vth90°, and the effective voltage that gives the same transmittance on curve b is called the threshold voltage Vth40° at 40° incidence. Further, the effective voltage that gives a light transmittance of 90% of Isa-I 0 on curve a is called the saturation voltage Vsa. Generally, Vth40° is better
Lower than Vth90°. Therefore, in order to obtain a high contrast display within a wide viewing angle, E ON > Vsa,
The condition of E OFF <Vth40° is required. However, as mentioned above, as the number of digits in multiplex drive increases, the operating margin α decreases, E ON < Vsa, and the contrast when "ON" decreases.
At low viewing angles when E OFF <Vth40°, halftones become visible. In particular, since halftones greatly impair the appearance, if you set E OFF = Vth 40° and drive while suppressing halftones, the contrast of "ON" will decrease somewhat, but it will still be usable for display. However, the Vth40° and Vsa of liquid crystals change depending on the temperature. That is, as shown in Figure 2, as the temperature rises, Vth40° (curve c),
Both Vsa (curve d) decrease monotonically. For example, if Vth40 = E OFF at room temperature, at high temperature side, E OFF >
Vth becomes 40° and a halftone appears. Also,
At low temperatures, contrast decreases. When the number of digits of the multiplexer is small, there is a large margin for the conditions of E OFF < Vth40° and E ON > Vsa, so there is no effect on the temperature characteristics of the liquid crystal, but as the number of digits increases, temperature compensation becomes necessary. It's coming. An object of the present invention is to solve this problem and provide a liquid crystal display device capable of displaying high quality over a wide temperature range. Temperature compensation is achieved by controlling the effective voltage of the drive using the output from the temperature sensor.
To change the effective voltage, change the parameters of the above equation, but changing the bias ratio a or the number of digits N of multiplex drive does not involve a change in the operating margin α, and the contrast of the display changes significantly. This is an undesirable result. α mentioned above
Since Vp is not included in the equation, α does not change even if Vp is changed, so the display contrast does not change significantly. However, in low power consumption portable devices such as wristwatches,
It is very difficult to change Vp minutely. Generally, wristwatches use approximately 1.5V from a silver oxide battery as a power source, and when a higher voltage is required, the voltage is boosted by a booster circuit. Therefore, although voltages that are integral multiples of 1.5V can be created relatively easily and with low power loss, it is extremely difficult to create intermediate voltages and vary them finely. FIG. 3 is a diagram of a Vp variable circuit using a POSISTOR, which is composed of a battery 1, a POSISTOR 2, a fixed resistor 3, and a liquid crystal drive circuit 4. The terminal voltage E of the battery 1 is divided by the resistance value Rp of the POSISTOR 2 and the resistance value R of the fixed resistor 3, and V=R/R+RpE is supplied to the liquid crystal drive circuit 4 as an output. Here, the internal resistance r0 of battery 1
The input impedance (rin) of the liquid crystal drive circuit 4 was assumed to be infinite. Therefore, temperature compensation can be performed if a POSISTOR with appropriate temperature characteristics of Rp is selected, but in this case, the power consumed by 2 and 3 is E 2 /R + Rt, and E is a few volts and R + Rt.
If it is several kilohms, several milliwatts of power will be consumed. Furthermore, it is thought that reducing the variation in temperature characteristics of the POSISTOR 2 will become a problem during mass production. For these reasons, it is difficult to use a method of changing the effective value by controlling Vp in wristwatches. Therefore, the present invention uses a method of changing the effective voltage by changing the driving duty. That is, part of each selection period of the scan electrodes is set to the same potential for all scan and signal electrodes so that no voltage is applied to the liquid crystal, and the effective voltage is increased by lengthening or shortening the period of all non-selection. change. In general, drive duty refers to the ratio of the selection period of one scanning electrode in one frame period, that is, the reciprocal of the number of digits N in multiplex drive. I will use it in a meaningful way. 4-a to f
The figure shows 8-digit multiplex drive, 1/4 bias,
This is an example of scanning electrodes, signal electrodes, and liquid crystal drive waveforms when Vp=6V. Figures 4-a to 4-c show the scanning waveform (Figure 4-a), signal waveform (Figure 4-b), and liquid crystal drive waveform (Figure 4-c) when temperature compensation is not performed. Figures -d to f show the scanning waveform (Figure 4-d) and signal waveform (Figure 4-4) when the effective value is lowered by temperature compensation.
Fig. 4-e) and liquid crystal drive waveform (Fig. 4-f).
The potential of each electrode during the entire non-selection period when no voltage is applied to the liquid crystal may be any potential, but here it is set to 0V. If the ratio of all non-selected periods to one scanning period is η, then the effective voltages E ON and E OFF at this time are:
となり、ピーク電圧Vpを変化させるのと同様の
効果が得られる。Vth40゜、Vsaともに低温側で高
く高温になるに従つて低くなつて行くので、低温
時には全非選択期間を少なくし、高温になるに従
つて、多くして実効値を下げて行けば温度補償が
できる。
上記のごとく駆動デユーテイの変化により温度
補償ができるが、駆動デユーテイを制御する温度
センサーが必要である。本発明では、2個の独立
な水晶振動子を用い、該振動子の2出力のビート
信号を温度センサー出力として用いている。以下
実施例を挙げ本発明を詳しく説明する。
実施例
第5図は本発明の実施例のブロツク図であり、
主発振回路5、副発振回路6、ビート発生回路
7、周波数比較回路8、分周回路9、ANDゲー
ト10、2進カウンター11、D型ラツチ12、
比較器13、境界値設定回路14、プログラマブ
ルカウンター15、プリセツトカウンター16、
ANDゲート17、セツトリセツトフリツプフロ
ツプ18、液晶駆動信号発生回路19、マルチプ
レクサー20、液晶駆動回路21から構成されて
いる。主発振回路5、副発振回路6に使用した水
晶振動子をそれぞれA,Bとすれば、振動子A,
Bの特性は
A=OA−aA(θ−TOA)2
B=OB−aB(θ−TOB)2
の特性を持つものとする。ここで、θは周囲温度
TOA,TOBは各振動子の頂点温度、OA,OBはTOA,
TOBにおける発振周波数、aA、aB素子に固有の温
度係数である。振動子AとBの温度係数aAとaBが
等しく、(aA=aB=aとする)振動子Aの頂点温
度TOAにおいて、発振周波数がOAに等しいような
振動子Bと振動子Aと組合せる。このような組合
せの場合のビート周波数BはBE
=|A−B|
=|2a(TOA−TOB)(θ−TOA)|
となり、ビート周波数BEはθ−TOAの絶対値に比
例する。具体的には、振動子A,Bの頂点温度の
差は12〜13℃、TOB<TOA頂点温度における発振
周波数の差は5ppm程度とする。このように選ん
だ時のビート周波数BはB=6.48×10-3|θ−
TOA|Hz程度である。ビート発生回路7は、主、
副発振器からの出力A,Bからビート信号BTを
作りANDゲート10に入力する。ANDゲート1
0では、主発振器5の出力を分周器9とプリセツ
トカウンター15で分周した基準信号sとBTの
論理積を作り2進カウンター11のクロツク信号
として入力する。カウンター11は10からのク
ロツク入力がある前にリセツトされているものと
すれば、11のカウント数NはBTの周期に比例
するから次式のようになる。
N=s×1/2B=s/2α|θ−TOA|
ここで、αはBの|θ−TOA|に関する比例係
数である。11のカウント数NのデータはBTの
立ち下がりのすぐ後のクロツクによりD型ラツチ
へラツチされる。カウント数Nは比較回路13に
おいて、あらかじめ境界値設定回路において設定
されている数個の境界値と比較され温度補償デー
タを出力する。ところが、BTの周期は|θ−
TOA|の関数であるのでθ=TOA±△θの場合は
同じカウント数Nを出力する。そこで、θ>TOA
であるかの判別を行なう必要がある。そのため
に、周波数比較回路を設け、AとBを比較し、A
>Bならばθ>TOA A<Bならばθ<TOAと判別
する。比較回路13では8の出力とカウント数か
ら温度がどの領域にあるかを判別する。プリセツ
トカウンター16は、13からのデータをプリセ
ツトしてカウントする。即ち9からの走査信号の
開始に同期したパルスがFF18に入力すると1
8はセツト状態となり出力Q18はhighとなり、
ANDゲート17の出力からは、9からのクロツ
クパルスが出力され始める。カウンター16は1
3からのデータを初期値にカウント始め既定の出
力になるとパルスを出しFF18をリセツトする。
従つて13からのプリセツトデータが大きければ
FF18のQ18がhighにある時間は短くなり、Q18
をマルチプレクサー20のコントロール信号とし
て、液晶駆動信号発生回路19の出力と0Vを切
り換えて液晶駆動回路21に入力すれば、液晶に
加わる実効値は小さくなる。以上が本発明の温度
補償システムの動作原理である。具体的な温度補
償値は液晶の種類によつて異なるが、本出願では
代表的なマルチプレクス駆動用の液晶を例に上げ
詳しく説明する。前述の第2図が、該液晶の
Vth40゜(曲線c)、Vsa(曲線d)の温度依存性で
ある。曲線c,dは少し上に凸になつているが簡
単のために線型であるとする。0℃ではVth40゜
=1.8V、40℃ではVth40゜=1.58Vであり、40℃で
は12%程度低下している。一方、液晶の交流駆動
のフレーム周波数を32Hzとし、8桁のマルチプレ
クス駆動で、Vp=6V、a=4とすると、デユー
テイ100%では、EOFF=1.76Vとなり、0〜10℃で
はEOFF<Vth40゜となりハーフトーンが見えないが
10℃以上の温度ではハーフトーンが見える。そこ
で第2図の曲線eで描かれたように段階状に実効
電圧を下げ補償する。階段の段数を多くしてステ
ツプを細かくすれば、補償の精度は上がるが第5
図の9から17を通つて16に入力するクロツク
周波数により決まる。該クロツクは上限が、32K
Hz(正確には32768Hzであるが以下このように略
す)であるために補償の精度には限りがある。い
ま、32KHzのときの補償ステツプ数について考え
てみる。フレーム周波数32Hzであるから、1つの
フレーム周期に1つの走査電極が選択されている
期間は32×8=256Hzの周期となる。更に、交流
駆動を行なうため、液晶に加わる電圧の特性が正
又は負の期間は256×2=512Hzの周期と一致す
る。この512Hzの期間の一部を電位を0Vとするこ
とにより実効値を変える。32KHzは512Hzの64倍
であるから16のクロツク信号として32KHzを作
つても1/64ずつしか変化させることはできない。
1/64=1.6%であるからVth40゜の0℃と40℃の値
の違い12%を変化させるには、12÷1.6=7.5、従
つて、0〜8までの9ステツプで、途中の1ステ
ツプ5℃で温度補償すれば良いから実施例では、
表1のように1ステツプの温度領域を決めた。第
2図の曲線cは、該温度補償を行なつた時のEOFF
の補償曲線である。表1には、ビート周波数、ビ
ート周期及び基準信号s=8Hzとした時のカウン
ター11のカウント数Nが示してある。表1か
ら、N247ならば22.5θ<27.5であることが
わかる。同様に83N<247ならば17.5<θ<
225、または27.5<θ<32.5であることがわかる。
他のカウント数についても同様である。14に
は、C1=247、C2=83、C3=50、C4=36、C5=28
の境界値が設定してあり、比較器13はNとC1
〜C5を比較したデータと周波数比較回路8の出
力とから16のプリセ Therefore, the same effect as changing the peak voltage Vp can be obtained. Both Vth40゜ and Vsa are high on the low temperature side and decrease as the temperature increases, so reduce the total non-selection period at low temperatures, and increase it as the temperature rises to lower the effective value to compensate for the temperature. Can be done. As mentioned above, temperature compensation can be performed by changing the drive duty, but a temperature sensor is required to control the drive duty. In the present invention, two independent crystal oscillators are used, and two output beat signals of the oscillators are used as temperature sensor outputs. The present invention will be explained in detail with reference to Examples below. Embodiment FIG. 5 is a block diagram of an embodiment of the present invention.
Main oscillation circuit 5, sub oscillation circuit 6, beat generation circuit 7, frequency comparison circuit 8, frequency division circuit 9, AND gate 10, binary counter 11, D type latch 12,
Comparator 13, boundary value setting circuit 14, programmable counter 15, preset counter 16,
It consists of an AND gate 17, a reset flip-flop 18, a liquid crystal drive signal generation circuit 19, a multiplexer 20, and a liquid crystal drive circuit 21. If the crystal oscillators used in the main oscillation circuit 5 and the sub oscillation circuit 6 are A and B, respectively, the oscillators A,
It is assumed that the characteristic of B is A = OA −a A (θ−T OA ) 2 B = OB −a B (θ−T OB ) 2 . Here, θ is the ambient temperature
T OA , T OB are the peak temperatures of each oscillator, OA , OB are T OA ,
T OB is the oscillation frequency, a A , and a B are the temperature coefficients specific to the elements. When the temperature coefficients a A and a B of oscillators A and B are equal, and the peak temperature T OA of oscillator A is OA , the oscillation frequency is equal to OA . Combine with child A. The beat frequency B in such a combination is BE = | A − B | = |2a (T OA − T OB ) (θ−T OA ) |, and the beat frequency BE is proportional to the absolute value of θ − T OA do. Specifically, the difference in peak temperature between the vibrators A and B is 12 to 13° C., and the difference in oscillation frequency at the peak temperature T OB < TOA is approximately 5 ppm. The beat frequency B when selected in this way is B = 6.48×10 -3 |θ−
It is about T OA | Hz. The beat generation circuit 7 mainly includes:
A beat signal BT is generated from the outputs A and B from the sub-oscillator and inputted to the AND gate 10. AND gate 1
0, the output of the main oscillator 5 is frequency-divided by the frequency divider 9 and the preset counter 15, and the reference signal s and BT are ANDed together and inputted as a clock signal to the binary counter 11. Assuming that the counter 11 is reset before receiving the clock input from the counter 10, the count number N of the counter 11 is proportional to the period of BT, so the following equation is obtained. N=s×1/2 B =s/2α|θ−T OA | Here, α is a proportional coefficient of B with respect to |θ−T OA |. The data of the count number N of 11 is latched into the D-type latch by the clock immediately after the falling edge of BT. The count number N is compared in a comparison circuit 13 with several boundary values set in advance in a boundary value setting circuit, and temperature compensation data is output. However, the period of BT is |θ−
Since it is a function of T OA |, if θ=T OA ±△θ, the same count number N is output. Therefore, θ>T OA
It is necessary to determine whether For this purpose, a frequency comparison circuit is installed to compare A and B , and A
> B , then θ>T OA A < B , then θ<T OA . The comparison circuit 13 determines in which region the temperature is based on the output of 8 and the count number. Preset counter 16 presets and counts the data from 13. In other words, when a pulse synchronized with the start of the scanning signal from 9 is input to FF18, 1
8 is in the set state and the output Q18 is high,
The clock pulse from 9 begins to be output from the output of AND gate 17. counter 16 is 1
It starts counting the data from 3 to the initial value, and when the predetermined output is reached, it outputs a pulse and resets the FF18.
Therefore, if the preset data from 13 is large,
The time that Q 18 in FF18 is high is shorter, and Q 18
If this is used as a control signal for the multiplexer 20 and switched between the output of the liquid crystal drive signal generation circuit 19 and 0V and inputted to the liquid crystal drive circuit 21, the effective value applied to the liquid crystal becomes small. The above is the operating principle of the temperature compensation system of the present invention. The specific temperature compensation value varies depending on the type of liquid crystal, but in this application, it will be explained in detail using a typical liquid crystal for multiplex driving as an example. The above-mentioned Figure 2 shows the liquid crystal display.
This is the temperature dependence of Vth40° (curve c) and Vsa (curve d). Curves c and d are slightly upwardly convex, but for simplicity, they are assumed to be linear. At 0°C, Vth40° = 1.8V, and at 40°C, Vth40° = 1.58V, which is a decrease of about 12% at 40°C. On the other hand, if the frame frequency of AC drive of the liquid crystal is 32Hz, 8-digit multiplex drive, Vp = 6V, a = 4, then at 100% duty, E OFF = 1.76V, and at 0 to 10°C, E OFF <Vth is 40° and halftone is not visible.
Halftones are visible at temperatures above 10°C. Therefore, the effective voltage is lowered stepwise to compensate, as shown by curve e in FIG. If you increase the number of stairs and make the steps finer, the accuracy of compensation will increase, but the fifth
It is determined by the clock frequency input to 16 through 9 to 17 in the figure. The upper limit of this clock is 32K.
Hz (accurately 32768 Hz, but abbreviated as such below), the accuracy of compensation is limited. Now, let's consider the number of compensation steps at 32KHz. Since the frame frequency is 32 Hz, the period during which one scanning electrode is selected in one frame period is 32×8=256 Hz. Furthermore, since AC driving is performed, the period in which the voltage applied to the liquid crystal has positive or negative characteristics coincides with a period of 256×2=512 Hz. The effective value is changed by setting the potential to 0V for part of this 512Hz period. 32KHz is 64 times as high as 512Hz, so even if you create 32KHz as 16 clock signals, you can only change it by 1/64.
Since 1/64 = 1.6%, in order to change the 12% difference between the values of 0°C and 40°C of Vth40°, 12÷1.6 = 7.5.Therefore, in 9 steps from 0 to 8, 1 in the middle In the example, it is sufficient to compensate for the temperature in steps of 5°C.
The temperature range for one step was determined as shown in Table 1. Curve c in Figure 2 shows E OFF when the temperature compensation is performed.
is the compensation curve. Table 1 shows the beat frequency, beat period, and count number N of the counter 11 when the reference signal s=8 Hz. From Table 1, it can be seen that for N247, 22.5θ<27.5. Similarly, if 83N<247, then 17.5<θ<
225, or 27.5<θ<32.5.
The same applies to other count numbers. 14, C 1 = 247, C 2 = 83, C 3 = 50, C 4 = 36, C 5 = 28
The boundary values of N and C 1 are set, and the comparator 13
~16 presets are calculated from the data compared with C5 and the output of frequency comparison circuit 8.
【表】【table】
【表】
ツトデータを出力する。例えば83N<247かつ
8の出力がhishならば27.5<θ<32.5であり2進
数の6を出力する。カウント数の境界値は整数で
しか設定できないので、設定温度範囲とカウント
数からもとまる温度範囲には誤差が生ずる。この
誤差は基準信号sの周波数を上げれば少なくする
ことができるが、あまり高いとカウンター11、
ラツチ12、比較回路13のビツト数が増加す
る。そこで、実施例では、s=8Hzとしている。
この時の誤差は0.5℃以下である。また、B=β
|θ−TOA|のβはβ=6.48×10-3としたが、振
動子の組合せによつて異なりバラツキがある。こ
のバラツキの調整は、カウント数Nの境界値の設
定を変えるか、基準周波数sを変える2通りの方
法があるが、境界値の設定を変えるにはC1〜C5
のデータを設定する必要がある。これに対して、
sの周波数の変化はプログラマブルカウンター1
5の設定を変えるだけで良い。ゆえに、実施例で
はβのバラツキ調整は15の設定により行なう。
第5図中の回路ブロツクは、発振器5,6、カ
ウンター11などは通常のものであるが、特殊な
ブロツクも存在するのでこれについて以下説明す
る。第6図は、ビート発生回路7、周波数比較回
路8の具体例である。フリツプフロツプ22〜2
5ANDゲート26、ORゲート27、D型フリツ
プフロツプ28〜31、RSフリツプフロツプ3
2,33、インバーター34,35、D型フリツ
プフロツプ36から構成されている。主副発振器
5,6の32KHzの出力は、フリツプフロツプ22
〜25により各々2段ずつ分周され8KHzの信号
が得られる。以下第7図のタイミング図によつて
説明する。副発振器6からの出力を分周したQs
はANDゲート26、ORゲート27に入力され、
25のマスターの反転出力との間で演算が行な
われ、各々、26からFF28,30のD入力へ
A1が、27からはFF29,31のD入力へO1が
入力される。A1は8KHz、3/4デユーテイO1は8K
Hz、1/4デユーテイの信号でA1の立ち下がりはO1
の立ち上がりの中間の位相関係になつている。こ
れに対して、主発振器5の出力は、8KHz、デユ
ーテイ1/2のQMとなつて、FF28,29のクロ
ツク入力に入る。また、インバーター34と35
を通ることにより遅れた位相のQMdとなりFF3
0,31のクロツク入力に入る。いま、A<Bと
してQMがA1、O1に比較して位相が遅れつつある
と考え、QMの立ち上がりがA1の立ち上がりより
遅れた時、FF28の28出力がhighからlowに立
ち下がる。これ以後28はlowを続けるが、QMの
位相がA1に対してA1=lowの期間分遅れ、A1の
立ち下がりよりQMの立ち上がりが遅れた時、28
はhighとなり、次にQMの立ち上がりが、A1の立
ち上がりよりも遅れるまでhigh状態を続ける。
FF29の出力も同様にO1の立ち下がりがQMの立
ち上がりよりも早くなつた時にQ29が立ち下がり
O1の立ち上がりがQMの立ち上がりよりも早くな
るとQ29は立ち上がる。28は32のセツト入力
とし働き、Q29は32のリセツト入力として働
く。28の立ち下がりと同時に32の出力Q32は
立ち上がり、Q29の立ち下がりと同時に立ち下が
る。このQ32がビート出力であり、第5図のAND
ゲート10の入力となる。FF30,31はクロ
ツクQMdがQMよりも遅れているので30の出力
Q30は28よりもQM1クロツク分以上進む。31
の出力Q31もQ29より同様に進む。従つて、FF3
3の出力Q33はQ32よりも進む。逆に、A>Bで主
発振器の出力の位相が進むときには、Q32の方が
Q33よりも進んだ位相で立ち上がり立ち下がる。
従つてQ32をD型FF36のD入力、Q33を36の
CL入力とすれば、A<BのときはFF36の出力
Q36は常に、low、A>BのときはQ36はhighとな
り、AとBの周波数比較ができる。次に、19〜
21の液晶の駆動部分を説明する。第8図は液晶
駆動信号発生回路19、マルチプレクサー20、
液晶駆動回路21の図である。19の字がある破
線内が液晶駆動信号発生回路で、昇圧回路37と
マルチプレクサー38〜40で構成されている。
該回路はVp=6V、バイアスa=1/4用の回路で
あり、電池の電圧1.5Vを37で周圧し3V、4.5V、
6Vを得ている。これらの電位をマルチプレクサ
ー38〜40により切換え、液晶の交流駆動を行
なう。例えば、走査電極信号のONレベル
(COM−ON)は、0V又は6Vであるから、38
において、極性切換信号により切換えられる。他
のCOM−OFF、Seg−ON、Seg−OFFの信号も
同様である。温度補償を行なわない場合には、該
信号を液晶駆動回路16に加えるが、本発明では
マルチプレクサー41〜44を挿入して、該信号
と0Vの切換えを行つている。マルチプレクサー
41〜44のコントロール端子は、FF18の出
力が継がれ制御を行なう。
第9図は比較器13の回路例であり、8ビツト
大小比較回路15、境界値設定ROM46、アド
レスカウンター47、シフトレジスター48、デ
コーダ49、ORゲート50、インバーター51
から構成されている。比較回路45は8ビツト構
成でラツチ12からのNとROM46からの境界
値C1〜C5を比較してCx>N(x=1〜5)、Cx=
N、Cx<Nの3通りの出力を出す。ROM46は
並列8ビツト×5の構成でアドレスクロツクACL
の立ち上がりに同期したカウンタ47の3ビツト
出力の指定アドレスに設定された境界値CxをC1
から順次C5を出力する。従つて、45の出力は
最初NとC1の比較結果が、次にはC2との比較結
果が順次比較され出力される。この時、N>Cx、
N=CxはORゲート50で論理和を取られ、シフ
トレジスター48のD入力となる。即ち、Cx
Nならば50の出力はhighとなり、48はC1〜
C5とNの比較結果を、順次ACLの立ち上がりに同
期して記憶し、各段のQ出力(初段からS5、S4、
S3、S2、S1と呼ぶ)をデコーダ49に出力する。
デコーダ49はS1〜S5と周波数比較回路8からの
出力Cfとから、プリセツトカウンター16のプ
リセツトデータ(4ビツト)を出力する。表2は
S1〜S5及びCfからP1〜P4を作る真理値表である。
ここで、xは1又は0のどちらでも良いことを示
す。例えば、P4の出力を得るデコーダは、P4=
S1・S2・S3・4・5・を満たすものであるか
ら、第10図のごとくになる。他のP1,P2,P3
についても同様であり、第10図に示した。
このように、比較的簡単な回路で液晶パネルの
温度補償が可能となる。コスト的には水晶振動子[Table] Outputs the test data. For example, if 83N<247 and the output of 8 is hish, 27.5<θ<32.5 and the binary number 6 is output. Since the boundary value of the count number can only be set as an integer, an error occurs between the set temperature range and the temperature range determined from the count number. This error can be reduced by increasing the frequency of the reference signal s, but if it is too high, the counter 11
The number of bits in the latch 12 and comparison circuit 13 increases. Therefore, in the embodiment, s=8 Hz.
The error at this time is less than 0.5°C. Also, B = β
β of |θ−T OA | was set to β=6.48×10 −3 , but it varies depending on the combination of vibrators. There are two ways to adjust this variation: change the boundary value setting of the count number N, or change the reference frequency s. To change the boundary value setting, C 1 to C 5
data must be set. On the contrary,
The change in the frequency of s is determined by programmable counter 1.
Just change the settings in step 5. Therefore, in the embodiment, the variation in β is adjusted by setting 15. The circuit blocks shown in FIG. 5 include the oscillators 5, 6, counter 11, etc., but there are also special blocks, which will be explained below. FIG. 6 shows a specific example of the beat generation circuit 7 and the frequency comparison circuit 8. flipflop 22~2
5AND gate 26, OR gate 27, D flip-flop 28-31, RS flip-flop 3
2, 33, inverters 34, 35, and a D-type flip-flop 36. The 32KHz output of the main and sub oscillators 5 and 6 is output from the flip-flop 22.
.about.25, each frequency is divided by two stages to obtain an 8KHz signal. This will be explained below using the timing chart shown in FIG. Qs obtained by dividing the output from sub oscillator 6
is input to AND gate 26 and OR gate 27,
An operation is performed between the inverted output of the master of 25 and the D input of FF28 and 30 from 26, respectively.
A 1 is input from 27, and O 1 is input to the D inputs of FFs 29 and 31. A 1 is 8KHz, 3/4 duty O 1 is 8K
Hz, 1/4 duty signal, the fall of A 1 is O 1
The phase relationship is in the middle of the rise of . On the other hand, the output of the main oscillator 5 becomes a QM signal of 8 KHz and a duty of 1/2, and enters the clock inputs of the FFs 28 and 29. Also, inverters 34 and 35
By passing through, the delayed phase becomes Q M d and becomes FF3
Enters the clock input of 0 and 31. Now, considering that A < B , Q M is delayed in phase compared to A 1 and O 1 , and when the rise of Q M lags the rise of A 1 , the 28 output of FF28 changes from high to low. Go down. After this, 28 continues to be low, but when the phase of Q M lags A 1 by the period of A 1 = low, and the rise of Q M is delayed from the fall of A 1 , 28
becomes high and then remains high until the rise of Q M lags the rise of A 1 .
Similarly, for the output of FF29, Q29 falls when O1 falls earlier than QM rises.
When O 1 rises faster than Q M rises, Q 29 rises. 28 serves as 32's set input, and Q29 serves as 32's reset input. The output Q 32 of 32 rises at the same time as 28 falls, and falls at the same time as Q 29 falls. This Q 32 is the beat output, and the AND in Figure 5
It becomes an input to gate 10. FF30 and 31 output 30 because the clock QMd lags behind QM .
Q 30 is more than one Q M clock ahead of 28 . 31
The output Q 31 proceeds similarly from Q 29 . Therefore, FF3
3's output Q 33 is ahead of Q 32 . Conversely, when A > B and the main oscillator output phase advances, Q 32 is better.
It rises and falls with a phase that is more advanced than Q33 .
Therefore, Q 32 is the D input of the D type FF36, and Q 33 is the D input of the D type FF36.
If it is CL input, when A < B , output of FF36
Q 36 is always low, and when A > B , Q 36 is high, allowing frequency comparison between A and B. Next, 19~
The driving portion of the liquid crystal 21 will be explained. FIG. 8 shows a liquid crystal drive signal generation circuit 19, a multiplexer 20,
2 is a diagram of a liquid crystal drive circuit 21. FIG. The part within the broken line with the numeral 19 is a liquid crystal drive signal generation circuit, which is composed of a booster circuit 37 and multiplexers 38 to 40.
This circuit is for Vp = 6V, bias a = 1/4, and the battery voltage of 1.5V is rounded to 3V, 4.5V,
I am getting 6V. These potentials are switched by multiplexers 38 to 40 to perform alternating current driving of the liquid crystal. For example, since the ON level (COM-ON) of the scanning electrode signal is 0V or 6V, 38
, the polarity is switched by a polarity switching signal. The same applies to other COM-OFF, Seg-ON, and Seg-OFF signals. When temperature compensation is not performed, this signal is applied to the liquid crystal drive circuit 16, but in the present invention, multiplexers 41 to 44 are inserted to switch between this signal and 0V. The output of the FF 18 is connected to the control terminals of the multiplexers 41 to 44 for control. FIG. 9 shows a circuit example of the comparator 13, including an 8-bit magnitude comparison circuit 15, a boundary value setting ROM 46, an address counter 47, a shift register 48, a decoder 49, an OR gate 50, and an inverter 51.
It consists of Comparison circuit 45 has an 8-bit configuration and compares N from latch 12 with boundary values C 1 to C 5 from ROM 46 to determine that Cx>N (x=1 to 5), Cx=
Outputs three types of output: N, Cx<N. The ROM46 has a parallel 8-bit x 5 configuration with address clock ACL.
The boundary value Cx set at the specified address of the 3-bit output of the counter 47 synchronized with the rising edge of C1
Outputs C 5 sequentially from . Therefore, the output of 45 is first the comparison result between N and C1 , and then the comparison result between C2 and is sequentially compared and output. At this time, N>Cx,
N=Cx is logically summed by the OR gate 50 and becomes the D input of the shift register 48. That is, Cx
If N, the output of 50 will be high, and 48 will be C 1 ~
The comparison results of C 5 and N are stored sequentially in synchronization with the rising edge of A CL , and the Q output of each stage (from the first stage to S 5 , S 4 ,
S 3 , S 2 , S 1 ) are output to the decoder 49.
The decoder 49 outputs preset data (4 bits) of the preset counter 16 from S1 to S5 and the output Cf from the frequency comparison circuit 8. Table 2 is
This is a truth table for creating P 1 to P 4 from S 1 to S 5 and Cf.
Here, x indicates that it may be either 1 or 0. For example, a decoder that obtains an output of P 4 will write P 4 =
Since it satisfies S 1 , S 2 , S 3 , 4 , 5 , it becomes as shown in Figure 10. Other P 1 , P 2 , P 3
The same applies to the case shown in FIG. 10. In this way, it is possible to compensate the temperature of the liquid crystal panel with a relatively simple circuit. Crystal oscillator in terms of cost
【表】
を2本使うので上昇するが、水晶振動子自体の温
度補償として知られるツインクオーツ方式の時計
に於いては、振動子及び回路の一部を共用できる
等、本発明により高精度でかつ広い温度領域に於
いて、表示品質の良い腕時計を提供することがで
きる。
上述の如く本発明は、主発振器、副発振器、該
主発振器と該副発振器との発振出力からのビート
信号を発生するビート信号発生手段、特定の周期
で該ビート信号に比例したカウント数を発生する
カウント手段、該カウント数の境界を任意に設定
し、複数の境界値を出力する境界値設定手段、該
主発振器からの周波数と該副発振器からの周波数
とを比較することで発振器頂点温度に対する周囲
温度の高低が比較され、該比較結果を出力する周
波数比較手段、該カウント手段からのカウント数
と該境界値設定手段からの境界値とを比較し、該
カウント数に最も近い境界値が選択され、該選択
された境界値と該周波数比較手段からの該比較結
果とにより周囲温度が特定され、該特定された温
度に対応したデジタル値を出力する比較器、液晶
表示ドライバの特定の走査周期期間のクロツクパ
ルスをカウントし、該比較器からのデジタル値に
よりプリセツトされて該クロツクパルスのカウン
トの初期値が定められてなるプリセツトカウン
タ、該プリセツトカウンタの出力によりリセツト
され、該走査周期の開始に同期してセツトされる
フリツプフロツプ、該フリツプフロツプからの出
力によつてパルス幅を制御し、該制御されたパル
ス幅により液晶表示体を駆動してなる液晶駆動回
路とよりなるようにしたから、上記境界値設定回
路における設定の幅を任意に設定することがで
き、ビート信号に比例したカウント値に基づく特
定の境界値が、発振器の頂点温度より高いか低い
かが確認することができる。従つて、温度に対す
る液晶に印加される実効電圧の関係をより精密に
設定することができるので高精度の温度補正によ
つて液晶の表示制御が可能となる効果を有する。[Table] However, in twin quartz clocks, which are known to compensate for the temperature of the crystal oscillator itself, the present invention allows high precision, such as the ability to share a part of the oscillator and circuit. Moreover, it is possible to provide a wristwatch with good display quality in a wide temperature range. As described above, the present invention includes a main oscillator, a sub oscillator, a beat signal generating means for generating a beat signal from the oscillation outputs of the main oscillator and the sub oscillator, and a count number proportional to the beat signal at a specific period. counting means for arbitrarily setting the boundary of the count number and outputting a plurality of boundary values; Frequency comparison means for comparing high and low ambient temperatures and outputting the comparison results, comparing the count number from the counting means and the boundary value from the boundary value setting means, and selecting the boundary value closest to the count number. an ambient temperature is specified by the selected boundary value and the comparison result from the frequency comparison means, a comparator that outputs a digital value corresponding to the specified temperature, and a specific scanning period of the liquid crystal display driver. a preset counter that counts the clock pulses of the period and is preset by the digital value from the comparator to determine the initial value for counting the clock pulses; Since the liquid crystal drive circuit consists of flip-flops that are set synchronously, a pulse width is controlled by the output from the flip-flop, and a liquid crystal display is driven by the controlled pulse width, the boundary described above can be avoided. The setting range in the value setting circuit can be set arbitrarily, and it can be confirmed whether a specific boundary value based on a count value proportional to the beat signal is higher or lower than the peak temperature of the oscillator. Therefore, since the relationship between the effective voltage applied to the liquid crystal and the temperature can be set more precisely, it is possible to control the display of the liquid crystal through highly accurate temperature correction.
第1図…TN型液晶セルの光透過率−実効電圧
特性の図、第2図…Vth40゜、Vsaの温度依存性の
図。第3図…抵抗を使つた液晶駆動用電源回路
図。
1……電池、2……ポジスタ、3……抵抗、4
……液晶駆動回路。
第4−a〜c図…温度補償なしの場合の走査、
信号、液晶駆動波形の図、第4−a〜f図…温度
補償時の走査、信号、液晶駆動波形の図、第5図
…実施例の温度補償システムのブロツク図。
5……主発振回路、6……副発振回路、7……
ビート発生回路、8……周波数比較回路、9……
分周回路、10……ANDゲート、11……2進
カウンター、12……D型ラツチ回路、13……
比較器、14……境界値設定回路、15……プロ
グラマブルカウンター、16……プリセツトカウ
ンター、17……ANDゲート、18……セツト
リセツトFF、19……液晶駆動信号発生回路、
20……マルチプレクサー、21……液晶駆動回
路。
第6図…ビート発生回路7及び周波数比較回路
8の回路図。
22〜25……FF、26……ANDゲート、2
7……ORゲート、28〜31……D型FF、3
2,33……NANDラツチ、34,35……イ
ンバーター、36……D型FF。
第7図…ビート発生回路7のタイミング図、第
8図…液晶駆動信号発生回路19とマルチプレク
サー20の回路図。
37……昇圧回路、38〜44……マルチプレ
クサ。
第9図…比較器13と境界値設定回路14の回
路図。
45……8ビツト比較回路、46……ROM、
47……アドレスカウンター、48……シフトレ
ジスタ、49……デコーダ、50……ORゲー
ト。
第10図…デコーダ49の具体例の図。
Figure 1: Light transmittance-effective voltage characteristics of a TN liquid crystal cell. Figure 2: Temperature dependence of Vth40° and Vsa. Figure 3: A power supply circuit diagram for driving a liquid crystal using a resistor. 1...Battery, 2...Posistor, 3...Resistance, 4
...Liquid crystal drive circuit. Figures 4-a to c...Scanning without temperature compensation,
Figures 4-a to 4-f are diagrams of signals and liquid crystal drive waveforms. Diagrams of scanning, signals, and liquid crystal drive waveforms during temperature compensation are shown. Figure 5 is a block diagram of the temperature compensation system of the embodiment. 5... Main oscillation circuit, 6... Sub oscillation circuit, 7...
Beat generation circuit, 8... Frequency comparison circuit, 9...
Frequency dividing circuit, 10...AND gate, 11...Binary counter, 12...D type latch circuit, 13...
Comparator, 14... Boundary value setting circuit, 15... Programmable counter, 16... Preset counter, 17... AND gate, 18... Set reset FF, 19... Liquid crystal drive signal generation circuit,
20...multiplexer, 21...liquid crystal drive circuit. FIG. 6: A circuit diagram of the beat generation circuit 7 and the frequency comparison circuit 8. 22-25...FF, 26...AND gate, 2
7...OR gate, 28-31...D type FF, 3
2, 33...NAND latch, 34, 35...Inverter, 36...D type FF. FIG. 7 is a timing diagram of the beat generation circuit 7, and FIG. 8 is a circuit diagram of the liquid crystal drive signal generation circuit 19 and multiplexer 20. 37...Booster circuit, 38-44...Multiplexer. FIG. 9: A circuit diagram of the comparator 13 and the boundary value setting circuit 14. 45...8-bit comparison circuit, 46...ROM,
47... Address counter, 48... Shift register, 49... Decoder, 50... OR gate. FIG. 10: A diagram of a specific example of the decoder 49.
Claims (1)
器との発振出力からのビート信号を発生するビー
ト信号発生手段、特定の周期で該ビート信号に比
例したカウント数を発生するカウント手段、該カ
ウント数の境界を任意に設定し、複数の境界値を
出力する境界値設定手段、該主発振器からの周波
数と該副発振器からの周波数とを比較することで
発振器頂点温度に対する周囲温度の高低が比較さ
れ、該比較結果を出力する周波数比較手段、該カ
ウント手段からのカウント数と該境界値設定手段
からの境界値とを比較し、該カウント数に最も近
い境界値が選択され、該選択された境界値と該周
波数比較手段からの該比較結果とにより周囲温度
が特定され、該特定された温度に対応したデジタ
ル値を出力する比較器、液晶表示ドライバの特定
の走査周期期間のクロツクパルスをカウントし、
該比較器からのデジタル値によりプリセツトされ
て該クロツクパルスのカウントの初期値が定めら
れてなるプリセツトカウンタ、該プリセツトカウ
ンタの出力によりリセツトされ、該走査周期の開
始に同期してセツトされるフリツプフロツプ、該
フリツプフロツプからの出力によつてパルス幅を
制御し、該制御されたパルス幅により液晶表示体
を駆動してなる液晶駆動回路とよりなることを特
徴とする液晶表示装置。1. A main oscillator, a sub oscillator, a beat signal generating means for generating a beat signal from the oscillation output of the main oscillator and the sub oscillator, a counting means for generating a count proportional to the beat signal at a specific period, and the count. Boundary value setting means for arbitrarily setting a number boundary and outputting a plurality of boundary values, and comparing the frequency from the main oscillator and the frequency from the sub oscillator to compare the height of the ambient temperature with respect to the oscillator peak temperature. frequency comparing means for outputting the comparison result, comparing the count number from the counting means and the boundary value from the boundary value setting means, selecting the boundary value closest to the count number; The ambient temperature is specified based on the boundary value and the comparison result from the frequency comparison means, and a comparator outputs a digital value corresponding to the specified temperature, and counts clock pulses during a specific scanning cycle period of the liquid crystal display driver. ,
a preset counter that is preset by a digital value from the comparator to determine the initial value of the clock pulse count; a flip-flop that is reset by the output of the preset counter and is set in synchronization with the start of the scan cycle; A liquid crystal display device comprising: a liquid crystal drive circuit which controls a pulse width by an output from the flip-flop, and drives a liquid crystal display by the controlled pulse width.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7157679A JPS55163589A (en) | 1979-06-07 | 1979-06-07 | Liquid crystal drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7157679A JPS55163589A (en) | 1979-06-07 | 1979-06-07 | Liquid crystal drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55163589A JPS55163589A (en) | 1980-12-19 |
JPS638445B2 true JPS638445B2 (en) | 1988-02-23 |
Family
ID=13464656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7157679A Granted JPS55163589A (en) | 1979-06-07 | 1979-06-07 | Liquid crystal drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55163589A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6612703B2 (en) | 2016-09-21 | 2019-11-27 | 株式会社東芝 | Liquid crystal driving device and liquid crystal driving method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51128296A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Indicator |
JPS5388762A (en) * | 1976-12-27 | 1978-08-04 | Seiko Epson Corp | Electronic watch with temperature compensation |
-
1979
- 1979-06-07 JP JP7157679A patent/JPS55163589A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51128296A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Indicator |
JPS5388762A (en) * | 1976-12-27 | 1978-08-04 | Seiko Epson Corp | Electronic watch with temperature compensation |
Also Published As
Publication number | Publication date |
---|---|
JPS55163589A (en) | 1980-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4094137A (en) | Voltage conversion system for electronic timepiece | |
US4344046A (en) | Signal generator including high and low frequency oscillators | |
US4259715A (en) | Voltage conversion system for electronic timepiece | |
US4043109A (en) | Electronic timepiece | |
US4370067A (en) | Electronic timepiece with gain/loss adjustment | |
US10809670B2 (en) | Timing apparatus, timing method, and electronic appliance | |
US4075827A (en) | Adjustable circuit for an electronic timepiece | |
JPS638445B2 (en) | ||
JP2924162B2 (en) | Frequency control circuit | |
US4205518A (en) | Voltage conversion system for electronic timepiece | |
JPS6037914B2 (en) | Electronic clock frequency adjustment device | |
US5805000A (en) | Logical lose-gain circuit and electronic device having logical loose-gain circuit | |
JPH07128462A (en) | Logical regulation circuit and electronic timepiece | |
JPH0313755Y2 (en) | ||
JP2002372590A (en) | Electronic timepiece | |
JPH0564774B2 (en) | ||
JPS6026478B2 (en) | Time adjustment device for electrochromic display clocks | |
JPS6130444B2 (en) | ||
JPS5956190A (en) | Display correcting device of timepiece with electrochromic display part | |
JPS6057033B2 (en) | electronic clock | |
JPH01253688A (en) | Integrated circuit for electronic timepiece | |
JPS6127726B2 (en) | ||
JPH0241713B2 (en) | ||
JPS6024432B2 (en) | Electronic clock frequency adjustment device | |
JP2000258565A (en) | Time correction device and clock and apparatus provided with this device |