JPS6382507A - ハイブリッド回路 - Google Patents
ハイブリッド回路Info
- Publication number
- JPS6382507A JPS6382507A JP62228657A JP22865787A JPS6382507A JP S6382507 A JPS6382507 A JP S6382507A JP 62228657 A JP62228657 A JP 62228657A JP 22865787 A JP22865787 A JP 22865787A JP S6382507 A JPS6382507 A JP S6382507A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- hybrid circuit
- auxiliary
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 17
- 238000005859 coupling reaction Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000002895 emetic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力端子、出力端子及び入出力端子を有する
ハイブリッド回路であって、少なくとも1個の信号トラ
ンジスタと、関連する信号トランジスタと一緒に電流増
倍器として回路内に組みこまれた少なくとも1個の補助
トランジスタと、関連する信号トランジスタと一緒に回
路内に組こまれたインピーダンス回路とを具え、このイ
ンピーダンス回路内の1つの接続点を当該ノ\イブリッ
ド回路の出力端子に接続し、このインピーダンス回路は
補助トランジスタの増倍係数に関連する所定の総合イン
ピーダンスを有して当該ハイブリッド回路が線路整合条
件を満足するよう構成されたハイブリッド回路に関する
ものである。
ハイブリッド回路であって、少なくとも1個の信号トラ
ンジスタと、関連する信号トランジスタと一緒に電流増
倍器として回路内に組みこまれた少なくとも1個の補助
トランジスタと、関連する信号トランジスタと一緒に回
路内に組こまれたインピーダンス回路とを具え、このイ
ンピーダンス回路内の1つの接続点を当該ノ\イブリッ
ド回路の出力端子に接続し、このインピーダンス回路は
補助トランジスタの増倍係数に関連する所定の総合イン
ピーダンスを有して当該ハイブリッド回路が線路整合条
件を満足するよう構成されたハイブリッド回路に関する
ものである。
上述のタイプのハイブリッド回路はドイツ国特許出願公
告第2829392号から既知である。
告第2829392号から既知である。
これから既知の能動ハイブリッド回路は対称に設計する
ことができ、この場合には2個の軸対称の半部から成る
ものとすることができる。この既知の能動ハイブリッド
回路は更に信号路中にNPNトランジスタのみを含むよ
う設計することができ、その結果として現在の技術水準
では信号路中にPNP )ランジスタを含む場合より高
い限界周波数を得ることができる。
ことができ、この場合には2個の軸対称の半部から成る
ものとすることができる。この既知の能動ハイブリッド
回路は更に信号路中にNPNトランジスタのみを含むよ
う設計することができ、その結果として現在の技術水準
では信号路中にPNP )ランジスタを含む場合より高
い限界周波数を得ることができる。
対称構成の既知のハイブリッド回路の場合、各半部は2
個の信号トランジスタを具え、一方の信号トランジスタ
をハイブリッド回路の入力端子及び入出力端子と負電源
ラインとの間に接続すると共に電流増倍器としてスイッ
チされる補助トランジスタを具える回路内に挿入しくこ
の補助トランジスタの増倍係数は1より小)、他方の信
号トランジスタをバイブ’J ソド回路の出力端子及び
入出力端子と正電源ラインとの間に接続すると共にイン
ピーダンス回路を具える回路内に組込み、このインピー
ダンス回路網は最も簡単な例では2個の抵抗の直列接続
で構成し、特に第1の抵抗をこの信号トランジスタのコ
レクタと正電源ラインとの間に挿入すると共に線路抵抗
の半分に相当する値(例えば300オーム)にし、他方
の抵抗をこの信号トランジスタのベースとコレクタとの
間に接続すると共に線路抵抗の半分の値を前記増倍係数
から1だけ減少した値の逆数倍した値に等しくして線路
整合の要件を満足させている。しかし、ハイプリント回
路の出力端子における人力信号のクロストークを避ける
ために、インピーダンス回路の前記抵抗は直接相互接続
しないてコレクタが正電源ラインに接続された追加のト
ランジスタのベース−エミッタ接合を介して相互接続さ
れている。
個の信号トランジスタを具え、一方の信号トランジスタ
をハイブリッド回路の入力端子及び入出力端子と負電源
ラインとの間に接続すると共に電流増倍器としてスイッ
チされる補助トランジスタを具える回路内に挿入しくこ
の補助トランジスタの増倍係数は1より小)、他方の信
号トランジスタをバイブ’J ソド回路の出力端子及び
入出力端子と正電源ラインとの間に接続すると共にイン
ピーダンス回路を具える回路内に組込み、このインピー
ダンス回路網は最も簡単な例では2個の抵抗の直列接続
で構成し、特に第1の抵抗をこの信号トランジスタのコ
レクタと正電源ラインとの間に挿入すると共に線路抵抗
の半分に相当する値(例えば300オーム)にし、他方
の抵抗をこの信号トランジスタのベースとコレクタとの
間に接続すると共に線路抵抗の半分の値を前記増倍係数
から1だけ減少した値の逆数倍した値に等しくして線路
整合の要件を満足させている。しかし、ハイプリント回
路の出力端子における人力信号のクロストークを避ける
ために、インピーダンス回路の前記抵抗は直接相互接続
しないてコレクタが正電源ラインに接続された追加のト
ランジスタのベース−エミッタ接合を介して相互接続さ
れている。
既知のハイブリッド回路の目的はハイブリッド回路の入
力端子における全信号電流を線路に伝送することにあり
、この目的は、少なくとも線路への伝送に関しては5、
電流増幅(分割)及びインピーダンス変成により達成さ
れる。既知のハイブリッド回路の他の利点は比較的簡単
に容易に集積し得ると共に電流消費が小さい点にある。
力端子における全信号電流を線路に伝送することにあり
、この目的は、少なくとも線路への伝送に関しては5、
電流増幅(分割)及びインピーダンス変成により達成さ
れる。既知のハイブリッド回路の他の利点は比較的簡単
に容易に集積し得ると共に電流消費が小さい点にある。
高い限界周波数の利点に加えて上述の利点は、係るハイ
ブリッド回路を例えばビューデータシステム用の集積モ
デム回路内に挿入する必要があるときに重要である。
ブリッド回路を例えばビューデータシステム用の集積モ
デム回路内に挿入する必要があるときに重要である。
しかし、斯る用途においては電流消費又は消散をできる
だ・け最低にする必要があるだけでなく、特に線路から
の直流供給システムの場合には所要供給電圧もできるだ
け最低にする必要があり、例えば約20m1’lの総合
有効電力及び約4.5〜8Vの総合有効供給電圧にする
必要がある。
だ・け最低にする必要があるだけでなく、特に線路から
の直流供給システムの場合には所要供給電圧もできるだ
け最低にする必要があり、例えば約20m1’lの総合
有効電力及び約4.5〜8Vの総合有効供給電圧にする
必要がある。
しかし、あいにく既知のハイブリッド回路、特にその実
施例では、電源ライン間に直列に且つトーテムポール構
成に接続された所要のトランジスタの各々が約0.7ボ
ルトのダイオード電圧(ベース/エミッタ電圧)を必要
とするためにこの要件を満足させることができない。
施例では、電源ライン間に直列に且つトーテムポール構
成に接続された所要のトランジスタの各々が約0.7ボ
ルトのダイオード電圧(ベース/エミッタ電圧)を必要
とするためにこの要件を満足させることができない。
本発明の目的は所要のダイオード電圧でむだになる電源
電圧が最低になるようにした新規な思想に基づくハイプ
リント回路を提供することにある。
電圧が最低になるようにした新規な思想に基づくハイプ
リント回路を提供することにある。
本発明は頭書に記載したタイプのハイブリッド回路にお
いて、前記インピーダンス回路をハイブリッド回路の入
出力端子と少なくとも1個の見かけの接地点との間に接
続すると共にハイブリッド回路の入力端子に接続された
もう1つの接続点を有するものとし、且つ前記信号トラ
ンジスタを関連する見かけの接地点と、関連する電源ラ
インとの間に接続し、且つ同一の増倍係数を有する2個
の補助トランジスタをそれぞれの電源ラインとハイプリ
ント回路の入出力端子との間に接続すると共に少なくと
も1個の信号トランジスタを有する電流ミラー回路内に
組み込み、インピーダンス回路内の接続点で区分される
部分インピーダンスをハイブリッド平衡条件が満足され
るように選択してあることを特徴とする。
いて、前記インピーダンス回路をハイブリッド回路の入
出力端子と少なくとも1個の見かけの接地点との間に接
続すると共にハイブリッド回路の入力端子に接続された
もう1つの接続点を有するものとし、且つ前記信号トラ
ンジスタを関連する見かけの接地点と、関連する電源ラ
インとの間に接続し、且つ同一の増倍係数を有する2個
の補助トランジスタをそれぞれの電源ラインとハイプリ
ント回路の入出力端子との間に接続すると共に少なくと
も1個の信号トランジスタを有する電流ミラー回路内に
組み込み、インピーダンス回路内の接続点で区分される
部分インピーダンスをハイブリッド平衡条件が満足され
るように選択してあることを特徴とする。
言い換えれば、本発明は必ずしも軸対称にする必要がな
くユニバーサル結合を有するものとすることができる能
動対称平衡ハイブリッド回路を提供するもので、このハ
イプリント回路は各半部内に双方向伝送線路接続用の入
出力端子と、送信段接続用の入力端子と、受信機接続用
の出力端子と、ハイブリッド回路の入出力端子と好まし
くは1個の見かけの接地点との間に接続されたインピー
ダンス回路であってハイブリッド回路の入力端子と出力
端子にそれぞれ接続された分岐点を有するインピーダン
ス回路(例えば抵抗回路)と、見かけの接地点と電源ラ
インとの間に接続された好ましくは1個の信号トランジ
スタと、ハイブリッド回路の入出力端子とそれぞれの電
源ラインとの間にそれぞれ接続された1より大きい増倍
係数を有する電流増倍器としてのトランジスタであって
好ましくは当該半部の信号トランジスタを含む電流ミラ
ー回路内に挿入された2個の補助トランジスタとを具え
(上記の好ましい場合には2個の補助トランジスタを相
補形とし)、前記抵抗回路を線路整合条件とハイブリッ
ド平衡条件の双方を満足するよう設定したものであり、
このことは抵抗回路の総合インピーダンス、即ちハイブ
リッド回路の入出力端子と見かけの接地点との間の直列
接続抵抗の抵抗値と、補助トランジスタの増倍係数と、
線路インピーダンス、特にハイブリッド回路の入出力端
子に接続される伝送線路の線路抵抗値とを伝送線路から
見たハイブリッド回路の入出力抵抗値が線路抵抗値に等
しくなるように、もっと一般的に言うと、ハイブリッド
回路の入出力端子のインピーダンスが線路インピーダン
スの共役複素数になるように定めると共に、ハイブリッ
ド回路の入出力端子、出力端子、入力端子及び見かけの
接地点相互間の抵抗回路の部゛分抵抗値をハイブリッド
回路の入力端子の信号がハイブリッド回路の出力端子に
現われないように定めることを意味する。
くユニバーサル結合を有するものとすることができる能
動対称平衡ハイブリッド回路を提供するもので、このハ
イプリント回路は各半部内に双方向伝送線路接続用の入
出力端子と、送信段接続用の入力端子と、受信機接続用
の出力端子と、ハイブリッド回路の入出力端子と好まし
くは1個の見かけの接地点との間に接続されたインピー
ダンス回路であってハイブリッド回路の入力端子と出力
端子にそれぞれ接続された分岐点を有するインピーダン
ス回路(例えば抵抗回路)と、見かけの接地点と電源ラ
インとの間に接続された好ましくは1個の信号トランジ
スタと、ハイブリッド回路の入出力端子とそれぞれの電
源ラインとの間にそれぞれ接続された1より大きい増倍
係数を有する電流増倍器としてのトランジスタであって
好ましくは当該半部の信号トランジスタを含む電流ミラ
ー回路内に挿入された2個の補助トランジスタとを具え
(上記の好ましい場合には2個の補助トランジスタを相
補形とし)、前記抵抗回路を線路整合条件とハイブリッ
ド平衡条件の双方を満足するよう設定したものであり、
このことは抵抗回路の総合インピーダンス、即ちハイブ
リッド回路の入出力端子と見かけの接地点との間の直列
接続抵抗の抵抗値と、補助トランジスタの増倍係数と、
線路インピーダンス、特にハイブリッド回路の入出力端
子に接続される伝送線路の線路抵抗値とを伝送線路から
見たハイブリッド回路の入出力抵抗値が線路抵抗値に等
しくなるように、もっと一般的に言うと、ハイブリッド
回路の入出力端子のインピーダンスが線路インピーダン
スの共役複素数になるように定めると共に、ハイブリッ
ド回路の入出力端子、出力端子、入力端子及び見かけの
接地点相互間の抵抗回路の部゛分抵抗値をハイブリッド
回路の入力端子の信号がハイブリッド回路の出力端子に
現われないように定めることを意味する。
上述したように、本発明の好適例においては、2個の補
助トランジスタを相補形にする。この場合、信号路内に
PNP )ランジスタが存在することになるが、現在の
技術状態ではその限界周波数がNPN)ランジスタの限
界周波数に近づいてきており、本例の場合にはハイブリ
ッド回路の各半部において両補助トランジスタはフル電
圧スイング駆動時に無視し得るほど小さなコレクターエ
ミッタ電圧を示すために最低の電源電圧を必要とするも
のになるという利点が得られる。
助トランジスタを相補形にする。この場合、信号路内に
PNP )ランジスタが存在することになるが、現在の
技術状態ではその限界周波数がNPN)ランジスタの限
界周波数に近づいてきており、本例の場合にはハイブリ
ッド回路の各半部において両補助トランジスタはフル電
圧スイング駆動時に無視し得るほど小さなコレクターエ
ミッタ電圧を示すために最低の電源電圧を必要とするも
のになるという利点が得られる。
他の好適例においては、信号路内にNPN)ランジスタ
のみを使用し、両半部の結合を既知のハイブリッド回路
と同様に軸対称にする。しかし、各半部につき1個の信
号トランジスタを用い、この単一信号トランジスタを同
一半部の2個の補助トランジスタと電流ミラー回路内に
組み込む。
のみを使用し、両半部の結合を既知のハイブリッド回路
と同様に軸対称にする。しかし、各半部につき1個の信
号トランジスタを用い、この単一信号トランジスタを同
一半部の2個の補助トランジスタと電流ミラー回路内に
組み込む。
ハイブリッド回路の入出力端子と出力端子との間の抵抗
の抵抗値は補助トランジスタの増倍係数に比例するため
、この抵抗をハイブリッド回路の入出力端子の抵抗値が
例えば5%の最大公差以内になる条件を満足する外部抵
抗として設計するのが好ましい。
の抵抗値は補助トランジスタの増倍係数に比例するため
、この抵抗をハイブリッド回路の入出力端子の抵抗値が
例えば5%の最大公差以内になる条件を満足する外部抵
抗として設計するのが好ましい。
整合抵抗を見かけの抵抗として簡単に設計することによ
り低電力消費が得られる、カットオフ周波数が高い、回
路構成が簡単である利点に加えて、本発明ハイブリッド
回路の他の利点は、回路を平衡させることができると共
にA級駆動することができ、且つ総合電流消費を時間的
に不変にして電源ラインを経るクロストークを阻止する
ことができ、且つ回路を極めてリニアにすることができ
る点にある。また、電源電圧及び電源電流をバイポーラ
ハイブリッド回路を1個以上のI” L層と積層するこ
とにより更に良好に利用することが可能になる。2〜4
mA (V、 23)の最大電源電流を設定すること
ができ、またこの電流を外部抵抗で制限することができ
る。
り低電力消費が得られる、カットオフ周波数が高い、回
路構成が簡単である利点に加えて、本発明ハイブリッド
回路の他の利点は、回路を平衡させることができると共
にA級駆動することができ、且つ総合電流消費を時間的
に不変にして電源ラインを経るクロストークを阻止する
ことができ、且つ回路を極めてリニアにすることができ
る点にある。また、電源電圧及び電源電流をバイポーラ
ハイブリッド回路を1個以上のI” L層と積層するこ
とにより更に良好に利用することが可能になる。2〜4
mA (V、 23)の最大電源電流を設定すること
ができ、またこの電流を外部抵抗で制限することができ
る。
図面につき本発明を説明する。
第1図は本発明による軸対称ハイブリッド回路の半部を
示す。この半部は2個の相補信号トランジスタT、、、
T、2及び2個の相補補助トランジスタThl、 T
h2を具え、PNP )ランジスタTsl及びThlの
ベースを演算増幅器A1の出力端子に一緒に接続すると
共にこれらトランジスタのエミッタを正電源ラインvI
に接続する。NPN)ランジスタTS2及びT’h2の
ベースを同様に一緒に演算増幅器A2.0出力端子に接
続すると共にそれらのエミッタを負電源ラインV2に接
続する。
示す。この半部は2個の相補信号トランジスタT、、、
T、2及び2個の相補補助トランジスタThl、 T
h2を具え、PNP )ランジスタTsl及びThlの
ベースを演算増幅器A1の出力端子に一緒に接続すると
共にこれらトランジスタのエミッタを正電源ラインvI
に接続する。NPN)ランジスタTS2及びT’h2の
ベースを同様に一緒に演算増幅器A2.0出力端子に接
続すると共にそれらのエミッタを負電源ラインV2に接
続する。
補助トランジスタT h 1+ T h 2のコレク
タをハイブリッド回路のこの半部の入出力端子I10に
一緒に接続する。この入出力端子I10は他の半部の入
出力端子に線路変成器(図示せず)の一方の巻線を経て
接続することができ、この線路変成器の他方の巻線を伝
送線路に接続することができる。
タをハイブリッド回路のこの半部の入出力端子I10に
一緒に接続する。この入出力端子I10は他の半部の入
出力端子に線路変成器(図示せず)の一方の巻線を経て
接続することができ、この線路変成器の他方の巻線を伝
送線路に接続することができる。
信号トランジスタTitのコレクタを演算増幅器A1の
非反転入力端子に接続し、演算増幅器A1の反転入力端
子を僅かに正の直流バイアス+dEを有すると共に信号
に対し接地された端子(”0+d[E”で示しである)
に接続し、信号トランジスタT、□のコレクタを演算増
幅器A2の非反転入力端子に接続し、この演算増幅器A
2の反転入力端子を僅かに負の直流バイアス−dεを有
すると共に信号に対し接地された端子(”0−dB”で
示しである)に接続する。演算増幅器A、及びA2の機
能の結果として信号トランジスタTil+ L。のコ
レクタが見かけ上接地され、即ちコレクタの電圧がアー
ス電位になるが、電流はアースに流れることはできない
。
非反転入力端子に接続し、演算増幅器A1の反転入力端
子を僅かに正の直流バイアス+dEを有すると共に信号
に対し接地された端子(”0+d[E”で示しである)
に接続し、信号トランジスタT、□のコレクタを演算増
幅器A2の非反転入力端子に接続し、この演算増幅器A
2の反転入力端子を僅かに負の直流バイアス−dεを有
すると共に信号に対し接地された端子(”0−dB”で
示しである)に接続する。演算増幅器A、及びA2の機
能の結果として信号トランジスタTil+ L。のコ
レクタが見かけ上接地され、即ちコレクタの電圧がアー
ス電位になるが、電流はアースに流れることはできない
。
換言すれば、信号トランジスタT51及びTs2は実質
的にはダイオードとして接続され、関連する補助トラン
ジスタThl及びTh2と電流ミラー回路を構成し、信
号トランジスタT’sl及びTs2のコクレタ電流を等
しくせしめる。補助トランジスタTh+及びTh2は電
流増幅器として接続され、例えば補助トランジスタTh
l及びTh□のエミッタライン内に、信号トランジスタ
Tsl及びT、□のエミッタライン内のエミッタ抵抗(
図示せず)のn分の1のエミッタ抵抗が存在する結果と
してその電流増倍係数が信号トランジスタのn倍になり
、これを図中にそれぞれビ及びR4で示しである)。
的にはダイオードとして接続され、関連する補助トラン
ジスタThl及びTh2と電流ミラー回路を構成し、信
号トランジスタT’sl及びTs2のコクレタ電流を等
しくせしめる。補助トランジスタTh+及びTh2は電
流増幅器として接続され、例えば補助トランジスタTh
l及びTh□のエミッタライン内に、信号トランジスタ
Tsl及びT、□のエミッタライン内のエミッタ抵抗(
図示せず)のn分の1のエミッタ抵抗が存在する結果と
してその電流増倍係数が信号トランジスタのn倍になり
、これを図中にそれぞれビ及びR4で示しである)。
実際にはこれは補助トランジスタT)lI+ Th2
と信号トランジスタTil+ L2のエミッタ面積を相
違させること又はこの手段と上述の手段との組合せによ
り精密に実現することができる。
と信号トランジスタTil+ L2のエミッタ面積を相
違させること又はこの手段と上述の手段との組合せによ
り精密に実現することができる。
このハイブリッド回路半部の入出力端子I/○と補助ト
ランジスタThl、 T、h2のコレクタとの接続点と
、信号トランジスタT’t+のコレクタと演算増幅A、
の非反転入力端子との接続点及び信号トランジスタT1
2のコレクタと演算増幅器A2の非反転入力端子との接
続点との間にインピーダンス回路を挿入する。このイン
ピーダンス回路は、図示の実施例では、抵抗回路R,,
R2,R3と、3個の小抵抗のT形接続とを具え、この
T形接続は並列分枝に挿入された2個の小抵抗2dRと
直列分枝に挿入された1個の小抵抗−dRを有し、後者
の小抵抗−dRの遊端は抵抗回路の抵抗R3に接続し、
前者の小抵抗2dRの遊端は信号トランジスタT %
I +Ts2のコレクタと演算増幅器AI、A2の非反
転入力端子との接続点にそれぞれ接続する。抵抗−dR
と抵抗R3との接続点をBで示し、ハイブリッド回路半
部の入力端子■を抵抗R2とR3との接続点に接続し、
その出力端子Oを抵抗R1とR2との接続点に接続する
。実際上の理由のためにR3−dR>Oとする。
ランジスタThl、 T、h2のコレクタとの接続点と
、信号トランジスタT’t+のコレクタと演算増幅A、
の非反転入力端子との接続点及び信号トランジスタT1
2のコレクタと演算増幅器A2の非反転入力端子との接
続点との間にインピーダンス回路を挿入する。このイン
ピーダンス回路は、図示の実施例では、抵抗回路R,,
R2,R3と、3個の小抵抗のT形接続とを具え、この
T形接続は並列分枝に挿入された2個の小抵抗2dRと
直列分枝に挿入された1個の小抵抗−dRを有し、後者
の小抵抗−dRの遊端は抵抗回路の抵抗R3に接続し、
前者の小抵抗2dRの遊端は信号トランジスタT %
I +Ts2のコレクタと演算増幅器AI、A2の非反
転入力端子との接続点にそれぞれ接続する。抵抗−dR
と抵抗R3との接続点をBで示し、ハイブリッド回路半
部の入力端子■を抵抗R2とR3との接続点に接続し、
その出力端子Oを抵抗R1とR2との接続点に接続する
。実際上の理由のためにR3−dR>Oとする。
平衡状態では演算増幅器A1の動作によって小直流電圧
十dEが信号トランジスタTilのコレクタに供給され
る。同様に小直流電圧−dEが信号トランジスタTS2
のコレクタに供給される。従って、零入力端子J=2d
E/4dRがトランジスタThlのコレクタから信号ト
ランジスタTs2のコレクタへと流れ、且つ補助トラン
ジスタTh、、 Th□の係数nの結果として零入力
電流nJが補助トランジスタTh+のコレクタから補助
トランジスタTh□のコレクタへと流れる。
十dEが信号トランジスタTilのコレクタに供給され
る。同様に小直流電圧−dEが信号トランジスタTS2
のコレクタに供給される。従って、零入力端子J=2d
E/4dRがトランジスタThlのコレクタから信号ト
ランジスタTs2のコレクタへと流れ、且つ補助トラン
ジスタTh、、 Th□の係数nの結果として零入力
電流nJが補助トランジスタTh+のコレクタから補助
トランジスタTh□のコレクタへと流れる。
n>>lの場合、最大の電流消費が補助トランジスタT
h l+ T h 2内で生ずる。信号電流lLが
入出力端子I/○に流入するものとすると、補助トラン
ジスタThl内を流れる電流は約nJ−+t/2になる
と共に補助トランジスタTh2内を流れる電流はnJ+
i、/2になる。
h l+ T h 2内で生ずる。信号電流lLが
入出力端子I/○に流入するものとすると、補助トラン
ジスタThl内を流れる電流は約nJ−+t/2になる
と共に補助トランジスタTh2内を流れる電流はnJ+
i、/2になる。
第1図に示すハイブリッド回路半部に対しては線路電流
ILが入出力端子I10に流入するものと仮定したため
、この電流1.は他方の半部の入出力端子から流れてく
るため、この他方の半部に対しては補助トランジスタT
h1に対応する他方の半部内の補助トランジスタを流れ
る電流はnJ+1t / 2になると共に補助トランジ
スタT’hzに対応する他方の半部内の補助トランジス
タを流れる電流はnJ−it/ 2になる。
ILが入出力端子I10に流入するものと仮定したため
、この電流1.は他方の半部の入出力端子から流れてく
るため、この他方の半部に対しては補助トランジスタT
h1に対応する他方の半部内の補助トランジスタを流れ
る電流はnJ+1t / 2になると共に補助トランジ
スタT’hzに対応する他方の半部内の補助トランジス
タを流れる電流はnJ−it/ 2になる。
従って、全ハイブリッド回路の総合電流消費は信号電流
it と無関係に2 (n+1) Jになる。全ハイブ
リッド回路における時間的に不変の電流消費の結果とし
て、集積回路内の電源ラインはかなりの抵抗値を持ち得
ることにより生じ得る同一の電源ラインにより給電され
る他の回路へのクロストークが避けられる。
it と無関係に2 (n+1) Jになる。全ハイブ
リッド回路における時間的に不変の電流消費の結果とし
て、集積回路内の電源ラインはかなりの抵抗値を持ち得
ることにより生じ得る同一の電源ラインにより給電され
る他の回路へのクロストークが避けられる。
トランジスタThI及びT、2は負電流を処理し得ない
。このためこれらトランジスタの電源電流nJを旧/2
のピーク値より大きくする必要がある。大きなnに対し
ては旧が線路電流11に略々等しいという条件が成立す
る。線路電流1.は送信機から入来する部分iいと受信
機への部分ILrから成る。次の条件: 2nj>(iい+1.r)のピーク値 を成り立たせる必要がある。更に、電源ラインV+及び
V2間の電源電圧は線路電圧V1のピーク値の2倍より
大きくする必要がある。前記電源電圧がEの場合、次の
条件: E>(V、r−Vい)のピーク値 を成り立たせる必要がある。
。このためこれらトランジスタの電源電流nJを旧/2
のピーク値より大きくする必要がある。大きなnに対し
ては旧が線路電流11に略々等しいという条件が成立す
る。線路電流1.は送信機から入来する部分iいと受信
機への部分ILrから成る。次の条件: 2nj>(iい+1.r)のピーク値 を成り立たせる必要がある。更に、電源ラインV+及び
V2間の電源電圧は線路電圧V1のピーク値の2倍より
大きくする必要がある。前記電源電圧がEの場合、次の
条件: E>(V、r−Vい)のピーク値 を成り立たせる必要がある。
最悪の場合にはり、23 標準規格に従う1ミリワツ
ト、600オームの伝送線路上の総合最大信号レベルに
対して0.5ミリワツトの送信電力と、0゜5 ミリワ
ットの受信電力が関連するため、lLt+1旨のピーク
値は20〜3ミリアンペアの平方根であると共にVLt
VLrのピーク値は2.4ボルトの平方根であり、全
ハイブリッド回路に対する理論的に最小の電力消費は (電源ラインv、、v2間の電圧差) X2nJ・J
Y7×5工百 ミリワット・ 4ミリワツトになる。
ト、600オームの伝送線路上の総合最大信号レベルに
対して0.5ミリワツトの送信電力と、0゜5 ミリワ
ットの受信電力が関連するため、lLt+1旨のピーク
値は20〜3ミリアンペアの平方根であると共にVLt
VLrのピーク値は2.4ボルトの平方根であり、全
ハイブリッド回路に対する理論的に最小の電力消費は (電源ラインv、、v2間の電圧差) X2nJ・J
Y7×5工百 ミリワット・ 4ミリワツトになる。
次に、本発明ハイブリッド回路の実施例に対する線路整
合条件を計算する。
合条件を計算する。
it・1.=0であるものとすると、第1図に示す半部
の入出力端子I10に流入する電流1.は抵抗回路R,
,R2,R3に電流1を生じ、この電流は信号トランジ
スタ’rs+、 Ta2を流れる電流i/2に分岐し、
補助トランジスタThl、 Th2に電流器/2を流
れせしめる。入出力端子I10にキルヒホッフの法則を
適用すると、+1=nt/2”nt/2+1= (n+
1)+になる。信号トランジスタTSl+T%□のコレ
クタは見かけのアースであるため、抵抗2drを互いに
並列に接続し、この並列回路を抵抗罰Rと直列に接続す
ると正味の抵抗値はOオームになる。直列接続抵抗の総
合抵抗値をRI+R2+R3・RLotとし、入出力端
子I10上の信号電圧をV、とし、入出力端子I10に
接続された線路変成器により線路抵抗が見かけ主接地さ
れた172線路抵抗値R5/2に変換されるものとする
と、 VL = 1Rtot = RL/2 ・It = R
t/2X(n+1)+が成り立ち、これから Rt、t=(n+1)L/2 (線路整合条件)になる
。
の入出力端子I10に流入する電流1.は抵抗回路R,
,R2,R3に電流1を生じ、この電流は信号トランジ
スタ’rs+、 Ta2を流れる電流i/2に分岐し、
補助トランジスタThl、 Th2に電流器/2を流
れせしめる。入出力端子I10にキルヒホッフの法則を
適用すると、+1=nt/2”nt/2+1= (n+
1)+になる。信号トランジスタTSl+T%□のコレ
クタは見かけのアースであるため、抵抗2drを互いに
並列に接続し、この並列回路を抵抗罰Rと直列に接続す
ると正味の抵抗値はOオームになる。直列接続抵抗の総
合抵抗値をRI+R2+R3・RLotとし、入出力端
子I10上の信号電圧をV、とし、入出力端子I10に
接続された線路変成器により線路抵抗が見かけ主接地さ
れた172線路抵抗値R5/2に変換されるものとする
と、 VL = 1Rtot = RL/2 ・It = R
t/2X(n+1)+が成り立ち、これから Rt、t=(n+1)L/2 (線路整合条件)になる
。
本発明ハイブリッド回路においては平衡状態において帰
還のために正しい成端インピーダンスを構成する見かけ
のインピーダンスの結果として、電子的手段により伝送
中平衡状態での消散損失が最小になる。
還のために正しい成端インピーダンスを構成する見かけ
のインピーダンスの結果として、電子的手段により伝送
中平衡状態での消散損失が最小になる。
次に、便宜上、入力端子Iの信号電流l、は出力端子O
に信号電圧Oを生じるもの古して、ハイブリッド平衡条
件を計算する。入力端子■の信号電流l、は抵抗R2及
びR3のために第1図に示すように部分信号電流12及
び13に分岐し、これら部分信号電流に対しては が成り立つ。
に信号電圧Oを生じるもの古して、ハイブリッド平衡条
件を計算する。入力端子■の信号電流l、は抵抗R2及
びR3のために第1図に示すように部分信号電流12及
び13に分岐し、これら部分信号電流に対しては が成り立つ。
同様に入出力端子I10は単線路抵抗R5/2を経て見
かけ上アースされるものとする。入力端子Iの送信電流
1.は出力端子OからOに等しい信号電流l、を生ずる
ものと仮定しであるため信号電流I2はR2及びR1を
経て流れる。この結果数の等式が成り立つ。
かけ上アースされるものとする。入力端子Iの送信電流
1.は出力端子OからOに等しい信号電流l、を生ずる
ものと仮定しであるため信号電流I2はR2及びR1を
経て流れる。この結果数の等式が成り立つ。
1、°R5/2=12°R1
部分信号電流13はR3を経て信号トランジスタ’rs
+、 T%□へと等しく分岐する結果、これらの等し
く分岐された部分信号電流のn倍の電流が補助トランジ
スタ’r’h、、 Th□ に生ずるため、ir =
ni3/2+ni3/2−i2が成立する。
+、 T%□へと等しく分岐する結果、これらの等し
く分岐された部分信号電流のn倍の電流が補助トランジ
スタ’r’h、、 Th□ に生ずるため、ir =
ni3/2+ni3/2−i2が成立する。
従って、次式が成立する。
RL/2 ・(n+3−12) □ L ・12又は、
又は、
(n 1) ・RL/2= R1
になる。更に、R2・R3・R5/2の場合には線路整
合条件も同時に満足される。
合条件も同時に満足される。
数値例としてR2=R3=RL/2= 300 オーム
と選択すると、R,=(n−1)・300オームになる
。例えば、n−12の場合、R1は3.3キロオームに
なる。先に考察したように、抵抗R1は外部抵抗として
設計することができる。
と選択すると、R,=(n−1)・300オームになる
。例えば、n−12の場合、R1は3.3キロオームに
なる。先に考察したように、抵抗R1は外部抵抗として
設計することができる。
相補補助トランジスタTh、、 Th、の使用のため
に第1図の設計の本発明ハイブリッド回路は電源ライン
V1及びV2の電圧差である電源電圧を必要とするが、
この電圧差は信号電圧V、のピーク値に補助トランジス
タThl、 Th2のコレクターエミックパスの飽和
電圧(約100ミ’Jボルトになり得る)の2倍の値を
加えた値以上にする必要があるだけである。
に第1図の設計の本発明ハイブリッド回路は電源ライン
V1及びV2の電圧差である電源電圧を必要とするが、
この電圧差は信号電圧V、のピーク値に補助トランジス
タThl、 Th2のコレクターエミックパスの飽和
電圧(約100ミ’Jボルトになり得る)の2倍の値を
加えた値以上にする必要があるだけである。
第1図の回路に基づく本発明による相補トランジスタを
具えるハイブリッド回路のもっと実際的な例を第2図に
つき以下に説明する。
具えるハイブリッド回路のもっと実際的な例を第2図に
つき以下に説明する。
第2図はハイブリッド回路全体を示し、本例ではその両
手部は軸対称でなくユニバーサル結合を構成することが
明瞭に示されている。第1図の素子と対応する素子は同
一の符号で示しである。各半部内に直流電流源Sを設け
ることにより第1図の抵抗−dR及び2dRを省略する
ことができると共に、演算増幅器A1及びA2の反転入
力端子における小直流電圧dE及び−dEを不要にする
ことができる。右半部内の対応する素子は同一の符号に
アクセント記号を付して示しである。それぞれの結合ト
ランジスタT5及びTy’を第2図に示すハイブリッド
回路の両手部間に延在させである。
手部は軸対称でなくユニバーサル結合を構成することが
明瞭に示されている。第1図の素子と対応する素子は同
一の符号で示しである。各半部内に直流電流源Sを設け
ることにより第1図の抵抗−dR及び2dRを省略する
ことができると共に、演算増幅器A1及びA2の反転入
力端子における小直流電圧dE及び−dEを不要にする
ことができる。右半部内の対応する素子は同一の符号に
アクセント記号を付して示しである。それぞれの結合ト
ランジスタT5及びTy’を第2図に示すハイブリッド
回路の両手部間に延在させである。
第1図に示す半部に対応する第2図に示すハイブリッド
回路の半部を以後左手部と称し、他方の半部を右手部と
称す。
回路の半部を以後左手部と称し、他方の半部を右手部と
称す。
i、=i、判であるものとすると、左半部の入出力端子
I10に流入する信号電流】、は抵抗回路RI+R2,
R3を経て、電流Jを供給する電流源Sと信号トランジ
スタTs2のコレクタと演算増幅器A2の非反転入力端
子との接続点に流れる電流1を生ずる。演算増幅器A2
の出力端子は信号トランジスタTs2のベースに接続さ
れ、その反転入力端子は基準電圧(接地点)に接続され
、この基準電圧には演算増幅器A1の反転入力端子も接
続され、その非反転入力端子は信号トランジスタT s
+のコレクタに接続され、その出力端子は信号トラン
ジスタTslのベースに接続される。このように接続さ
れた演算増幅器Al、A2により、信号トランジスタT
s l + T s 2は実際上ダイオードとして
接続される。信号トランジスタTi2のベースは補助ト
ランジスタTh2のベースに接続されると共に結合トラ
ンジスタT2のベースに接続される。この電流ミラー回
路のために信号トランジスタTS□、補助トランジスタ
Th□及び結合トランジスタTkのコレクタ電流は比1
:n:lの関係になる。同様に、右半部の信号トランジ
スタT5゜′、補助トランジスタTh□′及び結合トラ
ンジスタTk′のコレクタ電流も1:n:1の関係にな
る。更に、左半部の信号トランジスタTslは右手部の
結合トランジスタTk ′とユニバーサル結合され、且
つ演算増幅器AIは殆んど何の電流も引き出さないため
、そのコレクタ電流が結合トランジスタTk′のコレク
タ電流に等しくなる。信号トランジスタ11”51は実
際上ダイオードとして接続され、そのベースは補助トラ
ンジスタTh+のベースに接続されているため電流ミラ
ー回路を構成し、補助トランジスタThlのコレクタ電
流は信号トランジスタT51のコレクタ電流のn倍にな
る。これがため、左半部の補助トランジスタThl及び
信号トランジスタTSIと右半部の結合トランジスタT
k’、信号トランジスタT、2′及び補助トランジスタ
Th2 ’とから成る回路は電流ミラー回路と言うこと
ができる。同じことが左半部の信号トランジスタTS□
、補助トランジスタTh2及び結合トランジスタTよと
右半部の信号トランジスタT51′及び補助トランジス
タTh+ ’について言える。
I10に流入する信号電流】、は抵抗回路RI+R2,
R3を経て、電流Jを供給する電流源Sと信号トランジ
スタTs2のコレクタと演算増幅器A2の非反転入力端
子との接続点に流れる電流1を生ずる。演算増幅器A2
の出力端子は信号トランジスタTs2のベースに接続さ
れ、その反転入力端子は基準電圧(接地点)に接続され
、この基準電圧には演算増幅器A1の反転入力端子も接
続され、その非反転入力端子は信号トランジスタT s
+のコレクタに接続され、その出力端子は信号トラン
ジスタTslのベースに接続される。このように接続さ
れた演算増幅器Al、A2により、信号トランジスタT
s l + T s 2は実際上ダイオードとして
接続される。信号トランジスタTi2のベースは補助ト
ランジスタTh2のベースに接続されると共に結合トラ
ンジスタT2のベースに接続される。この電流ミラー回
路のために信号トランジスタTS□、補助トランジスタ
Th□及び結合トランジスタTkのコレクタ電流は比1
:n:lの関係になる。同様に、右半部の信号トランジ
スタT5゜′、補助トランジスタTh□′及び結合トラ
ンジスタTk′のコレクタ電流も1:n:1の関係にな
る。更に、左半部の信号トランジスタTslは右手部の
結合トランジスタTk ′とユニバーサル結合され、且
つ演算増幅器AIは殆んど何の電流も引き出さないため
、そのコレクタ電流が結合トランジスタTk′のコレク
タ電流に等しくなる。信号トランジスタ11”51は実
際上ダイオードとして接続され、そのベースは補助トラ
ンジスタTh+のベースに接続されているため電流ミラ
ー回路を構成し、補助トランジスタThlのコレクタ電
流は信号トランジスタT51のコレクタ電流のn倍にな
る。これがため、左半部の補助トランジスタThl及び
信号トランジスタTSIと右半部の結合トランジスタT
k’、信号トランジスタT、2′及び補助トランジスタ
Th2 ’とから成る回路は電流ミラー回路と言うこと
ができる。同じことが左半部の信号トランジスタTS□
、補助トランジスタTh2及び結合トランジスタTよと
右半部の信号トランジスタT51′及び補助トランジス
タTh+ ’について言える。
第2図のハイブリッド回路はt目補形に設計することが
でき、即ちPNP )ランジスタをNPN)ランジスク
と、及びその逆に置換することができる。
でき、即ちPNP )ランジスタをNPN)ランジスク
と、及びその逆に置換することができる。
第1図と同様に、線路整合条件は次のように計算するこ
とができ、 RtoL =R+−R2+R,=(2n+l) l R
,/2ハイプリント平衡条件は Rt/2 ・(2nR2−R3) = R+ ・R3に
なる。
とができ、 RtoL =R+−R2+R,=(2n+l) l R
,/2ハイプリント平衡条件は Rt/2 ・(2nR2−R3) = R+ ・R3に
なる。
R2とR3を等しくすると、両条件は
R+ =(2n−1) −RL/2 及びRi=L=
Rt/2 (D場合に満足される。
Rt/2 (D場合に満足される。
次に軸対称ハイブリッド回路の好適例を第3図につき説
明する。第3図に示すように本例は信号路内にNPN)
ランジスタのみを用いる。この場合限界周波数が高くな
るが電源電圧として1つのベース−エミッタ電圧分だけ
高い電圧を必要とする不利がある。第3図においても第
1図の素子と対応する素子は同一の符号で示しである。
明する。第3図に示すように本例は信号路内にNPN)
ランジスタのみを用いる。この場合限界周波数が高くな
るが電源電圧として1つのベース−エミッタ電圧分だけ
高い電圧を必要とする不利がある。第3図においても第
1図の素子と対応する素子は同一の符号で示しである。
第3図のハイブリッド回路半部には単一の信号トランジ
スタT、を具え、そのコレクタは反転入力端子が基準電
圧(アース)に接続された演算増幅器Aを経て見かけ上
接地され、この信号トランジスタTSは、演算増幅器A
の非反転入力端子をこのトランジスタのコレクタに接続
すると共にその出力端子をこのトランジスタのベースに
接続することにより実際上ダイオードとして接続する。
スタT、を具え、そのコレクタは反転入力端子が基準電
圧(アース)に接続された演算増幅器Aを経て見かけ上
接地され、この信号トランジスタTSは、演算増幅器A
の非反転入力端子をこのトランジスタのコレクタに接続
すると共にその出力端子をこのトランジスタのベースに
接続することにより実際上ダイオードとして接続する。
この信号トランジスタT、は補助トランジスタTh2と
相まって電流ミラー回路を構成し、補助トランジスタT
h2のコレクタ電流を信号トランジスタT、の電流のn
倍にする。信号トランジスタT、は補助トランジスタT
h2と電流ミラー回路を構成するのみならず結合トラン
ジスタTkとも電流ミラー回路を構成する。結合トラン
ジスタTkのコレクタ電流は信号トランジスタT5のコ
レクタ電流に等しい。補助トランジスタThl及びTh
2と並列にトランジスタTc+及びTc2をそれぞれ接
続し、トランジスタTcJをダイオードとして接続する
。結合トランジスタTkのコレクタをトランジスタTe
lのコレクタに接続し、直流電流源S2をこれらコレク
タの接続点に接続し、電流2Jを供給する。電流Jを供
給する電流源S1を抵抗回路RI+ R2,R3と信号
トランジスタT、のコレクタと演算増幅器Aの非反転入
力端子との接続点に接続する。
相まって電流ミラー回路を構成し、補助トランジスタT
h2のコレクタ電流を信号トランジスタT、の電流のn
倍にする。信号トランジスタT、は補助トランジスタT
h2と電流ミラー回路を構成するのみならず結合トラン
ジスタTkとも電流ミラー回路を構成する。結合トラン
ジスタTkのコレクタ電流は信号トランジスタT5のコ
レクタ電流に等しい。補助トランジスタThl及びTh
2と並列にトランジスタTc+及びTc2をそれぞれ接
続し、トランジスタTcJをダイオードとして接続する
。結合トランジスタTkのコレクタをトランジスタTe
lのコレクタに接続し、直流電流源S2をこれらコレク
タの接続点に接続し、電流2Jを供給する。電流Jを供
給する電流源S1を抵抗回路RI+ R2,R3と信号
トランジスタT、のコレクタと演算増幅器Aの非反転入
力端子との接続点に接続する。
第3図のハイブリッド回路半部の入出力端子I10に供
給される線路信号電流i、が抵抗回路R1+R2,R,
を流れる電流iを生ずるものとし、且つ1r=i、=Q
であるものとすると、電流iは信号トランジスタT、を
経て流れ、従って結合トランジスタTk及びトランジス
タTC2にも流れると共に、電流旧が補助トランジスタ
T’haを経て流れる。結合トランジスタT、に電流i
が流れると、トランジスタTc1にも電流iが流れ、こ
の電流により電流旧が補助トランジスタThlを経て流
れる。
給される線路信号電流i、が抵抗回路R1+R2,R,
を流れる電流iを生ずるものとし、且つ1r=i、=Q
であるものとすると、電流iは信号トランジスタT、を
経て流れ、従って結合トランジスタTk及びトランジス
タTC2にも流れると共に、電流旧が補助トランジスタ
T’haを経て流れる。結合トランジスタT、に電流i
が流れると、トランジスタTc1にも電流iが流れ、こ
の電流により電流旧が補助トランジスタThlを経て流
れる。
換言すれば、補助トランジスタThl及びT’h2は電
流ミラー回路内で信号トランジスタT、に接続されるこ
とになる。
流ミラー回路内で信号トランジスタT、に接続されるこ
とになる。
前述の実施例と同様に、線路整合条件は、Rto、=(
2n+3)・R3/2 になる。
2n+3)・R3/2 になる。
ハイブリッド平衡条件は、
((2n+2)L L) ・Rt/2 =R+ ・R3
になる。
になる。
ここでもR2=R3とすると、これら2つの条件はR3
:(2n+1)・RJ2及びR,=R,=RL/2の場
合に満足される。
:(2n+1)・RJ2及びR,=R,=RL/2の場
合に満足される。
以上では1:1の線路出力変成比であるものとしたが、
異なる線路出力変成比に対しても最大線路信号電圧を電
源電圧に適応させることができる。
異なる線路出力変成比に対しても最大線路信号電圧を電
源電圧に適応させることができる。
この手段を実行することにより他の変成比を線路整合及
びハイブリッド平衡条件のパラメータとして作用させる
ことができる。1:mの比においては第3図に対して次
の条件 L = m2(2n+1) j Rt/2 及びR2
=R3=m2・Rt/2が成り立つ。
びハイブリッド平衡条件のパラメータとして作用させる
ことができる。1:mの比においては第3図に対して次
の条件 L = m2(2n+1) j Rt/2 及びR2
=R3=m2・Rt/2が成り立つ。
第3図においては、電流源S2がトランジスタTclに
、結合トランジスタT、及び従って信号トランジスタT
5を流れる電流に相補関係の電流を供給せしめる。
、結合トランジスタT、及び従って信号トランジスタT
5を流れる電流に相補関係の電流を供給せしめる。
第3図においても、電流増倍係数nが入出力端子I10
に例えば300オームの見かけの人力抵抗値を与える。
に例えば300オームの見かけの人力抵抗値を与える。
第3図において、入力端子■の送信電流i、は、1r=
0の場合、入出力端子I10に、に等しい線路電流を生
じ、R2=R3の場合には1、= (n+0.5)・
l。
0の場合、入出力端子I10に、に等しい線路電流を生
じ、R2=R3の場合には1、= (n+0.5)・
l。
になる。
出力端子0において受信機により受信される信号電圧v
、は に等しくなる。R7= (2n+1> I RL/2及
びR2=R3=R5/2の場合には L になる。
、は に等しくなる。R7= (2n+1> I RL/2及
びR2=R3=R5/2の場合には L になる。
以上説明した本発明による集積可能な対称平衡ハイブリ
ッド回路の実施例では説明を明瞭とするために信号トラ
ンジスタのコレクタを見かけ上接地すると共にこれらト
ランジスタを実際上ダイオードとして接続して電流ミラ
ー回路とするために演算増幅器を使用するものとした。
ッド回路の実施例では説明を明瞭とするために信号トラ
ンジスタのコレクタを見かけ上接地すると共にこれらト
ランジスタを実際上ダイオードとして接続して電流ミラ
ー回路とするために演算増幅器を使用するものとした。
しかし、斯かる演算増幅器の使用は必ずしも必要なく、
第4A〜C図につき以下に説明するように見かけの接地
点を当業者に明らかな方法により簡単に与えることがで
きる。
第4A〜C図につき以下に説明するように見かけの接地
点を当業者に明らかな方法により簡単に与えることがで
きる。
第4A−C図は第3図に対応し、対応する素子は同一の
符号で示しである。第3図と第4A図との差異は信号ト
ランジスタT、をダイオードとして接続し、且つ演算増
幅器AをPNP )ランジスタTVと置換し、このトラ
ンジスタのベースを基準電圧“0″ (アース)に、そ
のコレクタをトランジスタTI + Tk * T
e3及びT、、□のベースの共通接続点に、そのエミッ
タを直流電流源S1と抵抗R3との接続点に接続し、ト
ランジスタT、のコレクタをこの接続点に接続してない
点にある。
符号で示しである。第3図と第4A図との差異は信号ト
ランジスタT、をダイオードとして接続し、且つ演算増
幅器AをPNP )ランジスタTVと置換し、このトラ
ンジスタのベースを基準電圧“0″ (アース)に、そ
のコレクタをトランジスタTI + Tk * T
e3及びT、、□のベースの共通接続点に、そのエミッ
タを直流電流源S1と抵抗R3との接続点に接続し、ト
ランジスタT、のコレクタをこの接続点に接続してない
点にある。
この第4A図の回路の欠点は、抵抗R8と直流電流源S
+ とPNP )ランジスタTvのエミッタとの接続
点に、このトランジスタTVのベース−エミッタ電圧の
ために近似的にしか見かけの接地点を与えることができ
ない点にある。第4B及び40図はこの問題を解決した
もので、第4A図のPNP)ランジスタT、を複数個の
トランジスタと場合によりダイオードを用いてシミュー
トしである(Tv)。第4B、4C図においてす、
e及びCはシミュレートしたPNPトランジスタTVの
ベース、エミッタ及びコレクタ接続を示す。
+ とPNP )ランジスタTvのエミッタとの接続
点に、このトランジスタTVのベース−エミッタ電圧の
ために近似的にしか見かけの接地点を与えることができ
ない点にある。第4B及び40図はこの問題を解決した
もので、第4A図のPNP)ランジスタT、を複数個の
トランジスタと場合によりダイオードを用いてシミュー
トしである(Tv)。第4B、4C図においてす、
e及びCはシミュレートしたPNPトランジスタTVの
ベース、エミッタ及びコレクタ接続を示す。
第4A−C図に示す回路の動作は当業者に明らかであり
、これ以上説明しないが、これらの回路はもっと多くの
形態に設計することができる。
、これ以上説明しないが、これらの回路はもっと多くの
形態に設計することができる。
直流電流源s、s’、s、及びS2並びに図示されてな
い直流電流源はP N P )ランジスタとするのが好
ましい。
い直流電流源はP N P )ランジスタとするのが好
ましい。
第1図は本発明の詳細な説明するための本発明ハイブリ
ッド回路の一例の回路図、 第2図は本発明ハイブリッド回路の好適例の全体を示す
回路図、 第3図は本発明ハイブリッド回路の他の好適例の半部を
示す回路図、 第4A−C図は第3図のハイブリッド回路の場合におけ
る見かけ上の接地点の実現子役の3つの例を示す回路図
である。 T S I + T S 2・・・信号トランジスタ
’rho、 Th□・・・補助トランジスタAI、A
2・・・演算増幅器 R,、R2,R3・・・インピーダンスI10・・・入
出力端子 ■・・・入力端子 0・・・出力端子 v、、V、・・・正及び負電源ライン S、、 S2. S3・・・電流源 T、・・・結合トランジスタ
ッド回路の一例の回路図、 第2図は本発明ハイブリッド回路の好適例の全体を示す
回路図、 第3図は本発明ハイブリッド回路の他の好適例の半部を
示す回路図、 第4A−C図は第3図のハイブリッド回路の場合におけ
る見かけ上の接地点の実現子役の3つの例を示す回路図
である。 T S I + T S 2・・・信号トランジスタ
’rho、 Th□・・・補助トランジスタAI、A
2・・・演算増幅器 R,、R2,R3・・・インピーダンスI10・・・入
出力端子 ■・・・入力端子 0・・・出力端子 v、、V、・・・正及び負電源ライン S、、 S2. S3・・・電流源 T、・・・結合トランジスタ
Claims (1)
- 【特許請求の範囲】 1、入力端子、出力端子及び入出力端子を有するハイブ
リッド回路であって、少なくとも1個の信号トランジス
タと、関連する信号トランジスタと一緒に電流増倍器と
して回路内に組みこまれた少なくとも1個の補助トラン
ジスタと、関連する信号トランジスタと一緒に回路内に
組こまれたインピーダンス回路とを具え、このインピー
ダンス回路内の1つの接続点を当該ハイブリッド回路の
出力端子に接続し、このインピーダンス回路は補助トラ
ンジスタの増倍係数に関連する所定の総合インピーダン
スを有して当該ハイブリッド回路が線路整合条件を満足
するよう構成されたハイブリッド回路において、前記イ
ンピーダンス回路をハイブリッド回路の入出力端子と少
なくとも1個の見かけ上の接地点との間に接続すると共
にハイブリッド回路の入力端子に接続されたもう1つの
接続点を有するものとし、且つ信号トランジスタを関連
する見かけ上の接地点と、関連する電源ラインとの間に
接続し、且つ同一の増倍係数を有する2個の補助トラン
ジスタをそれぞれの電源ラインとハイブリッド回路の入
出力端子との間に接続すると共に少なくとも1個の信号
トランジスタを有する電流ミラー回路内に組み込み、前
記インピーダンス回路内の接続点で区分される部分イン
ピーダンスをハイブリッド平衡条件が満足されるように
選択してあることを特徴とするハイブリッド回路。 2、単一の信号トランジスタを具える特許請求の範囲1
記載のハイブリッド回路において、前記インピーダンス
回路をハイブリッド回路の入出力端子と単一の見かけ上
の接地点との間に接続し、前記単一の信号トランジスタ
をこの単一の見かけ上の接地点と第1の電源ラインとの
間に接続し、この信号トランジスタを流れる電流に対し
同一の増倍係数を有する2個の補助トランジスタを第1
及び第2の電源ラインと、ハイブリッド回路の入出力端
子との間にそれぞれ接続すると共に前記単一の信号トラ
ンジスタを含む電流ミラー回路内に組み込んであること
を特徴とするハイブリッド回路。 3、2個の補助トランジスタは相補形であることを特徴
とする特許請求の範囲1記載のハイブリッド回路。 4、相補形の第1及び第2信号トランジスタを具える特
許請求の範囲3記載のハイブリッド回路において、前記
インピーダンス回路はハイブリッド回路の入出力端子と
第1及び第2の見かけの上の接地点との間に接続し、第
1及び第2信号トランジスタを第1及び第2の見かけ上
の接地点と第1及び第2の電源ラインとの間にそれぞれ
接続し、且つ第1及び第2信号トランジスタを流れる電
流に対し同一の増倍係数を有する相補形の第1及び第2
補助トランジスタを第1及び第2の電源ラインとハイブ
リッド回路の入出力端子との間にそれぞれ接続すると共
にそれぞれ第1及び第2信号トランジスタと電流ミラー
回路内に組み込み、第1信号トランジスタと第1補助ト
ランジスタを同一の導電型にしてあることを特徴とする
ハイブリッド回路。 5、対称構成の特許請求の範囲3記載のハイブリッド回
路において、各半部は当該半部の補助トランジスタの一
方と電流ミラー回路内に組み込まれた信号トランジスタ
を具え、この半部の他方の補助トランジスタは他方の半
部の関連する信号トランジスタと電流ミラー回路内に組
み込んであることを特徴とするハイブリッド回路。 6、各々単一の信号トランジスタを有する第1及び第2
半部を具える特許請求の範囲5記載のハイブリッド回路
において、各半部内ではインピーダンス回路を当該半部
の入出力端子と見かけ上の接地点との間に接続し、単一
の信号トランジスタをこの見かけ上の接地点と第1電源
ラインとの間に接続し、且つこの単一の信号トランジス
タを流れる電流に対し同一の増倍係数を有する2個の補
助トランジスタを第1及び第2電源ラインと当該半部の
入出力端子との間にそれぞれ接続すると共に単一の信号
トランジスタと電流ミラー回路内に組み込み、第1半部
の単一信号トランジスタをこの半部の第1補助トランジ
スタと第2半部の第2補助トランジスタを含む電流ミラ
ー回路内に組み込み、第2半部の単一信号トランジスタ
をこの半部の第1補助トランジスタと第1半部の第2補
助トランジスタを含む電流ミラー回路内に組み込んであ
ることを特徴とするハイブリッド回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8602325A NL8602325A (nl) | 1986-09-15 | 1986-09-15 | Actieve symmetrische balansvorkschakeling. |
NL8602325 | 1986-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6382507A true JPS6382507A (ja) | 1988-04-13 |
JP2716701B2 JP2716701B2 (ja) | 1998-02-18 |
Family
ID=19848547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62228657A Expired - Fee Related JP2716701B2 (ja) | 1986-09-15 | 1987-09-14 | ハイブリッド回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4798982A (ja) |
EP (1) | EP0260752B1 (ja) |
JP (1) | JP2716701B2 (ja) |
DE (1) | DE3780109T2 (ja) |
HK (1) | HK39894A (ja) |
NL (1) | NL8602325A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69228812T2 (de) * | 1992-09-14 | 1999-08-12 | Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano | Verfahren und Schaltung zur Ausführung einer Impedanz, insbesondere für telefonische Gleichstrom-Anwendungen |
AU7367698A (en) * | 1997-05-07 | 1998-11-27 | California Micro Devices Corporation | Active termination circuit and method therefor |
US6275078B1 (en) | 2000-02-04 | 2001-08-14 | Stmicroelectronics, Inc. | Self-adjustable impendance line driver |
US6229396B1 (en) | 2000-02-04 | 2001-05-08 | Stmicroelectronics, Inc. | Controlled impedance transformer line driver |
US6343024B1 (en) | 2000-06-20 | 2002-01-29 | Stmicroelectronics, Inc. | Self-adjustable impedance line driver with hybrid |
US6792105B1 (en) | 2000-10-31 | 2004-09-14 | 3Com Corporation | Current-mode differential active hybrid circuit |
US6369650B1 (en) * | 2000-11-29 | 2002-04-09 | Texas Instruments Incorporated | Impedance synthesis and DC biasing method and architecture for DSL/cable line drivers |
TW200412018A (en) * | 2002-12-18 | 2004-07-01 | Realtek Semiconductor Corp | Line driver with active termination |
US7764210B2 (en) * | 2006-12-20 | 2010-07-27 | Texas Instruments Incorporated | System and method for converting an input signal |
US8410824B2 (en) * | 2009-05-21 | 2013-04-02 | Qualcomm, Incorporated | Buffer with active output impedance matching |
DE18205817T1 (de) | 2018-11-13 | 2020-12-24 | Gtx Medical B.V. | Sensor in bekleidung von gliedmassen oder schuhwerk |
EP3693055B1 (en) * | 2019-02-09 | 2022-05-11 | ONWARD Medical N.V. | Wireless power transfer for medical devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4203012A (en) * | 1977-07-14 | 1980-05-13 | Boxall Frank S | Hybrid circuit using current mirror circuits |
US4272656A (en) * | 1979-04-05 | 1981-06-09 | Precision Monolithics, Inc. | Quasi-resistive battery feed for telephone circuits |
US4292478A (en) * | 1979-05-25 | 1981-09-29 | Plessey Canada Limited | Interface circuits |
US4300023A (en) * | 1979-08-13 | 1981-11-10 | Motorola, Inc. | Hybrid circuit |
US4431874A (en) * | 1981-09-24 | 1984-02-14 | Motorola, Inc. | Balanced current multiplier circuit for a subscriber loop interface circuit |
FR2527404B1 (fr) * | 1982-05-19 | 1987-10-23 | Cit Alcatel | Joncteur d'abonne electronique |
-
1986
- 1986-09-15 NL NL8602325A patent/NL8602325A/nl not_active Application Discontinuation
-
1987
- 1987-09-08 US US07/094,226 patent/US4798982A/en not_active Expired - Lifetime
- 1987-09-10 EP EP87201726A patent/EP0260752B1/en not_active Expired
- 1987-09-10 DE DE8787201726T patent/DE3780109T2/de not_active Expired - Fee Related
- 1987-09-14 JP JP62228657A patent/JP2716701B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-28 HK HK39894A patent/HK39894A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL8602325A (nl) | 1988-04-05 |
EP0260752A1 (en) | 1988-03-23 |
JP2716701B2 (ja) | 1998-02-18 |
DE3780109T2 (de) | 1993-02-11 |
EP0260752B1 (en) | 1992-07-01 |
HK39894A (en) | 1994-05-06 |
DE3780109D1 (de) | 1992-08-06 |
US4798982A (en) | 1989-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4514595A (en) | Active impedance line feed circuit | |
JPS6382507A (ja) | ハイブリッド回路 | |
JP2951217B2 (ja) | 電話加入者回路 | |
US5396555A (en) | Power and signal transmission system | |
JPS6074807A (ja) | 変換回路 | |
JPS5831789B2 (ja) | 加入者回路用伝送ブリツジ | |
US4314106A (en) | Line circuit | |
CA1179078A (en) | Active impedance line feed circuit | |
JPS6333755B2 (ja) | ||
US5164681A (en) | Voltage-current conversion circuit | |
JP3181961B2 (ja) | アイソレーションアンプ | |
JPS6238330Y2 (ja) | ||
JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
JPH046281Y2 (ja) | ||
JPS6224972Y2 (ja) | ||
JPS59161156A (ja) | 信号送信回路 | |
JPH0221783Y2 (ja) | ||
JPS6253082B2 (ja) | ||
JPS5862908A (ja) | 電圧電流変換回路 | |
JPS5923665B2 (ja) | 加入者線試験回路 | |
JPH037296B2 (ja) | ||
JPS63107238A (ja) | 回線雑音重畳回路 | |
GB2050115A (en) | Telephone line circuit; current supply arrangements | |
JPH02238726A (ja) | 2線4線変換回路 | |
JPH0153836B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |