JPS6382060A - Image signal processing circuit for facsimile - Google Patents

Abstract

PURPOSE:To hold the arrangement of a dither matrix correct in a thinning-out and reduction result and to improve picture quality by stopping an address counter and assigning the address of the dither matrix with a picture element right before or after a thinned-out picture to the thinned-out picture element. CONSTITUTION:A main scanning counter 1 and a subscanning counter 2 counts addresses in the main scanning direction and subscanning direction of the dither matrix. Data on the threshold value of the dither matrix corresponding to the addresses selected by the counters 1 and 2 is stored in a dither data ROM 3. A comparator 5 compares a picture element with the output of the ROM 3 and performs binary encoding operation and a frame memory 6 is stored with a binarized picture signal of one page. When picture elements are thinned out to reduce the image to 75 %, thinningout signals in the main scanning direction and subscanning direction are as shown by (a) and (b) in a figure. When both signals are at L level, the main scanning counter 1 and subscanning counter 2 stop counting. In this case, the ROM 3 is read out according to the addresses at the time of the counting stop. When the thinning-out signals are generated, no data is written in the memory 6, but the dither array is held.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ファクシミリの画信号処理回路に関し１％に
、ディザ・マトリ、クスを用いた中間調処理時の間引縮
少機能に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a facsimile image signal processing circuit, and relates to a 1% thinning/reducing function during halftone processing using a dither matrix.

〔従来の技術〕[Conventional technology]

従来、ディザ・マトリ、クスを用いた中間調処理におい
ては、原稿を走査して生じた画素信号をディザ・マトリ
ックスによって二値化した後、主走査方向、副走査方向
に２値化画素信号を間引縮少していた。Conventionally, in halftone processing using a dither matrix, a pixel signal generated by scanning a document is binarized using a dither matrix, and then the binarized pixel signal is converted in the main scanning direction and sub-scanning direction. It was thinned out.

ディザ・マトリックスを使用して二値化する場合、一般
に画素信号とディザ・マトリックス−データ（ディザ・
データ）を比較しその大小をａｌｌ。When binarizing using a dither matrix, generally the pixel signal and the dither matrix - data (dither
data) and compare their sizes.

１０１で符号化している。第５図は８×８デイザ・デー
タのパターンを示す。原稿を走査し第１走査目の第１〜
第８画素の信号が発生すると、それぞれの画素信号はデ
ィザ・データＡＩｌ〜Ａｌｌと比較される。次に第１走
査の第９〜第１６画素の信号もそれぞれディザ・データ
ＡＩｌ〜Ａ１８と比較される。したがって第１走査の画
素信号はディザ・データＡＩｌ〜Ａ！８と繰返し比較さ
れ二値化される。101. FIG. 5 shows a pattern of 8×8 dither data. Scan the original, and the first to
When the eighth pixel signal is generated, each pixel signal is compared with the dither data AI1-All. Next, the signals of the 9th to 16th pixels of the first scan are also compared with the dither data AI1 to A18, respectively. Therefore, the pixel signal of the first scan is the dither data AIl~A! It is repeatedly compared with 8 and binarized.

同様にして第２走査目の画素信号はディザ・データへ霊
１〜ＡＩと繰り返し比較され、第３〜第８走査の画素信
号もそれぞれＡ３１−Ａ５６．Ａ４１”Ａ２Ｂ。Similarly, the pixel signals of the second scan are repeatedly compared with the dither data A31-A56. A41”A2B.

Ａ、１％Ａ、、　　、Ａ、ｌ〜Ａ、、　　、Ａ、、〜Ａ
、、、　　Ａ、、〜Ａ、。A, 1%A,, ,A,l〜A,, ,A,,〜A
,,, A,, ~A,.

のディザ・データと比較され二値化される。The data is compared with the dither data of and binarized.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上述の二値化終了後に間引縮少を行う場合、た
とえば主走査方向に３画素毎に１画素の間引を行うと１
間引後の第１走査目の二値化データはディザ・データＡ
１１　＃　”１２　ｅ　Ａ１３　ｅ　Ａ１５　ｍ　Ａ１
６　＊Ａ１．　、　Ａ１．　、　ＡＩ□、・・・・・・
と比較されたデータとなシ、ディザ・データＡ１４　ｅ
　ＡＩｓと比較されたデータが消失する。However, when performing thinning reduction after the above-mentioned binarization, for example, if one pixel is thinned out every three pixels in the main scanning direction,
The binarized data of the first scan after thinning is dither data A.
11 ＃”12 e A13 e A15 m A1
6 *A1. , A1. , AI□,...
The data compared with the dither data A14 e
Data compared to AIs is lost.

従って１間引縮少された結果についてはディザ・マ）　
ＩＪタックス配列が保存されず正規のディザ・マトリッ
クスによって中間調表現されないので画質の劣化が著し
いという欠点がある。Therefore, for the result reduced by 1, the dither ma)
Since the IJ tax arrangement is not preserved and halftones are not expressed by a regular dither matrix, there is a drawback that the image quality is significantly degraded.

〔問題点を解決するための手段〕 本発明では、あらかじめ間引かれることがわかっている
画素に対してその直前あるいは直後の画素に対して与え
られるのと同じディザ・マトリ。[Means for Solving the Problems] In the present invention, the same dither matrix is applied to a pixel immediately before or after a pixel that is known to be thinned out in advance.

クスの閾値が与えられように、ディザ・マトリックスの
アドレスの計数を停止する機能を有し１間引縮少された
結果に対してディザ・マトリックスの配列が正しく保存
されることが可能となる機能有している。This function has a function to stop counting the addresses of the dither matrix so that a threshold value for the dither matrix is given, and allows the array of the dither matrix to be correctly preserved for the result of 1 decimation. have.

〔実施例〕〔Example〕

次に本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第１図は１本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

図において、主走査カウンタ−１は主走査方向のディザ
・マトリックスのアドレスを計数し、副走査カウンター
２ｒｉ副走査方向のディザ・マトリックスのアドレスを
計数する。ディザ会データＲＯＭ３はカウンター１およ
び２で選択されるアドレスに対応するディザ・マトリッ
クスの閾値のデータを格納する。ＮＡＮＤゲー）４ｒ！
主走査問引信号と副走査間引信号からフレームメモリへ
の間引信号を生成する。この信号ｒｉＲＯＭ３の書込み
信号となる。ここで主走査、副走査間引信号はそれぞれ
主走査、副走査方向の間引位置を示す信号である。コン
パレータ５ｒｔ画素信号とディザ・データＲＯＭ３の出
力を比較して２値化を行い、フレームメモリ６は２値化
された１頁分の画信号を蓄積する。In the figure, a main scanning counter 1 counts addresses of a dither matrix in the main scanning direction, and a sub-scanning counter 2ri counts addresses of a dither matrix in the sub-scanning direction. The dithering data ROM 3 stores threshold data of the dither matrix corresponding to the addresses selected by counters 1 and 2. NAND game) 4r!
A thinning signal for the frame memory is generated from the main scanning interrogation signal and the sub-scanning thinning signal. This signal becomes a write signal for riROM3. Here, the main scanning and sub-scanning thinning signals are signals indicating thinning positions in the main scanning and sub-scanning directions, respectively. The comparator 5rt pixel signal and the output of the dither data ROM 3 are compared and binarized, and the frame memory 6 stores one page's worth of binarized image signals.

ここでは、第５図に示す８×８のディザ・マトリックス
を用い、７５チに間引縮少を行う例について説明する。Here, an example will be described in which the 8×8 dither matrix shown in FIG. 5 is used to perform thinning reduction to 75 chips.

７５％間引縮少を行う場合、主走査方向と副走査方向の
間引信号はそれぞれ第２図（ａｌ　、　（ｂｌのように
なる。それぞれの信号がＬレベルのとき主走査カウンタ
−１と副走査カウンター２は計数を停止する。この場合
、ＲＯＭ３ｒｉ計数停止時のアドレスによって読出され
る。従ってコンパレータ５で主走査方向の第４０　（Ｂ
ｊ整数）画素又は副走査方向の第４　ｍ　（ｍｒｊ整数
）ラインの画素の画素信号と比較されるディザ・データ
ｒｉ、直前の画素又は直前のラインの画素のディザ・デ
ータと同じとなる。このようにして２値化された画デー
タｒｉＮＡＮＤゲート４で生成された間引信号を基にし
てその符号がＩｇｌのときにフレームメモリ６へ書き込
まれる。When performing 75% thinning reduction, the thinning signals in the main scanning direction and the sub-scanning direction are as shown in FIG. The sub-scanning counter 2 stops counting. In this case, the address at the time when the ROM 3ri stops counting is read out. Therefore, the comparator 5 reads out the 40th (B) in the main scanning direction.
The dither data ri that is compared with the pixel signal of the pixel (j integer) or the pixel of the fourth m (mrj integer) line in the sub-scanning direction is the same as the dither data of the immediately previous pixel or pixel of the immediately previous line. Based on the thinned-out signal generated by the riNAND gate 4, the image data thus binarized is written into the frame memory 6 when its code is Igl.

第３図は第１走査目の画素信号のコンパレータ５の出力
データと主走査間引信号を示し、出力データ中の符号は
、その出力データが形成されるときに）？、ＯＭ　３か
ら出力されたディザ・データを表わす。第３図から明ら
かなように、主走査間引信号発生時にはフレームメモリ
６にデータが書込まれないが、主走査方向のディザ配列
は保存される。FIG. 3 shows the output data of the comparator 5 of the pixel signal of the first scan and the main scanning thinning signal, and the code in the output data is determined when the output data is formed)? , represents the dither data output from OM3. As is clear from FIG. 3, no data is written to the frame memory 6 when the main scanning thinning signal is generated, but the dither arrangement in the main scanning direction is preserved.

第４図は各主走査ラインの画素信号列のコンパレータ５
の出力データ列と副走査間引信号を示す。Figure 4 shows the comparator 5 of the pixel signal string of each main scanning line.
The output data string and sub-scanning thinning signal are shown.

斜線で示す出力データ列は前ラインの出力データ走査間
引信号発生時にはフレームメモリ６にデータが書込まれ
ないが、副走査方向のディザ配列は保存される。In the output data string indicated by diagonal lines, no data is written to the frame memory 6 when the output data scanning thinning signal of the previous line is generated, but the dither arrangement in the sub-scanning direction is preserved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように１本発明は間引き画素に対して、そ
の直前又は直後の画素と同じディザ・マトリックスのア
ドレスをアドレスカウンターの動作を停止して割シ尚て
１間引き縮少された結果においてディザ・マトリ−ｙク
スの並びを保存することを可能しておシ、従来の方法に
比べて大幅に画質が改善された。As explained above, one aspect of the present invention is to stop the operation of the address counter and allocate the address of the same dither matrix as the pixel immediately before or after the thinned-out pixel, and then apply dithering to the thinned-out pixel by stopping the operation of the address counter. - It is possible to preserve the matrix arrangement, and the image quality is significantly improved compared to conventional methods.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例のブロック図、第２図（ａ）　
、　（ｂ）〜第４図はそれぞれ実施例の動作を示すタイ
ミングチャート、第５図はディザ・マトリヴクスパター
ンの例を示すブロック図である。 １・・・・・・主走査カウンタ−，２・・・・・・副走
査カウンター、３・・・・・・ディザ・データ几ＯＭ、
４・・・・・・ＮＡＮＤゲート、５・・・・・・コンパ
レータ、６・・・・・・フレームメモリ。Fig. 1 is a block diagram of an embodiment of the present invention, Fig. 2(a)
, (b) to 4 are timing charts showing the operation of the embodiment, and FIG. 5 is a block diagram showing an example of a dither matrix pattern. 1...Main scanning counter, 2...Sub-scanning counter, 3...Dither data OM,
4...NAND gate, 5...Comparator, 6...Frame memory.

Claims (1)

【特許請求の範囲】[Claims] ディザ・マトリツクスを用いるファクシミリの中間調間
引縮少処理回路において、アドレス順にディザ・データ
を格納したディザ・マトリックス回路と、間引こうとす
る画素に対しては主走査方向、副走査方向の両方につい
てその直前あるいは直後の画素に対して与えられるのと
同じディザ・マトリックスの閾値を与えるよう前記ディ
ザ・マトリツクス回路のアドレスの計数を止める機能を
有するアドレス指定回路とを有するファクシミリの画信
号処理回路。In a facsimile halftone thinning/reduction processing circuit that uses a dither matrix, the dither matrix circuit stores dither data in address order, and the pixel to be thinned out is processed in both the main scanning direction and sub-scanning direction. and an addressing circuit having a function of stopping counting of addresses in the dither matrix circuit so as to give the same dither matrix threshold as that given to the pixel immediately before or after the pixel.