JPS6381856A - 面積の大きい電力用半導体素子の製造方法 - Google Patents
面積の大きい電力用半導体素子の製造方法Info
- Publication number
- JPS6381856A JPS6381856A JP62233594A JP23359487A JPS6381856A JP S6381856 A JPS6381856 A JP S6381856A JP 62233594 A JP62233594 A JP 62233594A JP 23359487 A JP23359487 A JP 23359487A JP S6381856 A JPS6381856 A JP S6381856A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- thyristor
- irradiation
- ion implantation
- impurity atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000006798 recombination Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000009377 nuclear transmutation Methods 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 3
- 238000005215 recombination Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 235000014786 phosphorus Nutrition 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000973623 Homo sapiens Neuronal growth regulator 1 Proteins 0.000 description 1
- 101100019396 Mus musculus Itgax gene Proteins 0.000 description 1
- 102100022223 Neuronal growth regulator 1 Human genes 0.000 description 1
- 101100341505 Rattus norvegicus Itgad gene Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Thyristors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口」−団
この発明は、半導体技術の分野に関係し、特に、(al
基本ドーピングで半導体基板を作製する工程、(b
) 不純物原子で半導体基板を被覆し、次に不純物原
子を半導体基板中に再拡散させ深い単位のpn接合を作
製する工程、 (c1再結合中心を半導体基板中に形成してギヤリヤの
寿命を調整する工程、 以上の工程を含む、面積の大きい電力用半導体素子の製
造方法に関する。
基本ドーピングで半導体基板を作製する工程、(b
) 不純物原子で半導体基板を被覆し、次に不純物原
子を半導体基板中に再拡散させ深い単位のpn接合を作
製する工程、 (c1再結合中心を半導体基板中に形成してギヤリヤの
寿命を調整する工程、 以上の工程を含む、面積の大きい電力用半導体素子の製
造方法に関する。
久−行一芸一得
一般に半導体素子を製造するだめの基礎は不純物、再結
合中心を不純物原子の形で意図的に導入することにある
(不純物としては例えばA/、As、B、、Ga、Pゆ
再結合中心としては例えばAuまたはPt)。
合中心を不純物原子の形で意図的に導入することにある
(不純物としては例えばA/、As、B、、Ga、Pゆ
再結合中心としては例えばAuまたはPt)。
殊に大電流、高い逆電圧用の電力用半導体素子ではpn
接合を半導体基板で深い準位に設ける必要がある。この
場合不純物原子の導入は普通2つの工程、すなわち半導
体基板の表面近傍を不純物原子で被覆する工程とそれに
続いて不純物原子を半導体基板内に再拡散する(ドライ
ブイン(drive−in) )工程とに分かれる。
接合を半導体基板で深い準位に設ける必要がある。この
場合不純物原子の導入は普通2つの工程、すなわち半導
体基板の表面近傍を不純物原子で被覆する工程とそれに
続いて不純物原子を半導体基板内に再拡散する(ドライ
ブイン(drive−in) )工程とに分かれる。
この再拡散には普通拡散プロセスが利用されるのに対し
、先行技術によると被覆は気相プロセスにより行なわれ
、特殊な場合には液相プロセスによっても行なわれる。
、先行技術によると被覆は気相プロセスにより行なわれ
、特殊な場合には液相プロセスによっても行なわれる。
他方、電力用半導体素子の製造では個々に照射プロセス
も利用される。この場合、例えば中性子照射を挙げるこ
とができ、これはSL基板材料中の核変換を介し、リン
の基本ドーピングをもたらす(いわゆる中性子変換ドー
ピング)。或はまたイオン注入法も不純物原子被覆に、
或いは電子照射、T線照射または陽子照射も個々に適用
される。
も利用される。この場合、例えば中性子照射を挙げるこ
とができ、これはSL基板材料中の核変換を介し、リン
の基本ドーピングをもたらす(いわゆる中性子変換ドー
ピング)。或はまたイオン注入法も不純物原子被覆に、
或いは電子照射、T線照射または陽子照射も個々に適用
される。
基板画情の大きい電力用半導体素子の場合、基板の効率
利用は、個々の構成素子内でもまた全製品にわたっても
できるだけ均一な性質が得られる場合にのみ達成するこ
とができる。
利用は、個々の構成素子内でもまた全製品にわたっても
できるだけ均一な性質が得られる場合にのみ達成するこ
とができる。
例えば性質がすべてできるだけ等しくなければならない
多数(約100〜1ooo個以」二)の個別サイリスタ
からなるゲートタ・−ンオフサイリスタ(GTO= G
ate 1urn fiff )の場合のように構成素
子の動的データ目標値がきわめて高いと、この均一性条
件は特に厳しいものとなる。
多数(約100〜1ooo個以」二)の個別サイリスタ
からなるゲートタ・−ンオフサイリスタ(GTO= G
ate 1urn fiff )の場合のように構成素
子の動的データ目標値がきわめて高いと、この均一性条
件は特に厳しいものとなる。
従来方法(すなわち非照射法)は、
一液相または気相からの析出によるドーピング法は流れ
により運ばれ、これがそれ相応の不均一性を生じる; 一一定の不純物原子は主に、すでに結晶中に存在する概
ね不均一な不純物に堆積する(例えば翫J、 tlil
L P、 M、 Van Iseghen+ 、 ’
Influenceof Carbon Conee
ntra目on on Gold Diffusion
in 5ilicon ’+ Sem1conduc
tor 5ilicon +1977.715〜724
頁参照); 1掲の理由により不純物原子または再結合中心の分布が
不均一となる。
により運ばれ、これがそれ相応の不均一性を生じる; 一一定の不純物原子は主に、すでに結晶中に存在する概
ね不均一な不純物に堆積する(例えば翫J、 tlil
L P、 M、 Van Iseghen+ 、 ’
Influenceof Carbon Conee
ntra目on on Gold Diffusion
in 5ilicon ’+ Sem1conduc
tor 5ilicon +1977.715〜724
頁参照); 1掲の理由により不純物原子または再結合中心の分布が
不均一となる。
前述の照射プロセスでは、そこに支配している統計学に
基づき、これらの欠点が存在しない。
基づき、これらの欠点が存在しない。
ところで、個々の不均一な従来プロセスを照射プロセス
に代えると(例えばサイリスタのPベースのドーピング
用被覆の場合、気相からの析出をイオン注入に代えると
)、本来これで達成可能な均一性向上という利点は、残
りの従来プロセスで依然として不均一性が惹き起こされ
るので、実現することができない。
に代えると(例えばサイリスタのPベースのドーピング
用被覆の場合、気相からの析出をイオン注入に代えると
)、本来これで達成可能な均一性向上という利点は、残
りの従来プロセスで依然として不均一性が惹き起こされ
るので、実現することができない。
そしてまさにGTOのように製造上問題の多い電力用半
導体素子では不純物や再結合中心の均一分布ができるだ
け高いことが要求される。これらの素子に残留する不均
一性は少くとも5%以下、できるだけ2%以下でなけれ
ばならない。
導体素子では不純物や再結合中心の均一分布ができるだ
け高いことが要求される。これらの素子に残留する不均
一性は少くとも5%以下、できるだけ2%以下でなけれ
ばならない。
光凱■皿玉
そこでこの発明は、電気的性質に要求される厳しい条件
をも満たすため不純物原子や再結合中心が十分均一に分
布した電力用半導体素子を製造することのできる方法を
示すことを目的とする。
をも満たすため不純物原子や再結合中心が十分均一に分
布した電力用半導体素子を製造することのできる方法を
示すことを目的とする。
この目的が、冒頭述べた種類の方法において、(a)〜
(c)の3工程のうち少くとも2工程において照射プロ
セスを使用することにより達成される。
(c)の3工程のうち少くとも2工程において照射プロ
セスを使用することにより達成される。
つまり本発明の核心は、不均一な従来プロセスそのもの
を使用したりまたはそれを孤立した照射プロセスと併用
して使用することにあるのではなく、少くとも2工程、
好ましくは3工程すべてを、十分に均一な照射プロセス
により行なうことよりなる。
を使用したりまたはそれを孤立した照射プロセスと併用
して使用することにあるのではなく、少くとも2工程、
好ましくは3工程すべてを、十分に均一な照射プロセス
により行なうことよりなる。
希望する拡散領域内でそれぞれがそれ自身で均一分布を
もたらす照射プロセスとしては次掲のものが好ましい。
もたらす照射プロセスとしては次掲のものが好ましい。
(1)基本ドーピングには、核反応を介しSt基板全体
でリンの均一なドーピングをもたらす中性子変換ドーピ
ング(neutron transmutation
doping )の形の中性子照射。この場合、照射以
前の不純物分布や中性子源の強度分布の具合から均一性
が制限される。
でリンの均一なドーピングをもたらす中性子変換ドーピ
ング(neutron transmutation
doping )の形の中性子照射。この場合、照射以
前の不純物分布や中性子源の強度分布の具合から均一性
が制限される。
(2)深い準位のpn接合を作製するため半導体基板を
不純物原子で被覆するには、表面近傍の被覆の形で例え
ばAfs AS% 8% GaまたはPのイオン注入。
不純物原子で被覆するには、表面近傍の被覆の形で例え
ばAfs AS% 8% GaまたはPのイオン注入。
この場合、基板ウェーハの直径より小径のイオンビーム
のガイド、多くの場合計算機制御式ガイドにより均一性
が制限される。
のガイド、多くの場合計算機制御式ガイドにより均一性
が制限される。
(3)キャリヤの寿命調整には、再結合中心を形成する
ため半導体基板の電子照射、γ線照射または陽子照射。
ため半導体基板の電子照射、γ線照射または陽子照射。
この場合にも均一性の制限はビームのガイドに依る。
日を 1 るための 法
すでに述べたように、本発明による製造法では列挙した
照射プロセスのうち少くとも2プロセス、好ましくは3
プロセスすべてが適用される。
照射プロセスのうち少くとも2プロセス、好ましくは3
プロセスすべてが適用される。
イオン注入や電子照射、γ線照射または陽子照射は一般
的技術に属し、ここではこれ以上説明しない。
的技術に属し、ここではこれ以上説明しない。
中性子照射の詳細については例えばE、I4.Haas
+M、 S、 5chn811erの論文” Phos
phorus Doping ofSilicon b
y Means of Neutron Irradi
ation ” 。
+M、 S、 5chn811erの論文” Phos
phorus Doping ofSilicon b
y Means of Neutron Irradi
ation ” 。
IEEE Trams、 Electron Devi
cesE D −23(8)+803〜805頁(19
76)を参照せよ。
cesE D −23(8)+803〜805頁(19
76)を参照せよ。
製造自体については、サイリスタの場合複数の被膜(少
くとも3Nから、方法に応じて6層まで)が必要である
ことを確認することができる。特に問題の多いのは、な
かんず<GTOの場合、4層配置の真中のPドープ層、
いわゆるPベースである。同じことは、特にオフ電圧が
高い場合、サイリスタに埋込まれた周知のn空乏層にも
あてはまる。いずれの場合にも横導電率(またはシート
抵抗)と拡散プロフィルとをできるだけ正確に調整しな
ければならない。
くとも3Nから、方法に応じて6層まで)が必要である
ことを確認することができる。特に問題の多いのは、な
かんず<GTOの場合、4層配置の真中のPドープ層、
いわゆるPベースである。同じことは、特にオフ電圧が
高い場合、サイリスタに埋込まれた周知のn空乏層にも
あてはまる。いずれの場合にも横導電率(またはシート
抵抗)と拡散プロフィルとをできるだけ正確に調整しな
ければならない。
しかしサイリスタの場合、Pベース及びn空乏層の被覆
だけでなく好ましくはすべての被覆がイオン注入により
行われる。
だけでなく好ましくはすべての被覆がイオン注入により
行われる。
それにもかかわらず、サイリスタのそう問題でない層、
例えばアノードエミッタ、場合によってはカソードエミ
ッタも、従来プロセスで実現しても良好な結果が得られ
る。
例えばアノードエミッタ、場合によってはカソードエミ
ッタも、従来プロセスで実現しても良好な結果が得られ
る。
照射プロセスの個々のパラメータは当然製造時の初期条
件、要求条件に合わせて調整され、その他の点では周知
の如く選定することができる。
件、要求条件に合わせて調整され、その他の点では周知
の如く選定することができる。
本発明で達成可能な利点を確認するため、1掲3つの照
射プロセスすべてを利用して基板径50画以下、VDR
)1 <2500V、 ItGax < 1000
Aの大形GT○サイリスタを製造した。
射プロセスすべてを利用して基板径50画以下、VDR
)1 <2500V、 ItGax < 1000
Aの大形GT○サイリスタを製造した。
ひきつづき計算機側’1il1式自動計測器(精度δ=
0.16%)を使って基板のPベース表面濃度を測定し
た。比較のため、従来通り作製した基板も同様に測定し
た。
0.16%)を使って基板のPベース表面濃度を測定し
た。比較のため、従来通り作製した基板も同様に測定し
た。
従来通り作製した基板では局所ホウ素濃度が±5〜6%
変化したが、照射プロセスで作製した素子ではこの変化
が±1〜2%であった。
変化したが、照射プロセスで作製した素子ではこの変化
が±1〜2%であった。
再結合中心の分布も従来のAu拡散と電子照射とを比較
した場合、同様の均一性であった。
した場合、同様の均一性であった。
更に、照射プロセスを適用すると格別問題の多いプロセ
スの場合より収率も常に向上する。
スの場合より収率も常に向上する。
従って全体として幾つかの照射プロセスを併用すると、
例えばGTOサイリスタのように問題の多い電力用半導
体素子の製造時、達成可能な電気的データや収率の点で
も結果が著しく向上する。
例えばGTOサイリスタのように問題の多い電力用半導
体素子の製造時、達成可能な電気的データや収率の点で
も結果が著しく向上する。
Claims (1)
- 【特許請求の範囲】 1)(a)基本ドーピングで半導体基板を作製する工程
、 (b)不純物原子で半導体基板を被覆し、次に不純物原
子を半導体基板中に再拡散させ深い準位のpn接合を作
製する工程、 (c)再結合中心を半導体基板中に形成してキャリヤの
寿命を調整する工程、 以上の工程を含む、面積の大きい電力用半導体素子の製
造方法において、 (d)(a)〜(c)の3工程のうち少くとも2工程に
おいて照射プロセスを利用することを特徴とする方法。 2)(a)〜(c)の3工程すべてにおいて照射プロセ
スを利用することを特徴とする特許請求の範囲第1項に
記載の方法。 3)基本ドーピングを行なうため中性子変換ドーピング
(neutron transmutation do
ping)の形での中性子照射を利用することを特徴と
する特許請求の範囲第1項に記載の方法。 4)イオン注入により深い準位のpn接合を作製するた
め半導体基板を不純物原子で被覆することを特徴とする
特許請求の範囲第1項に記載の方法。 5)キャリヤの寿命を調整するため半導体基板の電子照
射、γ線照射または陽子照射を行なうことを特徴とする
特許請求の範囲第1項に記載の方法。 6)電力用半導体素子がサイリスタ、特にゲートを介し
て断路しうるゲートターンオフ(GTO=¥G¥ate
¥T¥urn¥O¥ff)サイリスタであることを特徴
とする特許請求の範囲第1項に記載の方法。 7)サイリスタのPベースをイオン注入により作製する
ことを特徴とする特許請求の範囲第6項に記載の方法。 8)サイリスタ中にイオン注入によりnドープ空乏層を
導入することを特徴とする特許請求の範囲第6項に記載
の方法。 9)サイリスタの各種ドープ層を作製するのに必要な被
膜をすべてイオン注入により半導体基板中に導入するこ
とを特徴とする特許請求の範囲第6項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH3727/86A CH670332A5 (ja) | 1986-09-17 | 1986-09-17 | |
CH03727/86-0 | 1986-09-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6381856A true JPS6381856A (ja) | 1988-04-12 |
Family
ID=4262212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62233594A Pending JPS6381856A (ja) | 1986-09-17 | 1987-09-17 | 面積の大きい電力用半導体素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4806497A (ja) |
JP (1) | JPS6381856A (ja) |
CH (1) | CH670332A5 (ja) |
DE (1) | DE3728170A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160391A (ja) * | 1991-12-02 | 1993-06-25 | Sankooshiya:Kk | サージ防護デバイスの保持電流制御方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
JPH0927613A (ja) * | 1995-07-10 | 1997-01-28 | Rohm Co Ltd | 半導体装置の製法 |
TW330318B (en) * | 1997-01-28 | 1998-04-21 | Ind Tech Res Inst | The BJT device and its producing method |
US6114225A (en) * | 1998-11-16 | 2000-09-05 | Industrial Technology Research Institute | Local penetrating proton beam transmutation doping method for silicon |
US6214750B1 (en) | 1999-01-04 | 2001-04-10 | Industrial Technology Research Institute | Alternative structure to SOI using proton beams |
CN100397595C (zh) * | 2003-02-14 | 2008-06-25 | 三菱住友硅晶株式会社 | 硅片的制造方法 |
US7205632B2 (en) * | 2004-04-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-scattering attenuator structure for high energy particle radiation into integrated circuits |
US20110056531A1 (en) * | 2009-09-08 | 2011-03-10 | Gm Global Technology Operations, Inc. | Method for enhancing the performance of thermoelectric materials by irradiation-processing |
DE102012020785B4 (de) | 2012-10-23 | 2014-11-06 | Infineon Technologies Ag | Erhöhung der Dotierungseffizienz bei Protonenbestrahlung |
EP2930739B1 (en) * | 2012-12-06 | 2020-07-01 | Institute Of Microelectronics, Chinese Academy Of Sciences | Super-junction manufacturing method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH594287A5 (ja) * | 1976-01-08 | 1978-01-13 | Bbc Brown Boveri & Cie | |
GB1580490A (en) * | 1977-07-04 | 1980-12-03 | Mitsubishi Electric Corp | Semiconductor switching device |
JPS5432982A (en) * | 1977-08-18 | 1979-03-10 | Mitsubishi Electric Corp | Manufacture of gate turn off thyristor |
IN152079B (ja) * | 1980-01-09 | 1983-10-08 | Westinghouse Electric Corp | |
IN153170B (ja) * | 1980-07-24 | 1984-06-09 | Westinghouse Electric Corp | |
JPS58349A (ja) * | 1981-06-25 | 1983-01-05 | Agency Of Ind Science & Technol | 凍結鋳型の製造方法 |
EP0178582A3 (en) * | 1984-10-15 | 1989-02-08 | Hitachi, Ltd. | Reverse blocking type semiconductor device |
-
1986
- 1986-09-17 CH CH3727/86A patent/CH670332A5/de not_active IP Right Cessation
-
1987
- 1987-08-24 DE DE19873728170 patent/DE3728170A1/de not_active Withdrawn
- 1987-09-11 US US07/095,118 patent/US4806497A/en not_active Expired - Lifetime
- 1987-09-17 JP JP62233594A patent/JPS6381856A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160391A (ja) * | 1991-12-02 | 1993-06-25 | Sankooshiya:Kk | サージ防護デバイスの保持電流制御方法 |
Also Published As
Publication number | Publication date |
---|---|
DE3728170A1 (de) | 1988-03-31 |
US4806497A (en) | 1989-02-21 |
CH670332A5 (ja) | 1989-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rimini | Ion implantation: basics to device fabrication | |
US3829333A (en) | Method for diffusing an impurity substance into silicon carbide | |
US7675108B2 (en) | Method for producing a buried N-doped semiconductor zone in a semiconductor body and semiconductor component | |
US4056408A (en) | Reducing the switching time of semiconductor devices by nuclear irradiation | |
US4311534A (en) | Reducing the reverse recovery charge of thyristors by nuclear irradiation | |
US9054035B2 (en) | Increasing the doping efficiency during proton irradiation | |
US3442722A (en) | Method of making a pnpn thyristor | |
JPS6381856A (ja) | 面積の大きい電力用半導体素子の製造方法 | |
JPH08227895A (ja) | 半導体装置およびその製法 | |
US3897273A (en) | Process for forming electrically isolating high resistivity regions in GaAs | |
US4151011A (en) | Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure | |
JPH05102161A (ja) | 半導体装置の製造方法とその半導体装置 | |
JP2000106368A (ja) | 半導体素子及びその製造方法 | |
US3809582A (en) | Irradiation for fast recovery of high power junction diodes | |
JP2792908B2 (ja) | 高逆阻止電力ダイオードの製造方法 | |
US3865633A (en) | Methods of manufacturing semiconductor bodies | |
US4075037A (en) | Tailoring of recovery charge in power diodes and thyristors by irradiation | |
EP0497290A2 (en) | Switching semiconductor device and method of manufacturing the same | |
JPS6074443A (ja) | pn接合半導体素子及びその製造方法 | |
CN113421827A (zh) | 一种采用辐照技术制造的抗辐射双极晶体管的生产方法 | |
US3852612A (en) | Selective low level irradiation to improve blocking voltage yield of junctioned semiconductors | |
JPH09162136A (ja) | 半導体装置の製造方法 | |
JPS5817678A (ja) | 半導体装置の製造方法 | |
RU2206146C1 (ru) | Мощный полупроводниковый резистор и способ его изготовления | |
RU2265912C2 (ru) | СПОСОБ ФОРМИРОВАНИЯ ВЫСОКОСОВЕРШЕННЫХ КРЕМНИЕВЫХ ЭПИТАКСИАЛЬНЫХ СТРУКТУР СО СКРЫТЫМИ n+-СЛОЯМИ |