JPS6381576A - Defect check system - Google Patents
Defect check systemInfo
- Publication number
- JPS6381576A JPS6381576A JP61226013A JP22601386A JPS6381576A JP S6381576 A JPS6381576 A JP S6381576A JP 61226013 A JP61226013 A JP 61226013A JP 22601386 A JP22601386 A JP 22601386A JP S6381576 A JPS6381576 A JP S6381576A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- mask
- data
- pattern
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000007689 inspection Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 11
- 238000013461 design Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 2
- 150000002500 ions Chemical group 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000012937 correction Methods 0.000 abstract description 10
- 230000015654 memory Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、外観検査技術さらにはパターン欠陥の検査
に適用して特に有効な技術に関し、例えば半導体装置に
使用されるホトマスクもしくはレチクルの欠陥検査に利
用して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to visual inspection technology and technology that is particularly effective when applied to pattern defect inspection, such as defect inspection of photomasks or reticles used in semiconductor devices. Concerning effective techniques that can be used.
［従来の技術］
半導体ウェハ上に所望の形状のレジストパターンを転写
するのに使用されるホトマスク（以下、単にマスクと称
する）やレチクルは、ガラス法板上のクロム層からなる
パターンに発生する欠陥を避けることができない。その
ため、所定の許容サイズ以上の欠陥についてはこれを修
正することが行なわれる。しかも、従来その修正は欠陥
のサイズにのみ着目して行なわれていた。しかして、近
年、マスクやレチクル上のパターン欠陥検査技術やその
欠陥修正技術はますます向上し、より微細な欠陥をも検
出し、修正できるようになってきている。[Prior Art] Photomasks (hereinafter simply referred to as masks) and reticles used to transfer a resist pattern of a desired shape onto a semiconductor wafer are sensitive to defects that occur in a pattern made of a chromium layer on a glass plate. cannot be avoided. Therefore, defects larger than a predetermined allowable size are corrected. Moreover, in the past, the correction was performed by focusing only on the size of the defect. However, in recent years, pattern defect inspection technology on masks and reticles and defect repair technology have been improved more and more, and it has become possible to detect and repair even finer defects.
［発明が解決しようとする問題点コ
しかしながら、マスクやレチクル上に発生する欠陥の数
は、欠陥サイズに依存し、サイズが小さいほど欠陥の数
が指数関数的に増加する。そのため、マスクやレチクル
の品質を高めるべく修正の対象とする欠陥のサイズを小
さくするほど修正箇所が増大し、修正に要する工数と時
間が増大するという問題点がある。なお、マスク検査技
術については、工業調査会が昭和５８年１１月１５日に
発行した「超ＬＳＩ製造・試験装置ガイドブック」第１
８８頁〜１９２頁に記載がある。[Problems to be Solved by the Invention] However, the number of defects that occur on a mask or reticle depends on the defect size, and the smaller the size, the more the number of defects increases exponentially. Therefore, as the size of the defect to be corrected is reduced in order to improve the quality of the mask or reticle, the number of areas to be corrected increases, resulting in an increase in the number of man-hours and time required for correction. Regarding mask inspection technology, see the "Ultra LSI Manufacturing and Testing Equipment Guidebook" No. 1 published by the Industrial Research Council on November 15, 1988.
It is described on pages 88 to 192.
この発明の目的は、パターンの修正に要する工数や時間
を減少させ、もしくはそれらをそれほど増大させること
なくマスクやレチクルの実質的な品質を向上させること
ができるような欠陥検査技術を提供することにある。An object of the present invention is to provide a defect inspection technique that can reduce the man-hours and time required for pattern correction, or improve the substantial quality of masks and reticles without significantly increasing them. be.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings.
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.
すなわち、マスクやレチクル上の欠陥には、他のマスク
やレチクルとの関係で半導体基板に転写されたとき集積
回路に致命傷を与えるものと与えないものとがあること
に着目し、各マスクもしくはレチクルごとに検出された
欠陥の位置と、そのマスクもしくはレチクルと関連する
他のマスクもしくはレチクル上のパターンデータとを比
較して修正すべきか否かの判定を行なうようにするもの
である。In other words, we focused on the fact that some defects on masks and reticles may cause fatal damage to integrated circuits when transferred to a semiconductor substrate due to their relationship with other masks or reticles, and others do not cause fatal damage to integrated circuits. The position of each detected defect is compared with pattern data on other masks or reticles related to that mask or reticle to determine whether correction is to be made.
［作用コ
上記した手段によれば、マスクやレチクル上に許容サイ
ズ以下の欠陥が多数あっても一部は修正しないで済むと
いう作用により、修正に要する工数や時間を減少させ、
もしくはそれらをそれほど増大させることなくマスクや
レチクルの実質的な品質を向上させるという上記目的を
達成することができる。[Function] According to the above-mentioned means, even if there are many defects of less than the allowable size on the mask or reticle, some of them do not need to be corrected, thereby reducing the man-hours and time required for correction,
Alternatively, the above objective of substantially improving the quality of masks and reticles can be achieved without significantly increasing them.
［実施例］
第１図には、本発明に係る欠陥検査方式が適用された欠
陥検査装置の一実施例が示されている。[Embodiment] FIG. 1 shows an embodiment of a defect inspection apparatus to which the defect inspection method according to the present invention is applied.
この実施例の欠陥検査装置は、欠陥検出部２と、一つの
集積回路を形成するのに必要な複数のマスクもしくはレ
チクルのパターン設計データ（２次元座標系における座
標や形状及びその大きさ等を示すパラメータにより与え
られる）等が格納された磁気ディスク装置のような外部
記憶装置３と。The defect inspection apparatus of this embodiment includes a defect detection section 2 and pattern design data (coordinates, shape, size, etc. in a two-dimensional coordinate system) of a plurality of masks or reticles necessary to form one integrated circuit. and an external storage device 3, such as a magnetic disk device, in which the following parameters are stored:
この外部記憶装置３から読み出されたパターン設計デー
タに基づいて具体的なマスクパターンに展開するパター
ン発生部４と、パターン発生部４で形成されたパターン
データを記憶する複数個のメモリＭＥＭＩ〜Ｍ Ｅ Ｍ
ｎと、検出された欠陥データとメモリＭＥＭ２〜Ｍ
Ｅ Ｍ ｎ内のデータとを比較して欠陥とすべきか否か
の判定を行なう欠陥判定部５と、システム全体の制御を
司るＣＰＵ （マイクロプロセッサ）１とによって構成
されている。A pattern generation unit 4 that develops a specific mask pattern based on the pattern design data read from the external storage device 3, and a plurality of memories MEMI to M that store the pattern data formed by the pattern generation unit 4. E M
n, detected defect data and memories MEM2 to MEM
It is comprised of a defect determining section 5 that compares data in E M n to determine whether or not it should be considered defective, and a CPU (microprocessor) 1 that controls the entire system.
上記欠陥検査部２は、公知の光学的外観検査装置からな
り、ＣＰＵ （マイクロプロセッサ）１によって制御さ
れて、被検査物たるマスクまたはレチクル６上の転写パ
ターンの欠陥検出を行なう。The defect inspection section 2 is comprised of a known optical visual inspection device, and is controlled by a CPU (microprocessor) 1 to detect defects in a transferred pattern on a mask or reticle 6, which is an object to be inspected.
この場合、欠陥検出部２は外部記憶装置３に記憶されて
いる対応するマスクのパターン設計データに基づいてパ
ターン発生部４で具体的な基準マスクパターンに展開さ
れてからメモリＭＥＭＩに記憶されたパターンデータを
読み出して、光学系を通して得られた実際の被検査マク
ス上のパターンの画像データとを比較することにより欠
陥を検出し、その欠陥の位置とサイズをＣＰＵ１に送る
。In this case, the defect detection section 2 develops the pattern into a specific reference mask pattern in the pattern generation section 4 based on the pattern design data of the corresponding mask stored in the external storage device 3, and then creates a pattern that is stored in the memory MEMI. A defect is detected by reading out the data and comparing it with the image data of the pattern on the actual mask to be inspected obtained through the optical system, and sends the position and size of the defect to the CPU 1.
そのデータはＣＰＵＩによって外部記憶装置３内に格納
される。The data is stored in the external storage device 3 by the CPUI.
通常−つの集積回路を半導体基板上に形成する場合、１
０数枚のマスクもしくはレチクルが使用されるが、各マ
スクもしくはレチクル上のマスクパターンの欠陥は上記
のようにして次々と検出され、外部記憶袋Ｓ￥３内に記
憶されていく。Usually - when forming two integrated circuits on a semiconductor substrate, one
Several masks or reticles are used, and defects in the mask pattern on each mask or reticle are successively detected as described above and stored in the external storage bag S3.
また、外部記憶装置３内にはすべてのマクスもしくはレ
チクルのパターン設計データが格納されており、特定の
マスクまたはレチクルの欠陥検査に当たっては、被検査
マスクもしくはレチクルと関連のある他のマスクもしく
はレチクルに関するパターン設計データを読み出して、
パターン発生部４でマスクパターンに展開し、そのデー
タ及び既に検出されたそのマスクの欠陥に関するデータ
を予めメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ内に各マスク単
位で参照用データとして入れておく。In addition, the external storage device 3 stores pattern design data for all masks or reticles, and when inspecting a particular mask or reticle for defects, information regarding other masks or reticles related to the mask or reticle to be inspected is required. Read the pattern design data,
The mask pattern is developed in the pattern generating section 4, and the data and data regarding the already detected defects of the mask are stored in advance as reference data for each mask in the memories MEM2 to MEMn.
そして、欠陥検査部２で検出された欠陥の位置及びサイ
ズに関するデータ及びメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ
に格納された検査中のマスクに関連する他のマスクのパ
ターンデータは、欠陥判定部５に次々と供給され、その
欠陥が半導体基板上に転写された場合に集積回路に影響
を与えるか否かを基準にして、修正の対象とすべき実質
的な欠陥であるか否かの判定を行なう。Then, data regarding the position and size of the defect detected by the defect inspection section 2 and memories MEM2 to MEMn
The pattern data of other masks related to the mask under inspection stored in is sequentially supplied to the defect determination section 5, which determines whether or not the defect will affect the integrated circuit when transferred onto the semiconductor substrate. Based on this, it is determined whether there is a substantial defect that should be corrected.
その判定結果は、ＣＲＴ表示装置７に表示され、あるい
はプリンタ８によりプリントアウトされる。The determination result is displayed on the CRT display device 7 or printed out by the printer 8.
そして、これらのデータに基づいてマスクもしくはレチ
クル上の欠陥の修正を行なうようになっている。Based on this data, defects on the mask or reticle are corrected.
半導体集積回路のプロセスにおいて、例えばコンタクト
ホールまたはスルーホールを形成する工程に着目すると
、それらを形成するマスクに欠陥があって、設計上不要
な箇所に欠陥ホールが形成されてしまうような場合にも
、そのホールの下が絶縁膜であって素子領域や配線層が
ないようなとき、あるいは欠陥ホールの下に素子領域あ
るいは配線層があっても上には配線層が通っておらず。In the process of semiconductor integrated circuits, for example, if we focus on the process of forming contact holes or through holes, there may be cases where the mask used to form them has a defect and a defective hole is formed in an unnecessary location in the design. When there is an insulating film under the hole and no element region or wiring layer, or even if there is an element region or wiring layer under the defective hole, there is no wiring layer above it.
後の工程でパッシベーション膜で埋められてしまうよう
なときには、その欠陥ホールをそのままにしておいても
半導体集積回路が不良となることはない。If the defective hole is to be filled with a passivation film in a later process, the semiconductor integrated circuit will not become defective even if the defective hole is left as is.
また、半導体集積回路のプロセスの例えば部分的にイオ
ン打込みを行なう工程に着目すると、基板上にイオン打
込みマスクとなるレジスト膜等を形成するマスクに欠陥
があって、必要以外の部分にも開口部が形成されてそこ
からイオン打込みが行なわれるおそれがある場合であっ
ても、欠陥による開口部の下がフィールド酸化膜のよう
な厚い絶縁膜であって素子領域や多結晶シリコンのよう
な半導体層でないときには、欠陥をそのまましてイオン
打込みマスクを形成しても集積回路が悪影響を受けるこ
とはない。Furthermore, if we focus on the process of semiconductor integrated circuits, for example, where ion implantation is performed partially, it is found that there are defects in the mask that forms a resist film, etc. that serves as an ion implantation mask on the substrate, and there are openings in areas other than necessary. Even if there is a risk that a defect may be formed and ion implantation may be performed from there, there is a thick insulating film such as a field oxide film under the opening caused by the defect, and there is no possibility that the device region or semiconductor layer such as polycrystalline silicon may be exposed. Otherwise, forming an ion implant mask with the defect intact will not adversely affect the integrated circuit.
このように、マスクやレチクルに欠陥があってもそれが
直ちに集積回路を不良品にするような致命的な欠陥を生
せしめるものではない。しかるに上記実施例では、欠陥
判定部５においてそのような致命傷とならない欠陥を他
のマスクやレチクルのパターンデータに基づいて識別し
、集積回路に致命傷を与えるパターン欠陥のみを実質的
な欠陥として判定するようにしている。In this way, even if there is a defect in the mask or reticle, it does not immediately cause a fatal defect that would make the integrated circuit defective. However, in the above embodiment, the defect determination section 5 identifies such non-fatal defects based on pattern data of other masks and reticles, and determines only pattern defects that cause fatal damage to the integrated circuit as substantial defects. That's what I do.
そのため、マスクもしくはレチクル上の修正を要する欠
陥の数が減少し、修正時間が大幅に短縮される。また、
上記実施例を適用すると、マスクもしくはレチクルの品
質を高めるため欠陥の検出サイズを小さくして欠陥の数
が増加しても、実際に修正すべき欠陥の数はそれほど多
くならないので、修正に要する工数や時間もあまり増加
しない。Therefore, the number of defects on the mask or reticle that require correction is reduced, and the correction time is significantly reduced. Also,
If the above embodiment is applied, even if the number of defects increases by reducing the detection size of defects to improve the quality of the mask or reticle, the number of defects to be actually repaired will not increase that much, so the number of man-hours required for repair will be reduced. and time will not increase much.
なお、上記実施例では欠陥検査部２で検出された欠陥デ
ータと被検査マスクと連通する他のマスクのパターンデ
ータとを比較して実質的な欠陥となるか否かの判定を行
なう欠陥判定部５を設けて、自動的に欠陥検出を行なう
ようにしているが、欠陥判定部５に供給される２つのデ
ータを、直接ＣＲＴ表示装置７に重ねて表示させ、それ
を人間が見て判定を行なうようにしてもよい・
以上説明したように、上記実施例は、各マスクもしくは
レチクルごとに検出された欠陥の位置と、そのマスクも
しくはレチクルと関連する他のマスクもしくはレチクル
上のパターンデータとを比較して、修正すべきか否かの
判定を行なうようにしたので、マスクやレチクル上に許
容サイズ以上の欠陥が多数あっても一部は修正しないで
済むという作用により、修正に要する工数や時間を減少
させ、もしくはそれらをそれほど増大させることなくマ
スクやレチクルの実質的な品質を向上させることができ
るという効果がある。In the above embodiment, a defect determining section compares the defect data detected by the defect inspecting section 2 with the pattern data of other masks communicating with the mask to be inspected to determine whether or not there is a substantial defect. 5 is provided to automatically detect defects, but the two data supplied to the defect determination section 5 are directly superimposed on the CRT display device 7, and a human being can view it and make a determination. As explained above, in the above embodiment, the position of the defect detected for each mask or reticle and the pattern data on other masks or reticles related to that mask or reticle are Since the comparison is made to determine whether or not to make corrections, even if there are many defects on the mask or reticle that are larger than the allowable size, some of them do not need to be corrected, reducing the man-hours and time required for correction. The effect is that the substantial quality of the mask or reticle can be improved without reducing or increasing them significantly.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
被検査マスクと関連する他のマスクのパターンデータを
、外部記憶装置３内のパターン設計データに基づいて発
生し。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, in the above example,
The pattern data of other masks related to the mask to be inspected is generated based on the pattern design data in the external storage device 3.
それをメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎに入れるように
しているが、外部記憶装置３内にパターン設計データを
入れておく代りに各マスクのパターンデータそのものを
入れておくようにするとも可能である。Although the data is stored in the memories MEM2 to MEMn, instead of storing the pattern design data in the external storage device 3, it is also possible to store the pattern data itself for each mask.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマスクもしくレチク
ルの欠陥検査に適用したものにつ 。The above explanation mainly concerns the application of the invention made by the present inventor to defect inspection of masks or reticles, which is the background field of application.
いて説明したが、この発明はそれに限定されるものでな
く、ウェーハやプリント基板の外観検査等に利用するこ
とができる。However, the present invention is not limited thereto, and can be used for visual inspection of wafers and printed circuit boards.
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.
すなわち、半導体プロセスに使用されるマスクやレチク
ル上の欠陥の修正時間を短縮し、品質の向上を図ること
ができる。That is, it is possible to shorten the time required to correct defects on masks and reticles used in semiconductor processes, and to improve quality.
第１図は、本発明に係る欠陥検査方式を適用した欠陥検
査装置のシステム構成の一実施例を示すブロック図であ
る。
１・・・・マイクロプロセッサ、２・・°・欠陥検出部
、３１１１．外部記憶装置、４・・・・パターン発生部
、５・・・・欠陥判定部、６・・・・マスク、レチクル
、７・・・・ＣＲＴ表示装置、８・・・・プリンタ、Ｍ
ＥＭ１〜Ｍ Ｅ Ｍ ｎ・・・・パターンデータ記憶用
メモリ。FIG. 1 is a block diagram showing an embodiment of the system configuration of a defect inspection apparatus to which a defect inspection method according to the present invention is applied. 1... Microprocessor, 2...° Defect detection section, 3111. External storage device, 4... pattern generation section, 5... defect determination section, 6... mask, reticle, 7... CRT display device, 8... printer, M
EM1 to MEMn...Memory for storing pattern data.
Claims (1)
の欠陥を検査する工程において、透過光、反射光、二次
電子、二次イオン等を利用して検出された画像データを
、予め記憶装置に格納された上記被検査マスク基板の作
成の元になるパターンデータおよびこれに関連する他工
程のマスク基板のパターンに関するデータと比較して実
質的な欠陥となるか否かの判定を行なうようにしたこと
を特徴とする欠陥検査方式。 ２、上記比較されるパターンデータは、予め記憶装置に
格納されたマスクパターン作成の元になる設計データに
基づいて比較するようにしたことを特徴とする特許請求
の範囲第１項記載の欠陥検査方式。[Claims] 1. Image data detected using transmitted light, reflected light, secondary electrons, secondary ions, etc. in the process of inspecting defects in a pattern formed on a mask substrate for pattern transfer. It is determined whether or not there is a substantial defect by comparing the data with the pattern data that is the source of the creation of the mask substrate to be inspected, which is stored in advance in the storage device, and the data regarding the pattern of the mask substrate in other processes related to this. A defect inspection method characterized by making a determination. 2. The defect inspection according to claim 1, wherein the pattern data to be compared is compared based on design data from which mask patterns are created, which is stored in advance in a storage device. method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226013A JPS6381576A (en) | 1986-09-26 | 1986-09-26 | Defect check system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226013A JPS6381576A (en) | 1986-09-26 | 1986-09-26 | Defect check system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381576A true JPS6381576A (en) | 1988-04-12 |
Family
ID=16838420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226013A Pending JPS6381576A (en) | 1986-09-26 | 1986-09-26 | Defect check system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381576A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325046A (en) * | 1994-05-31 | 1995-12-12 | Nec Corp | Appearance inspection method and appearance inspection apparatus |
| JP2018006775A (en) * | 2003-07-03 | 2018-01-11 | ケーエルエー−テンカー コーポレイション | Methods for inspection of wafers and reticles using designer intent data |
-
1986
- 1986-09-26 JP JP61226013A patent/JPS6381576A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325046A (en) * | 1994-05-31 | 1995-12-12 | Nec Corp | Appearance inspection method and appearance inspection apparatus |
| JP2018006775A (en) * | 2003-07-03 | 2018-01-11 | ケーエルエー−テンカー コーポレイション | Methods for inspection of wafers and reticles using designer intent data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6968527B2 (en) | High yield reticle with proximity effect halos | |
| US5795688A (en) | Process for detecting defects in photomasks through aerial image comparisons | |
| JP4736206B2 (en) | Photomask pattern defect inspection method and fine figure pattern detection method | |
| JP4758427B2 (en) | Computer-implemented method for generating input for simulation programs or for generating simulated images of reticles | |
| US8785082B2 (en) | Method and apparatus for inspecting a reflective lithographic mask blank and improving mask quality | |
| JP2007519981A (en) | Computer-implemented method for detecting defects in reticle design data | |
| US7014955B2 (en) | System and method for indentifying dummy features on a mask layer | |
| US6363296B1 (en) | System and method for automated defect inspection of photomasks | |
| US7300729B2 (en) | Method for monitoring a reticle | |
| US4778745A (en) | Defect detection method of semiconductor wafer patterns | |
| US10726541B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
| JP2011044554A (en) | Exposure control apparatus, and method of manufacturing semiconductor device | |
| JPS6381576A (en) | Defect check system | |
| TW202138912A (en) | Method for adjusting layout pattern of mask | |
| JPH08160598A (en) | Method for inspecting mask pattern | |
| JP2008047598A (en) | Semiconductor device manufacturing method | |
| JP3109631B2 (en) | Photolithography pattern verification method | |
| TWI762216B (en) | Method for testing semiconductor pattern | |
| JPH05281151A (en) | Inspection apparatus for wafer pattern | |
| US20220197149A1 (en) | Inspection method, inspection system, and semiconductor fabrication using the same | |
| JPH0877357A (en) | Pattern aligning device | |
| JP3699894B2 (en) | Sample inspection equipment | |
| JP2532110B2 (en) | Electron beam exposure method | |
| US20030211411A1 (en) | Method for monitoring focus in lithography | |
| JPH0651496A (en) | Mask for production of semiconductor integrated circuit |