JPS6380685A - Cyclic type noise reducing device - Google Patents

Abstract

PURPOSE:To improve a delay characteristic by constituting a delay unit of a delaying digital memory provided with an AD converter and a DA converter before and behind it, and feeding-back the output of the DA converter, as it is being a pulse amplitude modulated wave, to the input side of a delay unit. CONSTITUTION:The delay unit 15, which is constituted in such a way that the AD converter 13 to perform the AD conversion of an output video signal Vo(t) which is an object to be delayed, and the DA converter 14 to perform the DA conversion of a delayed output video signal Vo(t-tau) are connected before and behind the delaying digital memory 12, is used. The DA converter 14 is directly connected to a coefficient multiplier 5 without passing through a low pass filter circuit, therefore the delayed output video signal Vo(t-tau)which has been pulse-amplitude-modulated, is fed-back to the input side of the delay unit 15 without being smoothed. Namely, since the pulse amplitude modulated wave is made to circulate without being smoothed, at the time of the AD conversion in the AD converter 13, a conversion error is decreased on the contrary.

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、ＤＡ変換後の遅延出力映像信号を、パルス
振幅変調信号のまま巡回させるようにした巡回型雑音低
減装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a cyclic noise reduction device that circulates a delayed output video signal after DA conversion as a pulse amplitude modulated signal.

［従来の技術］ 家庭用に用いられるビデオテープレコーダ等の磁気記録
再生装置は、周波数が高くなるほど増加する周波数変・
復調方式に特有の三角雑音を取り除くため、一般には、
輝度信号を周波数変調する前にプリエンファシス回路に
より高域成分を強調しておき、信号再生時にディエンフ
ァシス回路により高域強調を解除することで、輝度信号
中の雑音を低減する方法を採っている。[Prior Art] Magnetic recording and reproducing devices such as video tape recorders used for home use suffer from frequency fluctuations that increase as the frequency increases.
In order to remove the triangular noise peculiar to the demodulation method, generally
A method is used to reduce noise in the luminance signal by emphasizing high-frequency components using a pre-emphasis circuit before frequency modulating the luminance signal, and canceling the high-frequency emphasis using a de-emphasis circuit during signal reproduction. .

しかし、ディエンファシス回路を経た輝度信号にも雑音
が含まれるため、例えば第３図に示す巡回型雑音低減装
置ｌを、磁気記録再生回路の再生出力端子１０に接続す
ることがある。図示の巡回型雑音低減装置ｌは、フィー
ルド又はフレーム相関の高い映像信号とこれらの相関の
ほとんどない雑音成分との性質の違いを利用して、雑音
成分を抑圧するものであり、出力映像信号Ｖｏ　（ｔ）
を遅延して巡回的に入力映像信号Ｖｉ（ｔ）に加算する
ため、巡回型の呼び名がある。入力映像信号Ｖｉ（ｔ）
は、係数が１−にの係数器２を介して加算器３に供給さ
れる。そして、加算器３からは、入力映像信号Ｖｉ（ｔ
）に含まれる雑音を低減した出力映像信号Ｖｏ　（ｔ）
が取り出される一方、■フィールド周期又はｌフレーム
周期分の信号遅延のため、遅延器４への供給が並行して
行われる。However, since the luminance signal that has passed through the de-emphasis circuit also contains noise, for example, a cyclic noise reduction device l shown in FIG. 3 may be connected to the reproduction output terminal 10 of the magnetic recording and reproduction circuit. The illustrated cyclic noise reduction device 1 suppresses noise components by utilizing the difference in properties between a video signal with a high field or frame correlation and a noise component with almost no correlation between them, and reduces the output video signal Vo. (t)
It is called a cyclic type because it is delayed and cyclically added to the input video signal Vi(t). Input video signal Vi(t)
is supplied to the adder 3 via the coefficient multiplier 2 whose coefficient is 1-. Then, from the adder 3, the input video signal Vi(t
) with reduced noise included in the output video signal Vo (t)
On the other hand, the signals are supplied to the delay device 4 in parallel due to a signal delay corresponding to (1) field period or l frame period.

τなる信号遅延時間を有する遅延器４を通過することで
得られた遅延出力映像信号Ｖｏ（ｔ−で）は、前記係数
器２の係数１−にとはｌの補数の関係にある係数Ｋをも
つ係数器５を通過することで、ＫＶｏ（ｔ−τ）として
加算器３に供給され、そこで入力映像信号Ｖｉ（ｔ）に
加算される。The delayed output video signal Vo (at t-) obtained by passing through the delay device 4 having a signal delay time of τ has a coefficient K which is in the complement of l with respect to the coefficient 1- of the coefficient multiplier 2. By passing through the coefficient unit 5 having KVo(t-τ), it is supplied to the adder 3, where it is added to the input video signal Vi(t).

従って、出力映像信号Ｖｏ　（ｔ）は、（１−Ｋ）Ｖｉ
　（ｔ）＋ＫＶｏ　（ｔ−ｒ）で表され、入力映像信号
Ｖｉ　（ｔ）と遅延出力映像信号Ｖｏ　（を−τ）とに
、合算値が１となる相補的な係数１−にとＫを乗じた信
号の和が、出力映像信号Ｖｏ　（ｔ）となる。この場合
、係数器５の係数Ｋを１に近付け、相関をとる対象とな
るフレーム数を増やすほど、高いＳＮ改善度が得られる
ことが知られているが、係数器５の係数Ｋを１に近付け
るほど、ＳＮ改善度が向上する反面、相関をとる対象と
なるフィールド数又はフレーム数が増える結果、動きの
速い動画に対しては残像が目立つようになってしまう。Therefore, the output video signal Vo (t) is (1-K)Vi
(t) + KVo (t-r), and add K to the input video signal Vi (t) and the delayed output video signal Vo (-τ) as a complementary coefficient 1- whose sum is 1. The sum of the multiplied signals becomes the output video signal Vo (t). In this case, it is known that a higher degree of SN improvement can be obtained by bringing the coefficient K of the coefficient unit 5 closer to 1 and increasing the number of frames subject to correlation. The closer they are, the better the SN improvement is, but on the other hand, the number of fields or frames to be correlated increases, resulting in afterimages becoming more noticeable for fast-moving moving images.

このため、通常は、原映像信号の劣化の程度に合わせて
適当な係数値Ｋが選択される。For this reason, an appropriate coefficient value K is normally selected depending on the degree of deterioration of the original video signal.

しかし、上記従来の巡回型雑音低減装置ｌは、すべての
回路がアナログ回路構成であるために、映像信号のフィ
ールド相関或はフレーム相関を利用して雑音低減する上
で特に注意しなければならない位相管理の問題について
、遅延器４での遅延時間管理が難しく、入力映像信号Ｖ
ｉ　（ｔ）の同期の揺らぎに対しては、相関関係の薄い
映像信号どうしを加算する結果、雑音低減効果の低下を
招きやすい等の問題があった。そこで、遅延器４をＲＡ
Ｍ　（随時読み出し・書き込みメモリ）を用いた遅延用
ディジタルメモリ６に置き換え、その前後にＡＤ変換器
７ａとＤＡ変換器７ｂを配した巡回型雑音低減装置８が
提案された。However, in the above-mentioned conventional cyclic noise reduction device, all circuits have an analog circuit configuration, so special attention must be paid to the phase when reducing noise using field correlation or frame correlation of video signals. Regarding the management problem, it is difficult to manage the delay time in the delay device 4, and the input video signal V
Regarding fluctuations in the synchronization of i (t), there is a problem that the noise reduction effect tends to deteriorate as a result of adding together video signals having a weak correlation. Therefore, delay device 4 is
A cyclic noise reduction device 8 has been proposed in which the delay digital memory 6 is replaced with a delay digital memory 6 using M (random read/write memory), and an AD converter 7a and a DA converter 7b are arranged before and after the delay digital memory 6.

［発明が解決しようとする問題点］ 上記従来の巡回型雑音低減装置８は、画像メモリ回路６
の出力をＤＡ変換するＤＡ変換器７ｂと係数器５の間に
、ＤＡ変換器７ｂの出力であるパルス振幅変調映像信号
を平滑するための低域か波回路９が設けであるため、こ
の低域が波回路９を通過するさいに遅延出力映像信号Ｖ
ｏ　（ｔ−で）が信号遅延される結果、画像メモリ回路
６において厳密な位相管理がなされている場合でも、フ
ィールド相関やフレーム相関をとる上で守らなければな
らない入力映像信号Ｖｉ　（ｔ）と遅延出力映像信号Ｖ
ｏ　（を−τ）との時間差が、あらかじめ設定した所定
の周期τからずれやすく、特にアナログ回路構成の低域
が波回路９の場合、ろ波信号の周波数により遅延時間が
異なるために、余計に厄介な問題を抱え込んでしまう等
の問題点があった。[Problems to be Solved by the Invention] The conventional cyclic noise reduction device 8 described above has an image memory circuit 6.
A low-frequency wave circuit 9 is provided between the DA converter 7b, which performs DA conversion of the output of When the area passes through the wave circuit 9, the delayed output video signal V
o (at t-) is signal delayed, even if strict phase control is performed in the image memory circuit 6, the input video signal Vi (t), which must be protected when taking field correlation and frame correlation, is delayed. Delayed output video signal V
o (−τ) tends to deviate from the preset predetermined period τ, and especially when the low frequency of the analog circuit configuration is the wave circuit 9, the delay time differs depending on the frequency of the filtered signal, so There were some problems, such as the fact that it caused troublesome problems.

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、ｌフィ
ールド期間にもっとも近い整数ライン期間又はｌフレー
ム期間の遅延時間を有する遅延器により遅延した映像信
号を、遅延前の映像信号に適宜の比率でもって加算し、
続いて前記遅延器による遅延に供することで、映像信号
中の信号成分と異なりフィールド相関又はフレーム相関
をもたない雑音成分を巡回的に低減する巡回型雑音低減
装置であって、前記遅延器はＡＤ変換器と遅延用ディジ
タルメモリ及びＤＡ変換器からなり、このＤＡ変換器の
出力は、パルス振幅変調波のまま遅延器の入力側に帰還
し、補間用か波回路等による信号遅延を排除したことを
特徴とするものである。[Means for Solving the Problems] The present invention solves the above-mentioned problems by transmitting a video signal delayed by a delay device having a delay time of an integer line period or l frame period that is closest to the l field period. , added to the video signal before delay at an appropriate ratio,
Subsequently, the delay device cyclically reduces noise components that have no field correlation or frame correlation, unlike signal components in the video signal, by subjecting the delay device to a delay, the delay device comprising: It consists of an AD converter, a digital memory for delay, and a DA converter, and the output of this DA converter is fed back to the input side of the delay device as a pulse amplitude modulated wave, eliminating signal delays caused by interpolation or wave circuits, etc. It is characterized by this.

［作用］ この発明は、出力映像信号に１フイ一ルド周期にもっと
も近い整数ライン期間又はｌフレーム期間分の信号遅延
を行う遅延器を、ＡＤ変換器とＤＡ変換器を前後に配し
た遅延用ディジタルメモリで構成し、ＤＡ変換器の出力
をパルス振幅変調波のまま遅延器の入力側に帰還するこ
とで、遅延特性の向上を図る。[Function] The present invention provides a delay device that delays an output video signal by an integer line period or l frame period closest to one field period, and a delay device in which an AD converter and a DA converter are arranged before and after the output video signal. It is configured with a digital memory, and the output of the DA converter is fed back to the input side of the delay device as a pulse amplitude modulated wave, thereby improving delay characteristics.

［実施例］ 以下、この発明の実施例について、第１．２図を参照し
て説明する。第１図は、この発明の巡回型雑音低減装置
の一実施例を示す回路構成図である。[Example] Hereinafter, an example of the present invention will be described with reference to FIG. 1.2. FIG. 1 is a circuit diagram showing an embodiment of a cyclic noise reduction device of the present invention.

第１図中、巡回型雑音低減装置１１は、遅延用ディジタ
ルメモリＩ２の前後に、遅延対象である出力映像信号Ｖ
ｏ　（ｔ）をＡＤ変換するＡＤ変換器１３と、遅延出力
映像信号Ｖｏ（ｔ−τ）をＤＡ変換するＤＡ変換器１４
を接続して構成した遅延器１５を用いる。この場合、遅
延用ディジタルメモリ１２としては、ｌフィールド期間
にもっとも近い整数ライン期間、すなわち２６２ライン
期間か２６３ライン期間又は１フレ一ム期間の遅延時間
をもつものが用いられる。また、ＤＡ変換器１４は、前
述の低域が波回路９を介することなく、直接係数器５に
接続してあり、このためパルス振幅変調された遅延出力
映像信号Ｖｏ　（ｔ−τ）は、平滑化されることなく遅
延器１５の入力側に帰還される。In FIG. 1, the cyclic noise reduction device 11 stores the output video signal V to be delayed before and after the delay digital memory I2.
An AD converter 13 that performs AD conversion of o (t), and a DA converter 14 that performs DA conversion of delayed output video signal Vo (t-τ).
A delay device 15 configured by connecting the following is used. In this case, the delay digital memory 12 used has a delay time of an integer line period closest to the l field period, that is, 262 line periods, 263 line periods, or one frame period. In addition, the DA converter 14 has the aforementioned low frequency band directly connected to the coefficient unit 5 without going through the wave circuit 9, so that the pulse amplitude modulated delayed output video signal Vo (t-τ) is The signal is fed back to the input side of the delay device 15 without being smoothed.

すなわち、上記巡回型雑音低減装置１１は、出力映像信
号に１フイ一ルド期間にもっとも近い整数ライン期間又
は１フレ一ム期間分の信号遅延を行う遅延器１５を、Ａ
Ｄ変換器１３とＤＡ変換器１４を前後に配した遅延用デ
ィジタルメモリ１２で構成し、ＤＡ変換器１４の出力を
パルス振幅変調波のまま遅延器１５の入力側に帰還する
ことで、遅延特性の向上を図る構成としである。従って
、フィールド相関又はフレーム相関を利用した雑音低減
でもっとも問題となる位相管理上の重要箇所である遅延
器１５における遅延時間を、正確に管理しさえすれば、
それ以外で位相に影響を与える要素がないために、きわ
めて良好な雑音低減が可能であり、また、パルス振幅変
調波を平滑せずに巡回させるため、かえってＡＤ変換器
１３におけるＡＤ変換にさいして変換誤差が減少すると
いった好結果を招くことができる。That is, in the cyclic noise reduction device 11, the delay device 15, which delays the output video signal by an integer line period or one frame period closest to one field period, is connected to A.
It consists of a delay digital memory 12 in which a D converter 13 and a DA converter 14 are arranged before and after, and the output of the DA converter 14 is fed back to the input side of the delay device 15 as a pulse amplitude modulated wave, thereby improving the delay characteristics. This is a configuration that aims to improve the performance. Therefore, as long as the delay time in the delay device 15, which is the most important point in phase management that poses the most problem in noise reduction using field correlation or frame correlation, is managed accurately,
Since there are no other factors that affect the phase, extremely good noise reduction is possible.In addition, since the pulse amplitude modulated wave is circulated without being smoothed, it is more effective in AD conversion in the AD converter 13. This can bring about favorable results such as a reduction in conversion errors.

なお、巡回型雑音低減装置１１とは若干構成は異なるが
、基本原理が同じものに、第２図に示す巡回型雑音低減
装置２１がある。この巡回型雑音低減装置２１は、入力
映像信号Ｖｉ　（ｔ）から減算器２２にて遅延出力映像
信号Ｖｏ　（ｔ−τ）を減算して得られる信号δＶ　（
ｔ）に、係数器２３にて係数Ｋを乗じ、係数器２３の出
力に６ｖ（ｔ）をさらに減算器２４にて入力映像信号Ｖ
ｒ　（ｔ）から減算することで、出力映像信号Ｖｏ　（
ｔ）を得るものであるが、２個の減算器２２．２４を用
いたことで、入力映像信号Ｖｉ　（ｔ）と遅延出力映像
信号Ｖｏ（を−τ）に対してなされる相補的な係数１−
にとＫの乗算が、単一の係数器２３にて可能となる。な
お、この実施例の場合、ＤＡ変換器１４と係数器２３の
間に、減算器２２が介在することになるが、この減算器
２２は信号遅延要素とはならないので、位相管理の上で
の問題となることはない。Note that there is a cyclic noise reduction device 21 shown in FIG. 2, which has a slightly different configuration from the cyclic noise reduction device 11 but has the same basic principle. This cyclic noise reduction device 21 has a signal δV (
t) is multiplied by the coefficient K in the coefficient multiplier 23, and 6v(t) is added to the output of the coefficient multiplier 23, and the input video signal V is further subtracted in the subtractor 24.
By subtracting from r (t), the output video signal Vo (
t), but by using the two subtracters 22 and 24, complementary coefficients are obtained for the input video signal Vi (t) and the delayed output video signal Vo (-τ). 1-
Multiplying by and K is possible using a single coefficient multiplier 23. In the case of this embodiment, a subtracter 22 is interposed between the DA converter 14 and the coefficient unit 23, but since this subtracter 22 does not serve as a signal delay element, it is difficult to control the phase. This should not be a problem.

［発明の効果コ 以上説明したように、この発明は、出力映像信号にｌフ
ィールド周期にもっとも近い整数ライン期間又は１フレ
一ム期間分の信号遅延を行う遅延器を、ＡＤ変換器とＤ
Ａ変換器を前後に配した遅延用ディジタルメモリで構成
し、ＤＡ変換器の出力をパルス振幅変調波のまま遅延器
の入力側に帰還することで、遅延特性の向上を図る構成
としたから、フィールド相関又はフレーム相関を利用し
た雑音低減でもっとも問題となる位相管理上の重要箇所
である遅延器における遅延時間を、正確に管理しさえす
れば、それ以外で位相に影響を与える要素がないために
、きわめて良好な雑音低減が可能であり、また、パルス
振幅変調波を平滑せずに巡回させるため、かえってＡＤ
変換器におけるＡＤ変換にさいして変換誤差が減少する
といった好結果を招くことができる等の優れた効果を奏
する。[Effects of the Invention] As explained above, the present invention provides a delay device that delays an output video signal by an integer line period or one frame period that is closest to the l-field period, by combining an AD converter and a D
It is configured with delay digital memories arranged before and after the A converter, and the output of the DA converter is fed back to the input side of the delay device as a pulse amplitude modulated wave, thereby improving the delay characteristics. As long as the delay time in the delay device, which is the most important point in phase management that is the most problematic in noise reduction using field correlation or frame correlation, is accurately managed, there are no other factors that affect the phase. In addition, since the pulse amplitude modulated wave is circulated without being smoothed, the AD
This has excellent effects such as reducing conversion errors during AD conversion in the converter.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、この発明の巡回型雑音低減装置の一実施例を
示す回路構成図、第２図は、この発明の巡回型雑音低減
装置の他の実施例を示す回路構成図、第３．４図は、そ
れぞれ従来の巡回型雑音低減装置の異なる例を示す回路
構成図である。 ２．５．、、係数器、３．、、加算器、１１゜２１、、
、巡回型雑音低減装置、１２．、、遅延用ディジタルメ
モリ、１３．、、ＡＤ変換器。 １４．、、ＤＡ変換器、１５．、、遅延器、２３゜１．
係数器。FIG. 1 is a circuit diagram showing one embodiment of the cyclic noise reduction device of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the cyclic noise reduction device of the invention, and FIG. FIG. 4 is a circuit configuration diagram showing different examples of conventional cyclic noise reduction devices. 2.5. ,,Coefficient unit,3. ,,Adder,11゜21,,
, cyclic noise reduction device, 12. , , digital memory for delay, 13. ,, AD converter. 14. ,,DA converter,15. ,, delay device, 23°1.
Coefficient machine.

Claims (1)

【特許請求の範囲】[Claims] １フィールド期間にもっとも近い整数ライン期間又は１
フレーム期間の遅延時間を有する遅延器により遅延した
映像信号を、遅延前の映像信号に適宜の比率でもって加
算し、続いて前記遅延器による遅延に供することで、映
像信号中の信号成分と異なりフィールド相関又はフレー
ム相関をもたない雑音成分を巡回的に低減する巡回型雑
音低減装置であって、前記遅延器はＡＤ変換器と遅延用
ディジタルメモリ及びＤＡ変換器からなり、このＤＡ変
換器の出力は、パルス振幅変調波のまま遅延器の入力側
に帰還し、補間用ろ波回路等による信号遅延を排除した
ことを特徴とする巡回型雑音低減装置。integer line period closest to 1 field period or 1
A video signal delayed by a delay device having a delay time of a frame period is added to the video signal before delay at an appropriate ratio, and then subjected to delay by the delay device. A cyclic noise reduction device that cyclically reduces noise components having no field correlation or frame correlation, wherein the delay device includes an AD converter, a delay digital memory, and a DA converter; A cyclic noise reduction device characterized in that the output is fed back to the input side of a delay device as a pulse amplitude modulated wave, eliminating signal delay caused by an interpolation filter circuit or the like.