JPS6379267A - Video recording and reproducing device - Google Patents
Video recording and reproducing deviceInfo
- Publication number
- JPS6379267A JPS6379267A JP61224401A JP22440186A JPS6379267A JP S6379267 A JPS6379267 A JP S6379267A JP 61224401 A JP61224401 A JP 61224401A JP 22440186 A JP22440186 A JP 22440186A JP S6379267 A JPS6379267 A JP S6379267A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- video
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- 238000007781 pre-processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、たとえば、スローモーション再生用または
静止画再生用のフィールドメモリを備えた映像記録再生
装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video recording and reproducing apparatus equipped with a field memory for, for example, slow motion reproduction or still image reproduction.
［従来の技術］
第３図は、従来のフィールドメモリを用いた映像再生装
置の再生系のブロック図である０図において、（１）は
記録済のビデオテープ、（２Ａ） 、 （２Ｂ）はドラ
ムモータ（１３）により回転する回転ドラム（３０）に
固定された磁気ヘッド、（３）は磁気ヘッド（２Ａ）
、 （２Ｂ）を交互に切換えてビデオ信号前処理回路（
４）に接続する第１の切換スイッチである。（５）は上
記ビデオ信号前処理回路（０からの映像信号の１フイ一
ルド分が書き込まれるフィールドメモリ、（６）は上記
フィールドメモリ（５）に書き込まれた内容を上記映像
信号の垂直同期信号とは非同期のクロック（ｆ）で読み
出すメモリ制御回路であり、ビデオ信号前処理回路（４
）からの同期信号を基準に、上記フィールドメモリ（５
）へのビデオ信号前処理回路（０からの出力信号の書き
込みのタイミングやアドレスなどを発生させる回路であ
る。（７）はビデオ信号後処理回路で、上記ビデオ信号
前処理回路（０またはフィールドメモリ（６）からの出
力を処理して、出力端子に映像信号（ｅ）を出力するも
のである。[Prior Art] FIG. 3 is a block diagram of a playback system of a video playback device using a conventional field memory. In FIG. 0, (1) is a recorded video tape, (2A) and (2B) are A magnetic head (3) is a magnetic head (2A) fixed to a rotating drum (30) rotated by a drum motor (13).
, (2B) are alternately switched to the video signal preprocessing circuit (
4) is the first changeover switch connected to. (5) is the video signal preprocessing circuit (a field memory in which one field of the video signal from 0 is written; (6) is the field memory in which the content written in the field memory (5) is synchronized with the vertical synchronization of the video signal; The signal is a memory control circuit that reads out data using an asynchronous clock (f), and a video signal preprocessing circuit (4
) based on the synchronization signal from the field memory (5).
) to the video signal pre-processing circuit (a circuit that generates the timing and address for writing the output signal from 0.) (7) is the video signal post-processing circuit. It processes the output from (6) and outputs a video signal (e) to the output terminal.
一方、（３）は上記磁気ヘッド（２Ａ） 、 （２Ｂ）
の回転位相を検出するための回転パルス発生器、（ｌＯ
）は波形整形回路で、上記回転パルス発生器（９）から
の回転パルス信号（以下、ＰＧと称す）をヘッド切換信
号（ｂ）に波形整形するものである。 （１１）は位相
比較回路で、その出力に基づいてモータ制御回路（１２
）は磁気ヘッド回転用のドラムモータ（１３）を制御す
るようになっている。On the other hand, (3) is the above magnetic head (2A), (2B)
a rotational pulse generator for detecting the rotational phase of (lO
) is a waveform shaping circuit which shapes the waveform of the rotational pulse signal (hereinafter referred to as PG) from the rotational pulse generator (9) into a head switching signal (b). (11) is a phase comparator circuit, and based on its output, the motor control circuit (12)
) controls a drum motor (13) for rotating the magnetic head.
また、（１６）は記録／再生モード切換用の第２の切換
スイッチで、記録時においては、入力映像信号を垂直同
期分離回路（１０で同期分離し、釉分周回路（１５）を
経た信号を、一方、再生時においては、基準発振器（８
）で発生した信号を、上記位相比較回路（１１）に送る
ものである。In addition, (16) is a second changeover switch for recording/playback mode switching, and during recording, the input video signal is synchronously separated by the vertical synchronization separation circuit (10), and the signal is passed through the glaze frequency division circuit (15). On the other hand, during playback, the reference oscillator (8
) is sent to the phase comparison circuit (11).
上記構成において、通常再生時においては、第２の切換
スイッチ（１６）を基準発振器（１８）側に接続する。In the above configuration, during normal reproduction, the second changeover switch (16) is connected to the reference oscillator (18) side.
このとき、ビデオテープ（１）から磁気ヘッド（２Ａ）
、 （２８）によって抽出された映像信号（以下、再
生信号（ａ）と称す）は、回転パルス発生器（８）で発
生したＰＧ倍信号波形整形回路（ｌＯ）で波形整形され
たヘッド切換信号（ｂ）をもとに、第１の切換スイッチ
（３）で適宜選択され、ビデオ信号前処理回路（０、ビ
デオ信号後処理回路（７）を介して出力映像信号（ｅ）
として出力される。一方、ヘッド切換信号（ｂ）は、位
相比較回路（１１）にも送られ、基準発振器（１８）で
発生し第２の切換スイッチ（１６）で選択されて送られ
て来た基準信号（ｓ）とで位相比較され、この位相比較
回路（１１）の出力がモータ制御回路（１２）の制御量
を決定し、ドラムモータ（１３）を制御し、位相同期が
計られている。At this time, from the video tape (1) to the magnetic head (2A)
The video signal extracted by (28) (hereinafter referred to as the reproduced signal (a)) is a head switching signal whose waveform is shaped by the PG double signal waveform shaping circuit (lO) generated by the rotary pulse generator (8). (b), the output video signal (e) is selected as appropriate with the first changeover switch (3), and is outputted via the video signal pre-processing circuit (0) and the video signal post-processing circuit (7).
is output as On the other hand, the head switching signal (b) is also sent to the phase comparator circuit (11), and the reference signal (s ), and the output of this phase comparison circuit (11) determines the control amount of the motor control circuit (12) to control the drum motor (13) and achieve phase synchronization.
つぎに、スチル（静止画）再生時においては、メモリ制
御回路（８）からの指令により、ビデオ信号前処理回路
（０からの再生信号の１フイ一ルド分をフィールドメモ
リ（５）に書き込む、書き込み終了後、フィールドメモ
リ（５）からの読み出しを続ける。そして、ビデオ信号
後処理回路（７）で上記フィールドメモリ（５）からの
信号が処理され、出力映像信号（ｅ）として出力される
と同時に、ビデオテープ（１）は走行停止し、スチル状
態となる。このフィールドメモリ（５）からの読み出し
は、再生信号の同期信号のジッターによる映像信号のゆ
らぎ、ブレを避けるために、再生信号とζま非同期なメ
モリ制御回路（６）のクロックを同期信号として用い、
ブレの全ったくなｌ、）静止画を実現している。Next, during still (still image) playback, the video signal preprocessing circuit (writes one field of the playback signal from 0 to the field memory (5) in response to a command from the memory control circuit (8), After writing is completed, reading from the field memory (5) continues.Then, the video signal post-processing circuit (7) processes the signal from the field memory (5) and outputs it as an output video signal (e). At the same time, the videotape (1) stops running and becomes a still state.Reading from the field memory (5) is performed in parallel with the playback signal in order to avoid fluctuations and blurring of the video signal due to jitter in the synchronization signal of the playback signal. Using the clock of the asynchronous memory control circuit (6) as a synchronization signal,
Achieves still images with no blurring at all.
［発明が解決しようとする問題点］
上記のような映像記録再生装置では、フィールドメモリ
（５）を使用したスチル再生において、再生信号と非同
期でフィールドメモリ（５）から読み出す方式であるた
め、スチル再生から通常（定速）再生への移行時に同期
信号のつながりがない、つまり、スチル再生状態では、
第４図のタイミングチャートで示すように、再生信号（
ａ）、ヘッド切換信号（１））に対して、フィールドメ
モリ（５）（第３図）から読み出された映像信号（Ｃ）
は、上記再生信号（ａ）と非同期であるため、映像信号
（Ｃ）の垂直同期信号に当たる位置Ｖが上記再生信号（
ａ）の１フイ一ルド間のどの位置にあるか不定である。[Problems to be Solved by the Invention] In the above-mentioned video recording and reproducing apparatus, when playing back stills using the field memory (5), the stills are read out from the field memory (5) asynchronously with the playback signal. When transitioning from playback to normal (constant speed) playback, there is no synchronization signal connection, that is, in still playback mode,
As shown in the timing chart in Figure 4, the reproduced signal (
a), the video signal (C) read out from the field memory (5) (Fig. 3) in response to the head switching signal (1))
is asynchronous with the reproduced signal (a), so the position V corresponding to the vertical synchronization signal of the video signal (C) is not synchronized with the reproduced signal (a).
The position within one field of a) is uncertain.
そして、メチル解除時のモード信号（ｄ）切換り点ｐに
おいて、出力映像信号（ｅ）は、フィールドメモリ（５
）（第３図）からの映像信号（Ｃ）から再生信号（ａ）
に切り換るが、垂直同期信号のつながりはなく、その位
相差も不定である。このため、スチル解除時において、
表示画面の同期が流れたり、大きく画面が乱れるなどの
問題があった。Then, at the switching point p of the mode signal (d) when methyl is released, the output video signal (e) is transferred to the field memory (5).
) (Figure 3) from the video signal (C) to the reproduced signal (a)
However, there is no connection between the vertical synchronization signals, and the phase difference between them is also uncertain. Therefore, when canceling still,
There were problems such as the display screen not synchronizing or the screen being significantly distorted.
この発明は、上記従来の問題点を解消するためのなされ
たもので、静止画再生から通常再生への移行時に同期信
号のつながりを良くし、これにより、表示画面の乱れを
防ぐことができる映像記録再生装置を提供することを目
的とする。This invention was made to solve the above-mentioned conventional problems, and improves the connection of synchronization signals when transitioning from still image playback to normal playback, thereby preventing disturbances on the display screen. The purpose is to provide a recording/playback device.
［問題点を解決するための手段］
この発明に係る映像記録再生装置は、ドラムモータによ
り回転する磁気ヘッドの回転速度を検出して回転パルス
信号を発生する回転パルス発生器と、上記ドラムモータ
の通常再生時における基準信号を発振し、かつ、上記メ
モリ制御回路からのクロック信号により初期化される基
準発振器と、上記クロック信号を上記基準信号の周波数
と同じ周波数に分周する分周器と、上記基準信号と上記
分周器からのクロック信号とを、通常再生または静止画
再生モードのそれぞれに応じて選択的に切換える切換ス
イッチと、上記切換スイッチで選択された信号と上記回
転パルス発生器で発生した回転パルス信号との位相を比
較する位相比較回路と、上記位相比較回路からの出力に
基づいて、上記切換スイッチで選択された信号と上記回
転パルス信号との位相差をなくすように、上記ドラムモ
ータの回転位相を制御するモータ制御回路とを備えたも
のである。[Means for Solving the Problems] A video recording and reproducing apparatus according to the present invention includes: a rotation pulse generator that detects the rotation speed of a magnetic head rotated by a drum motor and generates a rotation pulse signal; a reference oscillator that oscillates a reference signal during normal playback and is initialized by a clock signal from the memory control circuit; a frequency divider that divides the clock signal to the same frequency as the reference signal; a changeover switch that selectively switches between the reference signal and the clock signal from the frequency divider according to normal playback or still image playback mode; and a changeover switch that selectively switches between the reference signal and the clock signal from the frequency divider, and a phase comparison circuit that compares the phase with the generated rotation pulse signal; and a phase comparison circuit that eliminates the phase difference between the signal selected by the changeover switch and the rotation pulse signal based on the output from the phase comparison circuit. The drum motor is equipped with a motor control circuit that controls the rotational phase of the drum motor.
［作用］
この発明によれば、静止画再生時において、位相比較回
路からの出力により、メモリ制御回路からのクロック信
号と回転パルス発生器からの回転パルス信号との位相差
をなくすようにモータ制御を行なうようにしたので、通
常再生への移行時に、フィールドメモリからの映像信号
の垂直同期信号と、磁気ヘッドからの再生信号の垂直同
期信号の位相同期をとることができる。[Operation] According to the present invention, during still image reproduction, the motor is controlled so as to eliminate the phase difference between the clock signal from the memory control circuit and the rotation pulse signal from the rotation pulse generator using the output from the phase comparison circuit. Therefore, when transitioning to normal playback, the vertical synchronization signal of the video signal from the field memory and the vertical synchronization signal of the reproduction signal from the magnetic head can be synchronized in phase.
［発明の実施例］ 以下、この発明の実施例を図面にしたがって説明する。[Embodiments of the invention] Embodiments of the present invention will be described below with reference to the drawings.
第１図は、この発明の一実施例の構成を示すブロック図
であり、図において、上記第３図で説明した従来例と同
一もしくは相九部分に同一符号を付し、その詳しい説明
は省略する。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, the same or similar parts as those of the conventional example explained in FIG. do.
（１７）は周波数変換器である残分周器で、フィールド
メモリ（５）から読み出す映像信号（Ｃ）に付加する垂
直同期信号に相当するメモリ制御回路（８）からの６０
Ｈｚのクロック信号（ｆ）を、局分周して３０Ｈ２にカ
ウントダウンするものである。（１日）は３０Ｈ２の基
準信号（ｓ）を発振する基準発振器であり、メモリ制御
回路（ｅ）からのクロック信号（ｆ）により初期化され
、これにより、上記基準信号（Ｓ）とクロック信号（ｆ
）との位相が同期するようになっている。 （１９）は
上記載分周器（１７）からのクロック信号（ｆ）と、第
２の切換スイッチ（１６）からの信号とを選択的に切換
える第３の切換スイッチであり、通常再生やスチル再生
などの各種再生モードに対応したメモリ制御回路（８）
からの制御信号（！ｌ）により切換制御されるものであ
る。また、（１１）は位相比較回路で、上記第３の切換
スイッチ（１９）で選択された信号（ｆ）または（ｓ）
と、回路パルス検出器（９）で検出された３０ＨｚのＰ
Ｇ信号、すなわち、波形整形回路（１０）からのヘッド
ＬＩＴ ｍ Ｊｆ ＪｉＬ （ｈ）ｌ−Ｍノｂ ｍ＋
４１４− ｊｉ６１ 、 千のイｔ 和３ ＊出力す
るものである。 （１２）は上、記位相比較回路（１１
）からの出力に基づいて、ドラムモータ（１３）の回転
位相を制御するモータ制御回路で、位相比較回路（１２
）で比較された両信号の位相差をなくす役割を果す。(17) is a residual frequency divider which is a frequency converter, and the 60% frequency divider from the memory control circuit (8) corresponds to the vertical synchronization signal added to the video signal (C) read out from the field memory (5).
The Hz clock signal (f) is frequency-divided and counted down to 30H2. (1st) is a reference oscillator that oscillates a 30H2 reference signal (s), and is initialized by the clock signal (f) from the memory control circuit (e), thereby causing the reference signal (S) and the clock signal (f
) are synchronized in phase. (19) is a third switch that selectively switches between the clock signal (f) from the frequency divider (17) and the signal from the second switch (16), and is used for normal playback and still playback. Memory control circuit (8) compatible with various playback modes such as playback
The switching is controlled by a control signal (!l) from the. Further, (11) is a phase comparator circuit, which receives the signal (f) or (s) selected by the third changeover switch (19).
and the 30Hz P detected by the circuit pulse detector (9)
G signal, that is, head LIT m Jf JiL (h) l−M node b m+ from the waveform shaping circuit (10)
414-ji61, 1,000 it sum 3 *This is what is output. (12) is the phase comparator circuit (11) above.
) is a motor control circuit that controls the rotational phase of the drum motor (13) based on the output from the phase comparison circuit (12
) plays the role of eliminating the phase difference between the two signals compared.
上記ａＩ＆において、スチル再生時に、メモリ制御回路
（８）の指令により、ビデオ信号前処理回路（４）から
の再生信号（ａ）の１フイ一ルド分をフィールドメモリ
（５）に書き込み、書き込み終了後、フィールドメモリ
（５）から読み出しを続けると同時に、ビデオテープ（
１）は走行を停止し、スチル状態となる。そして、フィ
ールドメモリ（５）からの読み出しは、上記再生信号（
ａ）と非同期のクロック信号（ｆ）で行なわれる。ここ
までは従来例で説明した動作と同じである。In the above aI &, during still playback, one field of the playback signal (a) from the video signal pre-processing circuit (4) is written to the field memory (5) according to a command from the memory control circuit (8), and the writing is completed. After that, reading from the field memory (5) continues and at the same time the video tape (
1) The vehicle stops running and enters a still state. Then, reading from the field memory (5) is performed by reading out the above-mentioned reproduction signal (
This is performed using a clock signal (f) asynchronous with a). The operation up to this point is the same as that described in the conventional example.
このとき、フィールドメモリ（５）から読み出されてい
る映像信号（Ｃ）の垂直同期信号に相当するクロック信
号（ｆ）を、展分周器（１８）で局分周するとともに、
第２の切換スイッチ（１６）を介して基準為腸去（１７
）に培鋳されている第３の切換スイッチ（１３）を、メ
モリ制御回路（８）からの制御信号（ｍ）によりイ分周
器（１８）に接続するように切換える。At this time, the clock signal (f) corresponding to the vertical synchronization signal of the video signal (C) read out from the field memory (5) is frequency-divided by the frequency divider (18), and
The standard bowel removal (17) is controlled via the second changeover switch (16).
) is switched to be connected to the frequency divider (18) by the control signal (m) from the memory control circuit (8).
これにより、繕分周されたクロック信号（ｆ）は位相比
較回路（１１）の一方の入力端子へ送られる。これと同
時に、クロック信号（ｆ）は基準発振器（１７）にも送
られ１．！＆準信号（８）の初期化を行っている。As a result, the frequency-divided clock signal (f) is sent to one input terminal of the phase comparison circuit (11). At the same time, the clock signal (f) is also sent to the reference oscillator (17).1. ! & Quasi-signal (8) is being initialized.
一方、位相比較回路（１１）の他方の入力端子には、磁
気ヘッド（２Ａ） 、 （２Ｂ）のＰＧ信号を回転パル
ス発生器（９）で発生し、波形整形回路（ｌＯ）で波形
整形されたヘッド切換信号（ｂ）が送られて来ている０
位相比較回路（１１）は、位相同期を取るべく、モータ
ル制御回路（１２）に信号を送る。このモータ制御回路
（１２）の出力によりドラムモータ（１３）の回転位相
が制御されるので、第２図のように、再生信号（ａ）と
、ヘッド切換信号（ｂ）と、フィールドメモリ（５）（
第１図）から読み出される映像信号（Ｃ）との位相同期
をとることができる。したがって、スチル解除時には、
第１図のフィールドメモリ（５）からの映像信号（Ｃ）
とビデオ前処理回路（４）からの再生信号（ａ）とを、
位相同期を保った状態で切り換えてビデオ後処理回路（
７）に入力することができる。これにより、従来のよう
にフィールドメモリ（５）に書き込まれた映像信号（ｃ
）を書き込み時とは非同期のクロック信号（「）で読み
出した場合であっても、第２図のように、出力映像信号
（ｅ）に同期信号のつながりをもたせることができる。On the other hand, to the other input terminal of the phase comparison circuit (11), the PG signals of the magnetic heads (2A) and (2B) are generated by the rotary pulse generator (9), and are waveform-shaped by the waveform shaping circuit (lO). The head switching signal (b) is being sent.
The phase comparator circuit (11) sends a signal to the motor control circuit (12) to achieve phase synchronization. Since the rotational phase of the drum motor (13) is controlled by the output of this motor control circuit (12), as shown in FIG. )(
It is possible to achieve phase synchronization with the video signal (C) read out from FIG. 1). Therefore, when canceling still,
Video signal (C) from field memory (5) in Figure 1
and the reproduction signal (a) from the video preprocessing circuit (4),
The video post-processing circuit (
7). As a result, the video signal (c
) is read out using a clock signal (') that is asynchronous with the time of writing, it is possible to make the output video signal (e) have a synchronization signal connection as shown in FIG. 2.
このため、上記スチル解除時において、表示画面の同期
が流れたり、画面が大きく乱れたりするのが防止できる
。Therefore, when the still image is released, it is possible to prevent the display screen from being out of synchronization or from being greatly disturbed.
また、第１図の基準発振器（１８）は、上記クロック信
号（ｆ）で初期化されるので、局分周後のクロック信号
（ｆ）と基準信号（ｓ）との位相同期も確保されている
。したがって、スチル解除時に、第３の切換スイッチ（
１３）を切換えて基準信号（ｓ）を位相比較回路（１１
）に送り込む際、スチル再生時におけるクロック信号（
ｆ）による場合と同様のモータ制御が続行できる。これ
により、第２図のように、出力映像信号（ｅ）には、ス
チル再生から通常再生移行時に再生信号（ａ）の位相変
化が現れず、上記再生信号（ａ）と映像信号（Ｃ）との
位相同期を維持できることができる。Furthermore, since the reference oscillator (18) in FIG. 1 is initialized with the clock signal (f), phase synchronization between the clock signal (f) after the frequency division and the reference signal (s) is also ensured. There is. Therefore, when canceling still, the third changeover switch (
13) to transfer the reference signal (s) to the phase comparator circuit (11).
), the clock signal (
The same motor control as in case f) can be continued. As a result, as shown in FIG. 2, the phase change of the playback signal (a) does not appear in the output video signal (e) when transitioning from still playback to normal playback, and the playback signal (a) and video signal (C) It is possible to maintain phase synchronization with the
なお、上記実施例では、フィールドメモリ（５）を使用
したスチル再生について説明したが、スローモーション
再生およびその他の静止画再生であっても良く、上記実
施例と同様の効果がある。In the above embodiment, still playback using the field memory (5) has been described, but slow motion playback and other still image playback may also be used, and the same effects as in the above embodiment can be obtained.
［発明の効果］
以上のように、この発明によれば、静止画再生時に、フ
ィールドメモリから読み出すクロック信号でドラムモー
タの位相同期をとるようにしたので、静止画再生から通
常再生への移行時の出力映像信号の同期信号のつながり
が良く、これにより、表示画面の同期の流れや画面の乱
れを防止することができる。[Effects of the Invention] As described above, according to the present invention, the phase synchronization of the drum motor is achieved using the clock signal read from the field memory during still image playback, so that when transitioning from still image playback to normal playback, The synchronization signals of the output video signals are well connected, thereby preventing synchronization flow of the display screen and disturbance of the screen.
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は第１図の各部の信号波形を示すタイミングチャ
ート、第３図は従来の映像記録再生装置の構成を示すブ
ロック図、第４図は従来の各部の信号波形を示すタイミ
ングチャートである。
（１）・・・ビデオテープ、（２Ａ） 、 （２Ｂ）・
・・磁気ヘッド、（５）・・・フィールドメモリ、（８
）・・・メモリ制御回路、（９）・・・回転パルス発生
器、（１１）・・・位相比較回路、（１２）・・・モー
タ制御回路、（１３）・・・ドラムモータ、（１７）・
・・局分周器、（１８）・・・基準発振器、（１９）・
・・切換スイッチ、（＆）・・・再生信号、（Ｃ）・・
・映像信号、（ｆ）・・・クロック信号、 （ＰＣ）・
・・回転パルス信号、（ｓ）・・・基準信号。
なお、各図中、同一符号は同一または相当する部分を示
す。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a timing chart showing signal waveforms of each part in FIG. 1, FIG. 3 is a block diagram showing the configuration of a conventional video recording and reproducing device, and FIG. 4 is a timing chart showing signal waveforms of each part of the conventional system. . (1)...Video tape, (2A), (2B)
...Magnetic head, (5)...Field memory, (8
)...Memory control circuit, (9)...Rotating pulse generator, (11)...Phase comparison circuit, (12)...Motor control circuit, (13)...Drum motor, (17 )・
・・Local frequency divider, (18) ・・Reference oscillator, (19)・
...Selector switch, (&)...Reproduction signal, (C)...
・Video signal, (f)...Clock signal, (PC)・
...Rotation pulse signal, (s)...Reference signal. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (1)
デオテープからの映像信号を書き込むフィールドメモリ
とこのフィールドメモリに書き込まれた内容を上記映像
信号の垂直同期信号とは非同期のクロック信号で読み出
すメモリ制御回路とを備えた映像記録再生装置であつて
、ドラムモータにより回転する磁気ヘッドの回転速度を
検出して回転パルス信号を発生する回転パルス発生器と
、上記ドラムモータの通常再生時における基準信号を発
振し、かつ、上記メモリ制御回路からのクロック信号に
より初期化される基準発振器と、上記クロック信号を上
記基準信号の周波数と同じ周波数に分周する分周器と、
上記基準信号と上記分周器からのクロック信号とを通常
再生または静止画再生モードのそれぞれに応じて選択的
に切換える切換スイッチと、上記切換スイッチで選択さ
れた信号と上記回転パルス発生器で発生した回転パルス
信号との位相を比較する位相比較回路と、上記位相比較
回路からの出力に基づいて、上記切換スイッチで選択さ
れた信号と上記回転パルス信号との位相差をなくすよう
に、上記ドラムモータの回転位相を制御するモータ制御
回路とを備えてなる映像記録再生装置。(1) A field memory into which a video signal from a video tape is written during slow motion playback or still image playback, and a memory control circuit that reads out the contents written in this field memory using a clock signal that is asynchronous with the vertical synchronization signal of the video signal. A video recording and reproducing device comprising: a rotational pulse generator that detects the rotational speed of a magnetic head rotated by a drum motor and generates a rotational pulse signal; and a rotational pulse generator that oscillates a reference signal during normal playback of the drum motor. and a reference oscillator that is initialized by a clock signal from the memory control circuit, and a frequency divider that divides the clock signal to the same frequency as the reference signal.
A changeover switch that selectively switches between the reference signal and the clock signal from the frequency divider according to normal playback or still image playback mode, and a signal selected by the changeover switch and generated by the rotary pulse generator. a phase comparator circuit that compares the phase with the rotational pulse signal that has been selected, and a phase comparison circuit that compares the phase with the rotational pulse signal, and the drum A video recording and reproducing device comprising a motor control circuit that controls the rotational phase of a motor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224401A JPS6379267A (en) | 1986-09-22 | 1986-09-22 | Video recording and reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224401A JPS6379267A (en) | 1986-09-22 | 1986-09-22 | Video recording and reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6379267A true JPS6379267A (en) | 1988-04-09 |
| JPH0559500B2 JPH0559500B2 (en) | 1993-08-31 |
Family
ID=16813175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224401A Granted JPS6379267A (en) | 1986-09-22 | 1986-09-22 | Video recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379267A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279683A (en) * | 1987-05-11 | 1988-11-16 | Sony Corp | Video tape recorder |
-
1986
- 1986-09-22 JP JP61224401A patent/JPS6379267A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279683A (en) * | 1987-05-11 | 1988-11-16 | Sony Corp | Video tape recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0559500B2 (en) | 1993-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110379A (en) | Skew distortion eliminating device | |
| KR900001592B1 (en) | System for playing video information recording disks | |
| JP2523601B2 (en) | Video format signal processing system | |
| JPH03167981A (en) | Time axis correction circuit | |
| US4912571A (en) | A memory controlling apparatus for a magnetic recording and reproducing apparatus | |
| JPS6379267A (en) | Video recording and reproducing device | |
| US5502572A (en) | Variable speed video signal reproducing apparatus | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| JP2708176B2 (en) | Video signal playback device | |
| JP2542825B2 (en) | Video signal playback device | |
| JP2844765B2 (en) | Video signal playback device | |
| JPH03177179A (en) | Time base collector | |
| JP2663484B2 (en) | Memory device | |
| JP3108727B2 (en) | Address signal recording method | |
| JPS6027286A (en) | Video input processing device | |
| JP2832902B2 (en) | Video signal playback device | |
| JP2889060B2 (en) | Magnetic recording / reproducing device | |
| JPH03186084A (en) | Video signal reproducing device | |
| JPS63107280A (en) | Video tape recorder | |
| JPH0797848B2 (en) | Disc recording information reproducing device | |
| JPH0752965B2 (en) | VTR 3D special playback device | |
| JPH0583982B2 (en) | ||
| JPH0832020B2 (en) | Video signal processing device | |
| JPS5823993B2 (en) | Video signal playback device |