JPS6376612A - パルスレ−ト電圧変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ビ）　産業上の利用分野 本発明は、入力パルスのパルスレートをアナログ電圧に
変換するパルスレート電圧変換回路に係り、特に、パル
スカウント力式のＦＭ検波回路に好適な同回路に関する
。

（ロ）従来の技術 一般に、パルスカウント力式のＦＭ検波においては、Ｆ
Ｍ変調波の周波数に応じた一定パルス幅のパルス列を得
るようにしており、このようなパルス列のパルスレート
をアナログ電圧に変換するためには、従来、特開昭５９
−２２５６０４号公報や特開昭５９−１５８６２０号公
報に開示されているように、ローパスフィルタが用いら
れていた。

Ｇ／ｊ　　発明が解決しようとする問題点従来の如（、
ローパスフィルタのみで、キャリアと希望信号の分離を
行なう構成では、十分にキャリア成分の少ない希望信号
を得るために、比較的高次のフィルタを用いなければな
らず、このため、高価になると共に、形状が大きくなら
ざるを得ないという問題点があった。

に）問題点を解決するための手段 本発明は、入力パルスの立下がりに応じて電圧Ｖと時間
ｔとの関係が略ｖ＝ｃ／ｔ（ｃ：定数）となる電圧を発
生する電圧発生回路と、入力パルスの第１レベル期間に
電圧発生回路の電圧をサンプリングし、第２レベル期間
サンプリングした電圧を保持するサンプルホールド回路
と、このサンプルホールド回路の出力端に接続されたロ
ーパスフィルタとより、パルスレート電圧変換回路を構
成したものである。

（ホ）作用 本発明では、上記した電圧発生回路とサンプルホールド
回路を用いて、入力パルスのパルスレートな電圧に変換
しているため、これらの回路によりキャリア成分が減少
し、このため、最終段のローパスフィルタとしては、高
周波成分を取り除（極く簡単な構成のもので済むように
なる。

（へ）実施例 実施例を説明する前に、先ず、本発明の原理を第２図を
参照しながら説明する。

第２図において、縦軸は電圧Ｖを、そして、横軸は時間
ｔを表わし、ＡＢＯＣ及びＧＨＦＩが、一定パルス幅の
入力パルスＰを表わす。ここで、第１パルスＡＢＯＣＯ
Ａ点を通るｖ＝ｃ／ｔ（ｃ：定数）なる曲線を描くと、
ＡＢＯＣの面積はＤＥＯＦの面積と同一となる。つまり
、電圧ＯＥは、第１パルスＡＢＯＣを、パルス間隔ＯＦ
の期間で平均した電圧値となる。従って、第１パルスＡ
ＢＯＣの立下がり点人から、Ｖ二ｃ　／　ｔなる電圧を
発生せしめ、第２パルスＧＨＦＩの立上がり点Ｆでのこ
の電圧Ｖの値、即ち、電圧ＯＥを、パルス間隔ＯＦの間
保持すれば、原理的には、パルスレートな電圧に変換す
ることが可能となる。

しかしながら、実際には、時刻Ｆでの電圧ＯＥを、時刻
０からＦの期間、遡って保持することは不可能なので、
電圧の保持を一周期ずらせて、第２パルスＧＨＦＩ発生
後のパルス間隔の期間、電圧ＯＥを保持すれば実現可能
となる。

そこで、本発明では、第１図のブロック図に示すように
、電圧発生回路（１）で、入力パルスＰの立下がりに応
じてｖ　＝　ｃ　／　ｔなる電圧を発生せしめ、サンプ
ルホールド回路（２）で、入力パルスＰの「Ｈ」レベル
期間、電圧ｃ　／　ｔをサンプリングし、ｒＬＪレベル
期間サンプリングした電圧を保持し、このサンプルホー
ルド回路（２）の出力を、ローパスフィルタ（３）に入
力して、変換を実現している。

具体的には、例えば第３図に示すように、実施例は構成
され、この例では、ｖ　＝：　ｃ　／　ｔなる特性を、
コンデンサと抵抗を用いた指数関数的放電曲線で、擬似
的に作成している。

即ち、電圧発生回路（１）は、入力端子（４）に接続さ
れた抵抗Ｒ１及びコンデンサＣ１、コンデンサＣ１の他
端と電源電位■ｃｃとの間に並列に接続された抵抗Ｒ７
及びダイオードＤ、抵抗Ｒ，とコンデンサＣ７との接続
点Ｑがベースに接続され、エミッタが電源電位■、ｃに
接続されたトランジスタＴ１、トランジスタＴ、のコレ
クタと接地間に並列に接続されたコンデンサＣ１及び抵
抗Ｒ３、コンデンサＣ７の電圧をベースに入力するトラ
ンジスタＴ２及び抵抗Ｒ４より構成され、サンプルホー
ルド回路（２）は、アナログスイッチＡＳ、アナログス
イッチＡｓの出力端と接地間に接続されたコンデンサＣ
８、コンデンサＣ８の電圧をゲートに入力するＦＥＴＴ
、及び抵抗Ｒ５より構成され、ローパスフィルタ（３）
は、高周波成分を除去するコイルＬ及びコンデンサＣ３
のみより成る簡単な構成のものが用いられている。

そこで、第４図（イ）に示すような、パルス幅が一定の
入力パルスＰが入力端子（４）に入力されると、点Ｑで
は、第４図（ロ）に示すように、微分出力■９が得られ
、この微分出力により入力パルスＰの立下がり時、極く
短かい間トランジスタＴ１　がオンする。これにより、
コンデンサＣ７が瞬時に充電され、以下、第４図（ハ）
に示すように、コンデンサＣ７の電圧ｖｃｔは、次のパ
ルスの立下がり時点まで、擬似ｃ　／　を曲線である指
数関数曲線に沿って放電を続ける。

アナログスイッチＡｓは、入力パルスＰのｒＨＪレベル
期間オンするので、この期間に、コンデンサＣ８にはコ
ンデンサＣ！の電圧ｖｃ！に応じた電圧■ｃ、がサンプ
リングされ、入力パルスＰの「Ｌ」レベル期間では、ア
ナログスイッチＡＳがオフするので、コンデンサ０３に
は、「Ｈ」レベル期間にサンプリングされた電圧が保持
される。この様子を示したものが第４図に）であり、第
４図（イ）の入力パルスＰと比較すれば明らかなように
、キャリア成分は大幅に減少している。従って、コイル
ＬとコンデンサＣ４より成る簡単なローパスフィルタ（
３）を通すだけで、希望信号が得られることとなる。

尚、トランジスタＴ、及びＦ　Ｅ　Ｔ　Ｔ、は、増幅作
用を有するので、これらを映像アンプや音声アンプとし
て兼用することもできる。

ところで、リミッタ（５）及び単安定マルチバイブレー
タ（６）より成り、入力ＦＭ変調波の周波数に応じた一
定パルス幅のパルス列Ｐを出力する第５図に示すような
パルス発生回路（刀を、第１図に示した変換回路の前段
に設ければ、パルスカウント方式のＦＭ検波回路が実現
できる。

（ト）　発明の効果 本発明に依れば、最終段のローパスフィルタの構成を簡
素化しながら、希望信号からキャリア成分を十分分離で
きるので、安価に、且つ、小さな形状で、変換回路ある
いはこの変換回路を用いた検波回路を実現できる。更に
は、変換回路自体が増幅作用を有するので、適宜、映像
アンプや音声アンプとして兼用することも可能である。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の詳細な説明するための説明図、第３図は本発明の実
施例を示す具体回路図、第４図は実施例の各部の波形を
示す波形図、第５図は一般的なパルスカウント方式のＦ
Ｍ検波回路の入力段の構成を示すブロック図である。 （１１・・・電圧発生回路、　（２〕・・・サンプルホ
ールド回路、（３）・・・ローパスフィルタ、（４）・
・・入力端子、（７）・・・パルス発生回路。

Claims (1)

【特許請求の範囲】
1. （１）入力パルスの立下がりに応じて電圧ｖと時間ｔと
   の関係が略ｖ＝ｃ／ｔ（ｃ：定数）となる電圧を発生す
   る電圧発生回路と、前記入力パルスの第１レベル期間に
   前記電圧発生回路の電圧をサンプリングし、第２レベル
   期間サンプリングした電圧を保持するサンプルホールド
   回路と、該サンプルホールド回路の出力端に接続された
   ローパスフィルタとより構成したことを特徴とするパル
   スレート電圧変換回路。