JPS6376612A - パルスレ−ト電圧変換回路 - Google Patents
パルスレ−ト電圧変換回路Info
- Publication number
- JPS6376612A JPS6376612A JP22263386A JP22263386A JPS6376612A JP S6376612 A JPS6376612 A JP S6376612A JP 22263386 A JP22263386 A JP 22263386A JP 22263386 A JP22263386 A JP 22263386A JP S6376612 A JPS6376612 A JP S6376612A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- circuit
- period
- pulse rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- QCWQUWUCARNNRI-UHFFFAOYSA-N 3-ethyl-5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbaldehyde Chemical compound CC1(C)CCC(C)(C)C2=C1C=C(C=O)C(CC)=C2 QCWQUWUCARNNRI-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ビ) 産業上の利用分野
本発明は、入力パルスのパルスレートをアナログ電圧に
変換するパルスレート電圧変換回路に係り、特に、パル
スカウント力式のFM検波回路に好適な同回路に関する
。
変換するパルスレート電圧変換回路に係り、特に、パル
スカウント力式のFM検波回路に好適な同回路に関する
。
(ロ)従来の技術
一般に、パルスカウント力式のFM検波においては、F
M変調波の周波数に応じた一定パルス幅のパルス列を得
るようにしており、このようなパルス列のパルスレート
をアナログ電圧に変換するためには、従来、特開昭59
−225604号公報や特開昭59−158620号公
報に開示されているように、ローパスフィルタが用いら
れていた。
M変調波の周波数に応じた一定パルス幅のパルス列を得
るようにしており、このようなパルス列のパルスレート
をアナログ電圧に変換するためには、従来、特開昭59
−225604号公報や特開昭59−158620号公
報に開示されているように、ローパスフィルタが用いら
れていた。
G/j 発明が解決しようとする問題点従来の如(、
ローパスフィルタのみで、キャリアと希望信号の分離を
行なう構成では、十分にキャリア成分の少ない希望信号
を得るために、比較的高次のフィルタを用いなければな
らず、このため、高価になると共に、形状が大きくなら
ざるを得ないという問題点があった。
ローパスフィルタのみで、キャリアと希望信号の分離を
行なう構成では、十分にキャリア成分の少ない希望信号
を得るために、比較的高次のフィルタを用いなければな
らず、このため、高価になると共に、形状が大きくなら
ざるを得ないという問題点があった。
に)問題点を解決するための手段
本発明は、入力パルスの立下がりに応じて電圧Vと時間
tとの関係が略v=c/t(c:定数)となる電圧を発
生する電圧発生回路と、入力パルスの第1レベル期間に
電圧発生回路の電圧をサンプリングし、第2レベル期間
サンプリングした電圧を保持するサンプルホールド回路
と、このサンプルホールド回路の出力端に接続されたロ
ーパスフィルタとより、パルスレート電圧変換回路を構
成したものである。
tとの関係が略v=c/t(c:定数)となる電圧を発
生する電圧発生回路と、入力パルスの第1レベル期間に
電圧発生回路の電圧をサンプリングし、第2レベル期間
サンプリングした電圧を保持するサンプルホールド回路
と、このサンプルホールド回路の出力端に接続されたロ
ーパスフィルタとより、パルスレート電圧変換回路を構
成したものである。
(ホ)作用
本発明では、上記した電圧発生回路とサンプルホールド
回路を用いて、入力パルスのパルスレートな電圧に変換
しているため、これらの回路によりキャリア成分が減少
し、このため、最終段のローパスフィルタとしては、高
周波成分を取り除(極く簡単な構成のもので済むように
なる。
回路を用いて、入力パルスのパルスレートな電圧に変換
しているため、これらの回路によりキャリア成分が減少
し、このため、最終段のローパスフィルタとしては、高
周波成分を取り除(極く簡単な構成のもので済むように
なる。
(へ)実施例
実施例を説明する前に、先ず、本発明の原理を第2図を
参照しながら説明する。
参照しながら説明する。
第2図において、縦軸は電圧Vを、そして、横軸は時間
tを表わし、ABOC及びGHFIが、一定パルス幅の
入力パルスPを表わす。ここで、第1パルスABOCO
A点を通るv=c/t(c:定数)なる曲線を描くと、
ABOCの面積はDEOFの面積と同一となる。つまり
、電圧OEは、第1パルスABOCを、パルス間隔OF
の期間で平均した電圧値となる。従って、第1パルスA
BOCの立下がり点人から、V二c / tなる電圧を
発生せしめ、第2パルスGHFIの立上がり点Fでのこ
の電圧Vの値、即ち、電圧OEを、パルス間隔OFの間
保持すれば、原理的には、パルスレートな電圧に変換す
ることが可能となる。
tを表わし、ABOC及びGHFIが、一定パルス幅の
入力パルスPを表わす。ここで、第1パルスABOCO
A点を通るv=c/t(c:定数)なる曲線を描くと、
ABOCの面積はDEOFの面積と同一となる。つまり
、電圧OEは、第1パルスABOCを、パルス間隔OF
の期間で平均した電圧値となる。従って、第1パルスA
BOCの立下がり点人から、V二c / tなる電圧を
発生せしめ、第2パルスGHFIの立上がり点Fでのこ
の電圧Vの値、即ち、電圧OEを、パルス間隔OFの間
保持すれば、原理的には、パルスレートな電圧に変換す
ることが可能となる。
しかしながら、実際には、時刻Fでの電圧OEを、時刻
0からFの期間、遡って保持することは不可能なので、
電圧の保持を一周期ずらせて、第2パルスGHFI発生
後のパルス間隔の期間、電圧OEを保持すれば実現可能
となる。
0からFの期間、遡って保持することは不可能なので、
電圧の保持を一周期ずらせて、第2パルスGHFI発生
後のパルス間隔の期間、電圧OEを保持すれば実現可能
となる。
そこで、本発明では、第1図のブロック図に示すように
、電圧発生回路(1)で、入力パルスPの立下がりに応
じてv = c / tなる電圧を発生せしめ、サンプ
ルホールド回路(2)で、入力パルスPの「H」レベル
期間、電圧c / tをサンプリングし、rLJレベル
期間サンプリングした電圧を保持し、このサンプルホー
ルド回路(2)の出力を、ローパスフィルタ(3)に入
力して、変換を実現している。
、電圧発生回路(1)で、入力パルスPの立下がりに応
じてv = c / tなる電圧を発生せしめ、サンプ
ルホールド回路(2)で、入力パルスPの「H」レベル
期間、電圧c / tをサンプリングし、rLJレベル
期間サンプリングした電圧を保持し、このサンプルホー
ルド回路(2)の出力を、ローパスフィルタ(3)に入
力して、変換を実現している。
具体的には、例えば第3図に示すように、実施例は構成
され、この例では、v =: c / tなる特性を、
コンデンサと抵抗を用いた指数関数的放電曲線で、擬似
的に作成している。
され、この例では、v =: c / tなる特性を、
コンデンサと抵抗を用いた指数関数的放電曲線で、擬似
的に作成している。
即ち、電圧発生回路(1)は、入力端子(4)に接続さ
れた抵抗R1及びコンデンサC1、コンデンサC1の他
端と電源電位■ccとの間に並列に接続された抵抗R7
及びダイオードD、抵抗R,とコンデンサC7との接続
点Qがベースに接続され、エミッタが電源電位■、cに
接続されたトランジスタT1、トランジスタT、のコレ
クタと接地間に並列に接続されたコンデンサC1及び抵
抗R3、コンデンサC7の電圧をベースに入力するトラ
ンジスタT2及び抵抗R4より構成され、サンプルホー
ルド回路(2)は、アナログスイッチAS、アナログス
イッチAsの出力端と接地間に接続されたコンデンサC
8、コンデンサC8の電圧をゲートに入力するFETT
、及び抵抗R5より構成され、ローパスフィルタ(3)
は、高周波成分を除去するコイルL及びコンデンサC3
のみより成る簡単な構成のものが用いられている。
れた抵抗R1及びコンデンサC1、コンデンサC1の他
端と電源電位■ccとの間に並列に接続された抵抗R7
及びダイオードD、抵抗R,とコンデンサC7との接続
点Qがベースに接続され、エミッタが電源電位■、cに
接続されたトランジスタT1、トランジスタT、のコレ
クタと接地間に並列に接続されたコンデンサC1及び抵
抗R3、コンデンサC7の電圧をベースに入力するトラ
ンジスタT2及び抵抗R4より構成され、サンプルホー
ルド回路(2)は、アナログスイッチAS、アナログス
イッチAsの出力端と接地間に接続されたコンデンサC
8、コンデンサC8の電圧をゲートに入力するFETT
、及び抵抗R5より構成され、ローパスフィルタ(3)
は、高周波成分を除去するコイルL及びコンデンサC3
のみより成る簡単な構成のものが用いられている。
そこで、第4図(イ)に示すような、パルス幅が一定の
入力パルスPが入力端子(4)に入力されると、点Qで
は、第4図(ロ)に示すように、微分出力■9が得られ
、この微分出力により入力パルスPの立下がり時、極く
短かい間トランジスタT1 がオンする。これにより、
コンデンサC7が瞬時に充電され、以下、第4図(ハ)
に示すように、コンデンサC7の電圧vctは、次のパ
ルスの立下がり時点まで、擬似c / を曲線である指
数関数曲線に沿って放電を続ける。
入力パルスPが入力端子(4)に入力されると、点Qで
は、第4図(ロ)に示すように、微分出力■9が得られ
、この微分出力により入力パルスPの立下がり時、極く
短かい間トランジスタT1 がオンする。これにより、
コンデンサC7が瞬時に充電され、以下、第4図(ハ)
に示すように、コンデンサC7の電圧vctは、次のパ
ルスの立下がり時点まで、擬似c / を曲線である指
数関数曲線に沿って放電を続ける。
アナログスイッチAsは、入力パルスPのrHJレベル
期間オンするので、この期間に、コンデンサC8にはコ
ンデンサC!の電圧vc!に応じた電圧■c、がサンプ
リングされ、入力パルスPの「L」レベル期間では、ア
ナログスイッチASがオフするので、コンデンサ03に
は、「H」レベル期間にサンプリングされた電圧が保持
される。この様子を示したものが第4図に)であり、第
4図(イ)の入力パルスPと比較すれば明らかなように
、キャリア成分は大幅に減少している。従って、コイル
LとコンデンサC4より成る簡単なローパスフィルタ(
3)を通すだけで、希望信号が得られることとなる。
期間オンするので、この期間に、コンデンサC8にはコ
ンデンサC!の電圧vc!に応じた電圧■c、がサンプ
リングされ、入力パルスPの「L」レベル期間では、ア
ナログスイッチASがオフするので、コンデンサ03に
は、「H」レベル期間にサンプリングされた電圧が保持
される。この様子を示したものが第4図に)であり、第
4図(イ)の入力パルスPと比較すれば明らかなように
、キャリア成分は大幅に減少している。従って、コイル
LとコンデンサC4より成る簡単なローパスフィルタ(
3)を通すだけで、希望信号が得られることとなる。
尚、トランジスタT、及びF E T T、は、増幅作
用を有するので、これらを映像アンプや音声アンプとし
て兼用することもできる。
用を有するので、これらを映像アンプや音声アンプとし
て兼用することもできる。
ところで、リミッタ(5)及び単安定マルチバイブレー
タ(6)より成り、入力FM変調波の周波数に応じた一
定パルス幅のパルス列Pを出力する第5図に示すような
パルス発生回路(刀を、第1図に示した変換回路の前段
に設ければ、パルスカウント方式のFM検波回路が実現
できる。
タ(6)より成り、入力FM変調波の周波数に応じた一
定パルス幅のパルス列Pを出力する第5図に示すような
パルス発生回路(刀を、第1図に示した変換回路の前段
に設ければ、パルスカウント方式のFM検波回路が実現
できる。
(ト) 発明の効果
本発明に依れば、最終段のローパスフィルタの構成を簡
素化しながら、希望信号からキャリア成分を十分分離で
きるので、安価に、且つ、小さな形状で、変換回路ある
いはこの変換回路を用いた検波回路を実現できる。更に
は、変換回路自体が増幅作用を有するので、適宜、映像
アンプや音声アンプとして兼用することも可能である。
素化しながら、希望信号からキャリア成分を十分分離で
きるので、安価に、且つ、小さな形状で、変換回路ある
いはこの変換回路を用いた検波回路を実現できる。更に
は、変換回路自体が増幅作用を有するので、適宜、映像
アンプや音声アンプとして兼用することも可能である。
第1図は本発明の構成を示すブロック図、第2図は本発
明の詳細な説明するための説明図、第3図は本発明の実
施例を示す具体回路図、第4図は実施例の各部の波形を
示す波形図、第5図は一般的なパルスカウント方式のF
M検波回路の入力段の構成を示すブロック図である。 (11・・・電圧発生回路、 (2〕・・・サンプルホ
ールド回路、(3)・・・ローパスフィルタ、(4)・
・・入力端子、(7)・・・パルス発生回路。
明の詳細な説明するための説明図、第3図は本発明の実
施例を示す具体回路図、第4図は実施例の各部の波形を
示す波形図、第5図は一般的なパルスカウント方式のF
M検波回路の入力段の構成を示すブロック図である。 (11・・・電圧発生回路、 (2〕・・・サンプルホ
ールド回路、(3)・・・ローパスフィルタ、(4)・
・・入力端子、(7)・・・パルス発生回路。
Claims (1)
- (1)入力パルスの立下がりに応じて電圧vと時間tと
の関係が略v=c/t(c:定数)となる電圧を発生す
る電圧発生回路と、前記入力パルスの第1レベル期間に
前記電圧発生回路の電圧をサンプリングし、第2レベル
期間サンプリングした電圧を保持するサンプルホールド
回路と、該サンプルホールド回路の出力端に接続された
ローパスフィルタとより構成したことを特徴とするパル
スレート電圧変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22263386A JPS6376612A (ja) | 1986-09-19 | 1986-09-19 | パルスレ−ト電圧変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22263386A JPS6376612A (ja) | 1986-09-19 | 1986-09-19 | パルスレ−ト電圧変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6376612A true JPS6376612A (ja) | 1988-04-06 |
Family
ID=16785509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22263386A Pending JPS6376612A (ja) | 1986-09-19 | 1986-09-19 | パルスレ−ト電圧変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6376612A (ja) |
-
1986
- 1986-09-19 JP JP22263386A patent/JPS6376612A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6369099A (ja) | サンプルホ−ルド回路 | |
JPH0320090B2 (ja) | ||
JPS6376612A (ja) | パルスレ−ト電圧変換回路 | |
US4247823A (en) | Low noise, low phase shift analog signal multiplier | |
JPS5911282B2 (ja) | 同期検波回路 | |
JPH0224069B2 (ja) | ||
JPS6351416B2 (ja) | ||
JP3714688B2 (ja) | 制御フィードバック型電荷/電圧変換器 | |
JPH10164385A (ja) | 垂直出力回路 | |
KR100492984B1 (ko) | 영상 신호의 고주파 증강 제어장치 | |
JPS5848810Y2 (ja) | ドウキケンパカイロ | |
JPS5948429B2 (ja) | 演算回路 | |
JPH0419880Y2 (ja) | ||
RU1788568C (ru) | Инвертирующий усилитель | |
JPS62169514A (ja) | エツジトリガ−発生回路 | |
JPS6215958B2 (ja) | ||
JPH10282240A (ja) | 波形成形回路 | |
JPH0218766B2 (ja) | ||
JPH0758559A (ja) | スルーレート制御増幅器 | |
JPS6260305A (ja) | 掛算回路 | |
JPS5669925A (en) | Digital processing system | |
JPS58122698A (ja) | サンプルホ−ルド回路 | |
JPH10282239A (ja) | 波形成形回路 | |
JPH02309766A (ja) | 映像信号のブランキング回路 | |
JPH05211411A (ja) | 差分周波数信号発生器 |