JPS6373718A

JPS6373718A - Ｒ−２ｒ型ｄ／ａコンバ−タ回路

Info

Publication number: JPS6373718A
Application number: JP61217515A
Authority: JP
Inventors: Akira Yamaguchi; 明山口; Toshimasa Kawai; 川合　利昌
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1986-09-16
Filing date: 1986-09-16
Publication date: 1988-04-04
Also published as: US4803461A; JPH0436609B2; KR880004650A; KR900007378B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、１つのＤ／Ａコンバータ回路を時系列的に
異なる２つの回路系で共用することにより、２つ回路系
のアナログ信号源として用いるのに好適なＲ−２Ｒ型Ｄ
／Ａコンバータ回路に関する。

（従来の技術）一般に、ｎビット構成のＲ−２Ｒ型Ｄ／Ａコンバータ回
路は、第５図に示すように構成されている。第５図にお
いて、ディジタル信号り。〜Ｄ　ｒＬ−１が供給される
ディジタル入力端子１１．〜１１ｎ−１にはそれぞれ、
抵抗２Ｒｏ〜２ＲｒＬ−１の一端が接続される。これら
の抵抗２Ｒｏ〜２Ｒｎ、１の隣接する各他端間にはそれ
ぞれ、抵抗Ｒ６〜Ｒｎ−２が接続される。また、上記抵
抗２ＲｏとＲｏとの接続点と接地点間には抵抗２Ｒが接
続される。そして、」二記ディジタル信号Ｄ　Ｏ−Ｄ　
ｒＬ−１の各レベルに基づいて各ビット毎に重み付され
た信号が、上記抵抗２Ｒト１とＲｎ−２との接続点から
アナログ信号Ａ　ｏｕｔとして出力される。なお、上記
抵抗２Ｒおよび２Ｒｏ〜２Ｒｎ−１の各抵抗値はそれぞ
れ、上記抵抗ＲＯ−Ｒｎ−２の各抵抗値の２倍に設定さ
れている。

ところで、上記のようなり／Ａコンバータ回路の出力を
２系統の時系列的に異なったアナログ回路系へ供給して
使用する場合には、第６図に示すように構成している。

すなわち、Ｄ／Ａコンバータ回路１２の出力端に第１．
第２のスイッチ（アナログスイッチ等）　１３１　、　
１３２の一端を接続し、これらスイッチ１３１　ｒ　１
３２の他端にそれぞれ第１゜第２のアナログ回路系１４
．　、１４２の入力端を接続する。そして、上記各スイ
ッチ１３．　、１３２を各アナログ回路系”Ｉ　＋　１
４２の時系列に従った信号φ１．φ２で選択的にオン／
オフ制御することにより、１つのＤ／Ａコンバータ回路
１２のディジタル／アナログ変換出力を２つのアナログ
回路系”Ｉ　ｒ　１４２に選択的に供給する。上記スイ
ッチ１３１．１３２を用いるのは、例えばアナログ回路
系１４、の入力インピーダンスがＤ／Ａコンバータ回路
１２の出力インピーダンスと比較して高く、アナログ回
路系１４２の入力インピーダンスが低い場合、両方のア
ナログ回路系１４．　、１４２の各入力端にＤ／Ａコン
バータ回路１２の出力端を直接接続すると、Ｄ／Ａコン
バータ回路１２の出力Ａ　ｏｕｔはアナログ回路系１４
２によって影響を受け、アナログ回路系１４１に所望す
るアナログ信号が入力されないためである。このような
不具合を防止するためにスイッチ１３１．１３２を設け
てアナログ回路系１４１゜１４２の各入力端を分離して
いる。

しかし、上記のようにアナログ信号ライン上にスイッチ
ｔａ１．１３２を設けると、アナログ信号Ａ　ｏｕｔの
レベルがディジタル人力に応じて変化するため、上記ス
イッチ１３．　、１３２をＰチャネル型のＭＯＳ）ラン
ジスタとＮチャネル型のＭＯＳトランジスタとを並列接
続したトランスファゲートで構成した場合、各ＭＯＳト
ランジスタのインピーダンスがバックゲートバイアス効
果によって変動し、Ｄ／Ａコンバータ回路１２から出力
されるアナログ信号Ａ　ｏｕｔに影響を与える。このた
め、各アナログ回路系１４．　、１４２の回路特性に悪
影響（信号の歪みや時定数の変動等）を及ぼす。また、
マルチプレクサを用いてアナログ回路系を選択する場合
にもアナログ信号ライン上にスイッチが介在されること
になり、このスイッチは一般に能動素子で形成されるた
め、スイッチに入力される電圧値に応じて入力インピー
ダンスが非線形的に変化するので、上述した信号の歪み
や時定数の変動等問題が生ずる。

（発明が解決しようとする問題点）上述したように、従来のＲ−２Ｒ型Ｄ／Ａコンバータ回
路は、Ｄ／Ａコンバータ回路の出力を２系統の時系列的
に異なったアナログ回路系へ供給しようとすると、アナ
ログ信号ライン上にスイッチを設ける必要があるため、
このスイッチがアナログ信号に影響を与える欠点があっ
た。

この発明は、上記のような事情に鑑みてなされたもので
、その目的とするところは、アナログ信号に影響を与え
ることなく２系統の時系列的に異なったアナログ回路系
へディジタル／アナログ変換出力を供給できるＲ−２Ｒ
型Ｄ／Ａコンバータ回路を提供することである。

［発明の構成］（問題点を解決するための手段）この発明においては、上記の目的を達成するために、ラ
ダー抵抗網の両端と接地点間にそれぞれ抵抗とスイッチ
から成る第１．第２の直列回路を設け、上記両端に設け
たスイッチを選択的にオン／オフ制御することによりＲ
−２Ｒ型Ｄ／Ａコンバータ回路を双方向の出力が可能と
なるように構成している。

（作用）上記のような構成において、Ｒ−２Ｒ型Ｄ／Ａコンバー
タ回路の両端にそれぞれ第１．第２のアナログ回路系を
接続し、上記第１．第２の直列回路のスイッチを選択的
にオン／オフ制御して出力方向を選択することにより、
ディジタル／アナログ変換出力を２つのアナログ回路系
に選択的に供給する。このように構成することにより、
上記第１．第２の直列回路のスイッチはアナログ信号ラ
イン上に存在しないので、アナログ信号に影響を与える
ことなく２系統の時系列的に異なったアナログ回路系へ
選択的にディジタル／アナログ変換出力を供給できる。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第３図と同一構成部には同
じ符号を付しており、抵抗２　Ｒｏ　〜２　Ｒｎ−１と
抵抗Ｒｏ−Ｒｎ−２から成るラダー抵抗ｉ１５には、デ
ィジタル信号り。−Ｄ　ｎ−１が供給される。−り記ラ
ダー抵抗網１５の抵抗Ｒｏと２Ｒｏとの接続点と接地点
間には抵抗２Ｒとスイッチ１６１とから成る第１の直列
回路１７、が、および抵抗Ｒｎ−２と２Ｒａ−１との接
続点と接地点間には抵抗２Ｒ”とスイッチ１６２とから
成る第２の直列回路１７２がそれぞれ接続される。そし
て、上記スイッチ１８１　、１８２はそれぞれ、信号φ
１．φ２によってオン／オフ制御される。このスイッチ
ＩＧ１ｒ　１０２のオン／オフ状態に応じてこの回路の
出力方向が設定され、ディジタル／アナログ変換出力Ａ
ｏｕｔｌあるいはＡｏｕｔ２が選択的にアナログ回路系
１４、あるいは１４２へ供給される。

今、上記信号φ、が″Ｈ″レベル、上記信号φ２が“Ｌ
″レベルスイッチ１６．がオン状態、スイッチ１１３２
がオフ状態であるとすると、アナログ回路系１４１が選
択されてディジタル信号り。〜、Ｄ　ｎ−１のディジタ
ル／アナログ変換出力ＡｏｕｔＬがアナログ回路系１４
１に供給される。この時、スイッチ１６１のオフ状態に
より抵抗２Ｒはディジタル／アナログ変換に同等影響を
与えない。一方、上記信号φ２が“Ｈ”レベル、上記信
号φ１が“Ｌ″レベルスイッチ１６２がオン状態、スイ
ッチ１６１がオフ状態であると、アナログ回路系１４２
が選択されてアナログ信号Ａ　ｏｕｔ２がアナログ回路
系１４２に供給される。この時、スイッチ１Ｂ、はオフ
状態であるので抵抗２Ｒはディジタル／アナログ変換に
同等影響を与えない。

二のような構成によれば、′前記スイッチ１６．。

１Ｂ２はアナログ信号ライン上に存在しないので、アナ
ログ信号ＡｏｕｔｌあるいはＡｏｕｔ２のレベルが変化
してもバックゲートバイアス効果によりインピーダンス
が変動することはない。従って、スイッチのインピーダ
ンスが変化することによりアナログ回路系１４１　、１
４２へ供給されるアナログ信号が歪んだり時定数が変動
したりすることはない。

なお、上記実施例では、スイッチ１１３．　、　ｌ［ｉ
□を抵抗２Ｒ，２Ｒ＝と接地点間に設けたが、抵抗２Ｒ
，２Ｒ−とアナログ回路系１４．　、１４２間にそれぞ
れ接続しても良い。この場合には、スイッチ１Ｂ＋　、
　１８２にＭＯＳｌ−ランジスタを用いるとバックゲー
トバイアス効果によりスイッチのインピーダンスが大き
くなるが、電源電圧が充分に高い場合には特に問題はな
い。

第２図は、この発明の他の実施例を示すもので、前記第
１図に示したような回路構成では、一方のアナログ回路
系にディジタル／アナログ変換出力を供給する際に、他
方（非選択側）のアナログ回路系にも不要なアナログ信
号が供給される。そこで、これを低減するとともにディ
ジタル入力を二つの回路系から選択的に供給できるよう
にしたものである。第２図において前記第１図に対応す
る部分には同じ符号を付しており、抵抗１８．〜ｔｇａ
が上記非選択側からの不要なアナログ信号を低減するた
めの冗長ビットとなっている。上記抵抗１ｇ、　、　１
８２および１８ｓ　、　１８Ｂの各抵抗値は、前記抵抗
Ｒｏ−Ｒｎ−２と同じに設定しており、上記抵抗１８３
　、１８４および１８７　、１８．の各抵抗値は、前記
抵抗２Ｒ，２Ｒ−および２ＲＯ〜２Ｒｎ−１と同じに設
定している。上記抵抗１８３および１８４の一端には、
スイッチ１９．２０の可動接点１９ａ、　２０ａがそれ
ぞれ接続される。これらスイッチ１９．２０の固定接点
１９ｂ、　２０ｂは接地点に接続され、固定接点１９ｃ
、　２０ｃはデータバス２５に接続される。また、上記
ラダー抵抗網１５の抵抗２Ｒ０，２Ｒａ−１の一端には
、スイッチ２１．２２の可動接点２１ａ、　２２ａがそ
れぞれ接続され、これらのスイッチ２１．２２の固定接
点２１ｂ、　２２ｂはデータバス２Ｇに接続され、固定
接点２ＩＣ，２２ｃは上記データバス２５に接続される
。さらに、上記抵抗１８７および１８８の一端には、ス
イッチ２３．２４の可動接点２３ａ、　２４ａがそれぞ
れ接続される。これらスイッチ２３．２４の固定接点２
３ｂ、　２４ｂは上記データバス２６に接続され、固定
接点２３ｃ、　２４ｃは接地点に接続される。

次に、上記のような構成において動作を説明する。信号
φ１が“Ｈルベル、φ２がＬ”レベルでスイッチ１６１
がオン状態、スイッチ１θ２がオフ状態となったとする
と、スイッチ１９〜２４の可動接点１９ａ〜２４ａはそ
れぞれ、固定接点１９ｂ〜２４ｂ側に接続される。従っ
て、パスライン２Ｂ上に供給されたディジタルデータの
ディジタル／アナログ変換が行われ、アナログ回路系１
４１にアナログ信号Ａｏｕｔｌが供給される。この際、
抵抗１８３　、１８４の一端は、スイッチ１９．２０を
介して接地されているので、非選択側に出力される不要
なアナログ信号は、上記抵抗１ｇ、〜１８４によって抵
抗分割され、アナログ回路系１４２へ供給される不要な
アナログ信号のレベルが低減される。一方、信号φ２が
“Ｈ”レベル、φ１が’Ｌ”レベルでスイッチ１６２が
オン状態、スイッチ１６１がオフ状態となったとすると
、スイッチ１９〜２４の可動接点１９ａ〜２４ａはそれ
ぞれ、固定接点１９ｃ〜２４ｃ側に接続される。これに
よって、パスライン２５上に供給されたディジタルデー
タのディジタル／アナログ変換が行われ、アナログ回路
系１４２にアナログ信号Ａ　ｏｕｔ２が供給される。こ
の際、抵抗’８７＊　１８６の一端は、スイッチ２３．
２４を介して接地されているので、非選択側に出力され
る不要なアナログ信号は、上記抵抗１８５〜１Ｂ、によ
って抵抗分割され、アナログ回路系１４．へ供給される
不要なアナログ信号のレベルが低減される。

このような構成によれば、一方のアナログ回路系にディ
ジタル／アナログ変換出力を供給する際に、他方（非選
択側）のアナログ回路系に供給される不要なアナログ信
号を低減でき、且つディジタル入力を二つの回路系から
データバス２５．２６をそれぞれ介して選択的に供給で
きる。

なお、上記実施例では、抵抗１８１〜１８８から成る４
ビット分の冗長ビットを設けたが、このビット数に限ら
れるものではなく、必要に応じて適宜設定すれば良い。

上記冗長ビットは多いほど効果が大きいが、回路設計時
の総合特性（歪み１分解能等）を考慮して決定するべき
である。

第３図は、さらにこの発明の他の実施例を示すもので、
前記第１図および第２図に示したＤ／Ａコンバータ回路
を使用してＡ　Ｄ　Ｍ　（Ａ　ｄａｐｔｌｖ。

Ｄ　ｏｌｔａ　　Ｍ　ｏｄｕｌａｔｌｏｎ　）を用いた
音声合成器を構成したものである。第３図において、２
７は例えば音声信号が入力されるマイク等から成るアナ
ログ信号源で、このアナログ信号源２７から出力された
アナログ信号は増幅器２８に供給されて増幅される。

この増幅器２８の出力端には抵抗２９の一端が接続され
、この抵抗２９の他端には前記第１図あるいは第２図に
示したＤ／Ａコンバータ３０の一方の出力端が接続され
るとともに、コンパレータ３１の反転入力端（−）が接
続される。上記抵抗２９の抵抗値は、上記Ｄ／Ａコンバ
ータ３０の一方の出力端側から内部を見た時のインピー
ダンスと等価に設定されており、Ｄ／Ａコンバータ３０
から出力される予測アナログ信号と増幅器２８から出力
される入力アナログ信号との引張り合で一意に決定され
るアナログ電圧値が上記コンパレータ３１の反転入力端
（−）に供給される。このコンパレータ３１の非反転入
力端（＋）には、予め定められた基準電圧Ｖ　ｒｅｒが
印加されており、その比較出力がＡＤＭ３２に供給され
る。このＡＤＭ３２には初期状態を設定するための初期
設定信号ＳＳが供給されて初期設定される。このＡＤＭ
３２による演算出力（ディジタル信号）は、上記Ｄ／Ａ
コンバータ３０の入力端に供給される。一方、上記Ｄ／
Ａコンバータ３０の他方の出力端には増幅器３３の入力
端が接続され、この増幅器３３の出力端にはスピーカ３
４が接続されて成る。

次に、上記のような構成において動作を説明する。アナ
ログ信号源２７から出力された人力アナログ信号は増幅
器２８によって増幅され、この増幅された入力アナログ
信号がＤ／Ａコンバータ３０のインピーダンスに相当す
る抵抗値を育する抵抗２９を介してコンパレータ３１の
反転入力端（−）に供給される。このコンパレータ３１
により上記Ｄ／Ａコンバータ３０から出力された予測ア
ナログ信号と上記アナログ信号源２７からの入力アナロ
グ信号との比較が行われる。このコンパレータ３０によ
る比較出力は、ＡＤＭ３２に供給されて所定の演算が施
され、この演算結果が上記Ｄ／Ａコンバータ３０に供給
される。上記増幅器２８．コンパレータ３１およびＤ／
Ａコンバータ３０の回路基準電圧は同一であり、入力ア
ナログ信号である増幅器２８の出力と予測アナログ信号
であるＤ／Ａコンバータ３０の出力は、互いに基準電圧
Ｖ　ｒｅｆ’を中心に反対の電圧が発生するように上記
コンパレータ３１の出力に基づいてＡＤＭ３２で所定の
演算が行なわれ、上記Ｄ／Ａコンバータ３０のディジタ
ル入力を設定する。従って、完壁に予測が行われればノ
ードＮ１の電位は基準電圧Ｖ　ｒｅｆ’となり、直流成
分のみとなる。しかし、実際にはＤ／Ａコンバータ３０
の分解能や演算精度等の原因でノードＮ、の電位はＶ　
ｒｅ４とはならず、予測誤差電圧（Ｖ　ｒｅｆ’±ΔＶ
）となる。このため、ノードＮ１からは予測アナログ信
号は得られない。

そこで、予測アナログ信号を得たい時には、上記Ｄ／Ａ
コンバータ３０の出力方向を増幅器３３側に切換え、こ
の増幅器３３を介してスピーカ３４から予測アナログ信
号（例えば音声合成信号）を得る。

このような構成によれば、予測したアナログ信号が得た
い場合に、Ｄ／Ａコンバータを２つ用いることなく、且
つコンパレータのダイナミックレンジに無関係にアナロ
グ信号の比較を行なうことができる。従って、パターン
面積が大きくなった、す、コンパレータのダイナミック
レンジの関係から入力アナログ信号のレベルが左右され
、回路のＳ／Ｎ比や分解能等の面で不利となったりする
ことはない。

第４図は、上記第３図の回路の具体的な構成例を示すも
ので、前記第３図に対応する部分には同じ符号を付して
いる。アナログ信号源２７がら供給されるアナログ信号
Ａｌｎは、抵抗３５を介してオペアンプ３Ｂの反転入力
端（−）に供給される。このオペアンプ３Ｂの反転入力
端（−）と接地点間には、抵抗２Ｒとスイッチ１８１と
の直列回路１７１が接続される。上記オペアンプ３６の
非反転入力端（＋）には基準電圧Ｖ　ｒｅｆ’が印加さ
れており、その出力端には抵抗２９の一端および帰還抵
抗３７を介して反転入力端（−）が接続される。上記抵
抗２９の他端には、コンパレータ３１の反転入力端（−
）が接続されるとともに、抵抗ＲＯ−Ｒｎ−２および２
Ｒ８〜２ＲｒＬ−１から成るＲ−２Ｒ型のラダー抵抗網
の一端が接続される。上記コンパレータ３１の非反転入
力端（＋）には基準電圧Ｖ　ｒｅｆが印加され、その比
較出力がＡＤＭ３２に供給される。このＡＤＭ３２によ
る演算結果は、ｎビットのデータバス３８上に出力され
るとともに、ＲＡ　Ｍ　３９に供給されて記憶される。

上記抵抗２Ｒｏ〜２Ｒｎ−１の一端には、スイッチ４０
〜４４の可動接点４０ａ〜４４ａがそれぞれ接続される
。上記スイッチ４０〜４４の固定接点４０ｂ〜４４ｂに
は上記ＡＤＭ３２に接続されたデータバス３８が接続さ
れ、固定接点４０ｃ〜４４ｃには上記ＲＡＭ３９のｎビ
ットのデータバス４５が接続される。

そして、上記抵抗Ｒｎ−２と２ＲｒＬ−１との接続点と
接地点間には、抵抗２Ｒ＝とスイッチ１６２との直列回
路１７２が接続されて成る。なお、上記抵抗２９゜３５
、３７および２Ｒは、Ｒ−２Ｒ型Ｄ／Ａコンバータ３０
の終端抵抗を構成するものであり、合成抵抗が上記各抵
抗ＲＯ＝　Ｒｎ−２の２倍に設定されている。

上記のような構成において動作を説明する。前述したよ
うに上記スイッチ１６１．１［ｉ２は、交互にオン／オ
フ状態となるように制御されることにより、Ｄ／Ａコン
バータ３０の出力方向を切換えるためのもので、今、ス
イッチ１６２がオン状態、スイッチ１６１がオフ状態で
、スイッチ４０〜４４の可動接点４０ａ〜４４ａが固定
接点４０ｂ〜４４ｂに接続されているものとすると、Ａ
ＤＭ３２からデータバス３８を介して供給されたディジ
タル信号はアナログ信号に変換されてコンパレータ３１
の反転入力端（−）に供給される。そして、このコンパ
レータ３１によって、上記入力アナログ信号Ａ１ｎの増
幅信号との比較が行われる。この比較結果は、ＡＤＭ３
２に供給されて所定の演算が施され、この演算結果がデ
ータバス３８を介してＤ／Ａコンバータ３０に供給され
るとともに、ＲＡ　Ｍ　３９に供給されて記憶される。

一方、予測したアナログ信号を出力（合成出力）する場
合には、スイッチ１６１をオン状態、スイッチ１６２を
オフ状態、且つスイッチ４０〜４４の可動接点４０ａ〜
４４ａを固定接点４０ｃ〜４４ｃ側に接続する。

これによって、Ｄ／Ａコンバータ３０の出力方向が切換
えられ、増幅器３３側から予測アナログ信号が出力され
る。そして、この予測アナログ信号に基づいてスピーカ
３４が駆動されて合成出力が得られる。この際、オペア
ンプ３６の出力が影響を与えないように、パワーダウン
信号ＰＤによりオペアンプ３Ｂの出力端をハイインピー
ダンス状態となるように設計するのが望ましい。

［発明の効果］以上説明したようにこの発明によれば、アナログ信号に
影響を与えることなく２系統の時系列的に異なったアナ
ログ回路系へディジタル／アナログ変換出力を供給でき
るＲ−２Ｒ型Ｄ／Ａコンバータ回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるＲ−２Ｒ型Ｄ／Ａ
コンバータ回路を示す図、第２図ないし第４図はそれぞ
それこの発明の他の実施例について説明するための回路
図、第５図は従来のＲ−２Ｒ型Ｄ／Ａコンバータ回路を
示す図、第６図は上記第５図のＲ−２Ｒ型Ｄ／Ａコンバ
ータ回路の出力を２系統の時系列的に異なったアナログ
回路へ供給する際の回路構成例を示す図である。１５・・・ラダー抵抗網、１６ｓ　＋　１８２・・・第
１．第２のスイッチ、１７１　、１７２・・・直列回路
、２Ｒ。２　Ｒ”−・・第１．第２の抵抗、ＤＯ−ＤｒＬ−１−
ｒイジタル信号、Ａ　ｏｕｔｌ、　Ａ　ｏｕｔ２・・・
アナログ信号。

Claims

【特許請求の範囲】

（１）ディジタル信号が供給されるＲ−２Ｒ型のラダー
抵抗網と、このラダー抵抗網の一端と接地点間に設けら
れ直列接続された第１の抵抗と第１のスイッチとを有す
る第１の直列回路と、このラダー抵抗網の他端と接地点
間に設けられ直列接続された第２の抵抗と第２のスイッ
チとを有する第２の直列回路とを具備し、上記第１、第
２のスイッチを選択的に交互にオン／オフ制御すること
により、上記ラダー抵抗網のオフ状態にあるスイッチ側
からアナログ信号出力を得ることを特徴とするＲ−２Ｒ
型Ｄ／Ａコンバータ回路。
（２）前記ラダー抵抗網は、前記第１のスイッチのオン
状態時に一端側の電位を抵抗分割して減衰する第１の冗
長ビットと、前記第２のスイッチのオン状態時に他端側
の電位を抵抗分割して減衰する第２の冗長ビットとを備
えることを特徴とする特許請求の範囲第１項記載のＲ−
２Ｒ型Ｄ／Ａコンバータ回路。