JPS636932A - スタツフ制御回路 - Google Patents
スタツフ制御回路Info
- Publication number
- JPS636932A JPS636932A JP61150329A JP15032986A JPS636932A JP S636932 A JPS636932 A JP S636932A JP 61150329 A JP61150329 A JP 61150329A JP 15032986 A JP15032986 A JP 15032986A JP S636932 A JPS636932 A JP S636932A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- counter
- value
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001605 fetal effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタッフ制御回路において、入力するクロックに対応し
て初期値から“オール1”までカウントした時、外部よ
りの設定値をロードしてこの値からカウントして再び“
オール1′をカウントした時、初期値からカウントアツ
プさせる様にカウンタを動作させて回路規模の削減を図
ったものである。
て初期値から“オール1”までカウントした時、外部よ
りの設定値をロードしてこの値からカウントして再び“
オール1′をカウントした時、初期値からカウントアツ
プさせる様にカウンタを動作させて回路規模の削減を図
ったものである。
本発明はディジタル信号をスタッフ同期で同期化する際
に使用するスタッフ制御回路の改良に関するものである
。
に使用するスタッフ制御回路の改良に関するものである
。
一般に、多重化しようとする低次群信号はそれぞれ異な
った装置から発生される為に伝送速度は完全には一敗せ
ず、これを−敗させる方法の一つにスタッフ同期がある
。
った装置から発生される為に伝送速度は完全には一敗せ
ず、これを−敗させる方法の一つにスタッフ同期がある
。
これは、どの低次群信号よりも僅かに早い速度の共通り
ロックを用いて同一速度に変換する方法であり、両者の
差分はスタッフパルスをフレーム上の決められた位置に
挿入することにより埋め合わされる。尚、スタッフパル
スの有無を示す為、例えば各フレーム毎にスタッフ制御
パルスが配置される。
ロックを用いて同一速度に変換する方法であり、両者の
差分はスタッフパルスをフレーム上の決められた位置に
挿入することにより埋め合わされる。尚、スタッフパル
スの有無を示す為、例えば各フレーム毎にスタッフ制御
パルスが配置される。
受信部では挿入されたスタッフパルスを除去するので低
次群信号は力抜は状態となるが、この信号を位相同期回
路を通す事により元の低次群信号が得られる。
次群信号は力抜は状態となるが、この信号を位相同期回
路を通す事により元の低次群信号が得られる。
尚、スタッフパルスを除去する度に瞬時位相にして2π
ラジアンのスタッフジッタが発生するが、このジッタに
含まれる高周波と低周波の成分のうち前者は上記の位相
同期回路で除去されるが、後者は素通りして抑圧するこ
とができないが、これの大小はスタッフ率に依存するの
で所定の値以下になる様なスタッフ率を例えばシュミレ
ーションで決める。
ラジアンのスタッフジッタが発生するが、このジッタに
含まれる高周波と低周波の成分のうち前者は上記の位相
同期回路で除去されるが、後者は素通りして抑圧するこ
とができないが、これの大小はスタッフ率に依存するの
で所定の値以下になる様なスタッフ率を例えばシュミレ
ーションで決める。
第6図はスタッフ多重変換装置送信部の動作説明図で、
第6図(a)は多重変換装置送信部の概略ブロック図、
第6図(blは続出クロックと2次群信号のタイムチャ
ートを示す。
第6図(a)は多重変換装置送信部の概略ブロック図、
第6図(blは続出クロックと2次群信号のタイムチャ
ートを示す。
第6図(blに示す様に、送信部ではスタッフパルスの
挿入は続出クロックの位相をlビット後方にシフトする
ことにより簡単に行われる。即ち、この続出クロックで
読出された2次群信号の例えばデータCが2度多重化さ
れて伝送速度が下がり、平均すれば所定の伝送速度(6
,312MHz)になって1次群・2次群変換部から2
次群・3次群変換部の多重化回路に送られて、例えば4
4.736MI(zの3次群信号に変換されるが、この
3次群信号中の前記スタッフ制御パルスが例えば“1”
になる。
挿入は続出クロックの位相をlビット後方にシフトする
ことにより簡単に行われる。即ち、この続出クロックで
読出された2次群信号の例えばデータCが2度多重化さ
れて伝送速度が下がり、平均すれば所定の伝送速度(6
,312MHz)になって1次群・2次群変換部から2
次群・3次群変換部の多重化回路に送られて、例えば4
4.736MI(zの3次群信号に変換されるが、この
3次群信号中の前記スタッフ制御パルスが例えば“1”
になる。
ここで、上記のスタッフパルスの挿入、スタッフ制御パ
ルスの状態の制御がスタッフ制御回路からの制御により
行われるが、この回路の規模を小さくすることが要望さ
れている。
ルスの状態の制御がスタッフ制御回路からの制御により
行われるが、この回路の規模を小さくすることが要望さ
れている。
第7図は従来例のブロック図、第8図は第7図のタイム
チャートを示す。尚、第8図の左側の数字は第7図の同
じ数字の部分の波形を示す。
チャートを示す。尚、第8図の左側の数字は第7図の同
じ数字の部分の波形を示す。
以下、スタッフするタイミングとしてカウント値がOか
ら17のうち2. 4. 7. 9.12.15.17
の時にスタッフ制御信号を送出する即ち、7/1Bスタ
ツフ制御を例にして第8図を参照しながら第7図の動作
を説明する。
ら17のうち2. 4. 7. 9.12.15.17
の時にスタッフ制御信号を送出する即ち、7/1Bスタ
ツフ制御を例にして第8図を参照しながら第7図の動作
を説明する。
先ず、第8図−■に示す様なりロックが4ビツトバイナ
リカウンタ(以下、カウンタと省略する)■に人力する
と、カウンタ1はOよりカウントアツプして第8図−■
に示す様なカウント値を逐次出力し、カウント値力げオ
ール1”である15になると第8図−〇に示す様にキャ
リー信号をカウンタ2に加える。そこで、このカウンタ
はOよりカウントアンプするが、カウンタ1も0に戻っ
て再びカウントアンプを操り返す。
リカウンタ(以下、カウンタと省略する)■に人力する
と、カウンタ1はOよりカウントアツプして第8図−■
に示す様なカウント値を逐次出力し、カウント値力げオ
ール1”である15になると第8図−〇に示す様にキャ
リー信号をカウンタ2に加える。そこで、このカウンタ
はOよりカウントアンプするが、カウンタ1も0に戻っ
て再びカウントアンプを操り返す。
−方、デコーダ3はカウンタ1よりのカウント値を解読
して2. 4. 7. 9.12.15の値の時。
して2. 4. 7. 9.12.15の値の時。
及びカウンタ1及び2のカウント値が1,1の時(カウ
ント値17と判断する)に“H”を出力する(第8図−
■、■1■参照)と共に、第8図−〇に示す様にカウン
ト値17と判断した時にロード信号をカウンタ1及び2
に加えてOを出力させて上記の動作を繰り返す。
ント値17と判断する)に“H”を出力する(第8図−
■、■1■参照)と共に、第8図−〇に示す様にカウン
ト値17と判断した時にロード信号をカウンタ1及び2
に加えてOを出力させて上記の動作を繰り返す。
尚、この回路のベーシックセルの値(LSI化する際の
回路規模の大きさを判断する基準の1つで、トランジス
タ4個を使用した回路を1ヘーシソクセルと云い、IO
Cと書く)を求めると、例えばカウンタが2個で約60
.デコーダが約30で合計約90となる。
回路規模の大きさを判断する基準の1つで、トランジス
タ4個を使用した回路を1ヘーシソクセルと云い、IO
Cと書く)を求めると、例えばカウンタが2個で約60
.デコーダが約30で合計約90となる。
しかし、LSI化の際には1つのパッケージに出来る丈
多くの機能を含めなければならないので、この回路の規
模を小さく、即ちBC値を小さくしなければならないと
云う問題点がある。
多くの機能を含めなければならないので、この回路の規
模を小さく、即ちBC値を小さくしなければならないと
云う問題点がある。
上記の問題点は第1図に示す様に、入力クロックを初期
値より逐次カウントしたカウント値と。
値より逐次カウントしたカウント値と。
該カウント値が“オール1”になった時にキャリー信号
を送出すると共に、ロード信号が入力した時は外部より
の設定値をロードして該設定値より。
を送出すると共に、ロード信号が入力した時は外部より
の設定値をロードして該設定値より。
該ロード信号が入力しない時は該°初期値より該入力ク
ロックをカウントするカウンタ4と、該カウンタの出力
のうち所定のカウント値及び特定のカウント値をそれぞ
れ出力するデコーダ5と、該特定のカウント値により又
は該キャリー信号を用いて該キャリー信号が該ロード信
号として出力されるのを制御するロード信号制御回路6
とから構成された本発明のスタッフ制御回路により解決
される。
ロックをカウントするカウンタ4と、該カウンタの出力
のうち所定のカウント値及び特定のカウント値をそれぞ
れ出力するデコーダ5と、該特定のカウント値により又
は該キャリー信号を用いて該キャリー信号が該ロード信
号として出力されるのを制御するロード信号制御回路6
とから構成された本発明のスタッフ制御回路により解決
される。
本発明は入力するクロックに対応して初期値よりカウン
トアツプするカウント値をカウンタ4よりデコーダ5に
加え、このデコーダは所定カウント値の時だけ“H”を
出力すると共に、特定カウント値又はキャリー信号をロ
ード信号制御回路6に加えてカウンタ4より最初のキャ
リー信号がこの回路に加えられた時、ロード信号がカウ
ンタ4に加えて設定値をロードさせてこの設定値からカ
ウントアツプさせ、再びキャリー信号が入力した時は初
期値からカウント動作させることにより1つのカウンタ
で2つのカウンタの機能を行わせて回路規模の削減を行
う様にした。
トアツプするカウント値をカウンタ4よりデコーダ5に
加え、このデコーダは所定カウント値の時だけ“H”を
出力すると共に、特定カウント値又はキャリー信号をロ
ード信号制御回路6に加えてカウンタ4より最初のキャ
リー信号がこの回路に加えられた時、ロード信号がカウ
ンタ4に加えて設定値をロードさせてこの設定値からカ
ウントアツプさせ、再びキャリー信号が入力した時は初
期値からカウント動作させることにより1つのカウンタ
で2つのカウンタの機能を行わせて回路規模の削減を行
う様にした。
第2図は本発明の実施例のブロック図、第3図は第2図
のタイムチャートを示す。尚、第3図の左側の数字は第
2図中の同じ数字の部分の波形図を示す。又、全図を通
じて同一符号は同一対象物を示し、JK−フリップフロ
ップ61及びナンド回路62はロード信号制御回路6の
構成部分である。
のタイムチャートを示す。尚、第3図の左側の数字は第
2図中の同じ数字の部分の波形図を示す。又、全図を通
じて同一符号は同一対象物を示し、JK−フリップフロ
ップ61及びナンド回路62はロード信号制御回路6の
構成部分である。
以下、従来例と同じくカウント値が2. 4. 7゜9
、12.15の時にスタッフ制御信号を外部に送出する
として第3図を参照して第2図の動作を説明する。
、12.15の時にスタッフ制御信号を外部に送出する
として第3図を参照して第2図の動作を説明する。
先ず、第3図−〇に示す様なりロックがカウンタ4に加
えられると、初期値の0よりカウントアツプするカウン
ト値がデコーダ5に加えられ、第3図−■に示す様に所
定のカウント値2,4,7゜9、12.15を検出した
時だけ第3図−〇に示す様にH”を出力すると共に、J
K−フリップフロップ(以下、 JK−FFと省略する
)61は第3図−■に示す様にカウント値12の入力で
“H”に15の入力で′L″になる。
えられると、初期値の0よりカウントアツプするカウン
ト値がデコーダ5に加えられ、第3図−■に示す様に所
定のカウント値2,4,7゜9、12.15を検出した
時だけ第3図−〇に示す様にH”を出力すると共に、J
K−フリップフロップ(以下、 JK−FFと省略する
)61は第3図−■に示す様にカウント値12の入力で
“H”に15の入力で′L″になる。
一方、カウンタ4はカウント値が“オール1”の15に
なるとキャリー信号がナンド回路62に加えられるので
、第3図−■に示す様に“L″がカウンタ4に加えられ
、外部よりの設定値14がこのカウンタ4にロードされ
てこの値からカウントアツプし、第3図−■に示す様に
第2回目の15になるとキャリー信号が再びナンド回路
62に加えられるが、第3図−■の信号が“L”のため
にロード信号がカウンタ4に加えられず、カウンタは0
からカウントアツプする。
なるとキャリー信号がナンド回路62に加えられるので
、第3図−■に示す様に“L″がカウンタ4に加えられ
、外部よりの設定値14がこのカウンタ4にロードされ
てこの値からカウントアツプし、第3図−■に示す様に
第2回目の15になるとキャリー信号が再びナンド回路
62に加えられるが、第3図−■の信号が“L”のため
にロード信号がカウンタ4に加えられず、カウンタは0
からカウントアツプする。
即ち、15.14.15と15を2回カウントすること
により等価的に17をカウントすることになり、カウン
タが1個減る。又、カウント値が15までだからデコー
ダ5の回路規模は小となる。
により等価的に17をカウントすることになり、カウン
タが1個減る。又、カウント値が15までだからデコー
ダ5の回路規模は小となる。
尚、第2図に示すブロック図のBC値を求めると例えば
カウンタ約30.デコーダ約15. JX−FF約15
で合計約60となり従来例のブロック図よりも回路規模
が削減される。
カウンタ約30.デコーダ約15. JX−FF約15
で合計約60となり従来例のブロック図よりも回路規模
が削減される。
第4図は本発明の別の実施例のブロック図を示すが、J
K−FF 61の代りにD−FF 7を使用することに
よりBC値が更に4程度低下する。
K−FF 61の代りにD−FF 7を使用することに
よりBC値が更に4程度低下する。
第5図は他の実施例のブロック図を示すが、13−FF
8を2分周動作させることにより第2図と同じ同一の動
作をすると共に、デコーダ9とロード信号制御回路とが
分離されるのでこれを別々のパッケージに配置すること
が可能となる。又、BC値は第4図とほぼ同じである。
8を2分周動作させることにより第2図と同じ同一の動
作をすると共に、デコーダ9とロード信号制御回路とが
分離されるのでこれを別々のパッケージに配置すること
が可能となる。又、BC値は第4図とほぼ同じである。
以上詳細に説明した様に本発明によれば、回路規模が削
減されると云う効果がある。
減されると云う効果がある。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例のブロック図、第3図は第2図
のタイムチャート・ 第4図は本発明の別の実施例のプロ・ツク図、第5図は
本発明の他の実施例のブロック図、第6図はスタッフ多
重変換装置送信部の動作説明図、 第7図は従来例のブロック図、 第8図は第7図のタイムチャートを示す。 図において、 4はカウンタ、 5はデコーダ、 6はロード信号制御回路、 7.8はDタイプフリップフロップを示す。 木製り月/l原1里ブ゛口・フ2[21第1図 、ネ、全日胎実施9・1r)’O−1り閉部 2 図 第2閉のタイムチャート 第 3 図 本発明n別n゛突黛伊1nプロ・ソ2図第4 図 木イしロ相A二力実方缶イ41カフーロ・・ノ2図閉部
5 図 λタッフ多iif典製置号×、信告pの中力rlダ8月
図亮 6 図 1χ来イクI/lプロ・ソフ図 第 7図 の タイ4←−ト 第δ 図
のタイムチャート・ 第4図は本発明の別の実施例のプロ・ツク図、第5図は
本発明の他の実施例のブロック図、第6図はスタッフ多
重変換装置送信部の動作説明図、 第7図は従来例のブロック図、 第8図は第7図のタイムチャートを示す。 図において、 4はカウンタ、 5はデコーダ、 6はロード信号制御回路、 7.8はDタイプフリップフロップを示す。 木製り月/l原1里ブ゛口・フ2[21第1図 、ネ、全日胎実施9・1r)’O−1り閉部 2 図 第2閉のタイムチャート 第 3 図 本発明n別n゛突黛伊1nプロ・ソ2図第4 図 木イしロ相A二力実方缶イ41カフーロ・・ノ2図閉部
5 図 λタッフ多iif典製置号×、信告pの中力rlダ8月
図亮 6 図 1χ来イクI/lプロ・ソフ図 第 7図 の タイ4←−ト 第δ 図
Claims (1)
- 【特許請求の範囲】 入力クロックに対応してカウントアップするカウント値
と、該カウント値が“オール1”になった時にキャリー
信号を送出すると共に、ロード信号が入力した時は外部
よりの設定値をロードして該設定値より、該ロード信号
が入力しない時は初期値より該入力クロックをカウント
するカウンタ(4)と、 該カウンタ(4)の出力のうち所定のカウント値及び特
定のカウント値をそれぞれ出力するデコーダ(5)と、 該特定のカウント値により又は該キャリー信号を用いて
該キャリー信号が該ロード信号として出力されるのを制
御するロード信号制御回路(6)とから構成されたこと
を特徴とするスタッフ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150329A JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150329A JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS636932A true JPS636932A (ja) | 1988-01-12 |
Family
ID=15494634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61150329A Pending JPS636932A (ja) | 1986-06-26 | 1986-06-26 | スタツフ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS636932A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0447972U (ja) * | 1990-08-29 | 1992-04-23 | ||
US6471094B2 (en) | 2000-06-05 | 2002-10-29 | Taiyo Yuden Co., Ltd. | Electronic component feeding apparatus |
-
1986
- 1986-06-26 JP JP61150329A patent/JPS636932A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0447972U (ja) * | 1990-08-29 | 1992-04-23 | ||
US6471094B2 (en) | 2000-06-05 | 2002-10-29 | Taiyo Yuden Co., Ltd. | Electronic component feeding apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5128673A (en) | Signal generator for generating a delayed clock signal | |
TWI239386B (en) | Apparatus and method for digital fractional phase detection and related quantizer | |
JPS636932A (ja) | スタツフ制御回路 | |
US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
JPS61154238A (ja) | フレ−ム同期方式 | |
JP3072494B2 (ja) | 並列形フレーム同期回路のチャネル選択状態のモニタ回路 | |
JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
JP2003037504A (ja) | グレイコード発生装置 | |
JP2734287B2 (ja) | サンプリングクロック情報生成回路 | |
IL118203A (en) | Precision time of day counting system | |
JPH08265168A (ja) | シリアル−パラレル変換回路 | |
JPS62126718A (ja) | シリアル・パラレル変換回路 | |
JPS62151023A (ja) | 多段分周バイナリ・カウンタ | |
JPH03207135A (ja) | 保護段数可変回路 | |
JPS6195649A (ja) | マ−ク率検出回路 | |
JPH0145774B2 (ja) | ||
JPH08125494A (ja) | 移動平均フィルタ | |
JPH0271641A (ja) | ブロック同期検出回路 | |
JPH08204524A (ja) | クロック位相制御回路とこれを用いたデジタル信号処理回路 | |
JPH05249198A (ja) | 集積回路のテスト装置 | |
JPH06112812A (ja) | バイナリ・カウンタ | |
JPS6224715A (ja) | プログラマブルデ−タ変換装置 | |
JPS61224522A (ja) | 直並列デ−タ変換回路 | |
JPH06276248A (ja) | データフォーマット変換器 | |
JPH02253738A (ja) | クロック乗換回路 |