JPS6367815A - Output circuit - Google Patents
Output circuitInfo
- Publication number
- JPS6367815A JPS6367815A JP61213161A JP21316186A JPS6367815A JP S6367815 A JPS6367815 A JP S6367815A JP 61213161 A JP61213161 A JP 61213161A JP 21316186 A JP21316186 A JP 21316186A JP S6367815 A JPS6367815 A JP S6367815A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- output
- gate
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 12
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯ５型トランジスターを用いた半纏〔従来の
技術〕
従来、ＭＯＳ型トランジスターを用いた半導体装置では
出力回路としては、通常２つのＮチャンネル・ＭＯＳ型
トランジスターを直列に接続してこの両トランジスター
の接点を出力端子に接続していた。第２図に示すように
２つのトランジスター１１．１２のゲートは出力情報を
増巾するセンス・ア／グ１３に接続され情報に応じて高
電位又は低電位を出力端子Ｄｏｕｔへ出力する。靜端子
はデータ書き込み時には出力端子を高インピーダンス状
態に保つため、トランジスター１４．１５を通して、ト
ランジスター３１．１２のゲートを低電圧にしてこのト
ランジスターをオフにする。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a semiconductor device using MO5 type transistors [Prior Art] Conventionally, in semiconductor devices using MOS type transistors, output circuits usually have two N-channels. - MOS transistors were connected in series and the contacts of both transistors were connected to the output terminal. As shown in FIG. 2, the gates of the two transistors 11 and 12 are connected to a sense amplifier 13 that amplifies the output information, and outputs either a high potential or a low potential to the output terminal Dout depending on the information. In order to keep the output terminal in a high impedance state during data writing, the silent terminal applies a low voltage to the gate of transistor 31.12 through transistor 14.15, turning this transistor off.
上述した従来の出力回路１言、高インピーダンス状態時
に出力端子が接地電位以下になると種々の不良を引き起
こしている。高インピーダンス状態ではトランジスター
１２のゲートは接地電位である。ドレインには電源電圧
が印力Ｄσれているが、Ｏｖ以上ではこのトランジスタ
ーに電流が流れない。Ｄｏｕ を端子がマイナスになり
、しきい値電圧よりも低くなるとトランジスターがオン
して電流が流れ始める。この時ソース−ドレイン間の電
圧は電源電圧グラスしきい値電圧以上となり、大規模集
積回路で用いられているショート−チャンネル、トラン
ジスターの場合、基板電流が大巾に増加する程に高電圧
となる。この基板電流は基板電位発生回路を用いた装置
の場合は、基板電位発生回路の能力以上の電流となり基
板電位が上昇して装置全体の正電動作の妨げとなる。又
、この基板電流はＭＯＳ型トランジスター回路中に存在
する寄生バイポーラ−回路のペース電流として作用し、
異常電流の発生源となる場合もある。更に基板電流の増
大はホット・エレクトロンのゲート絶縁膜中へのトラ、
グ確率の増大をも意味する。ホット・エレクトロンのト
ラ、グにより出力トランジスターの特性が変化して装置
の信頼性へも影響を与える。In short, the conventional output circuit described above causes various defects when the output terminal becomes lower than the ground potential in a high impedance state. In the high impedance state, the gate of transistor 12 is at ground potential. A power supply voltage Dσ is applied to the drain, but no current flows through this transistor above Ov. When the Dou terminal becomes negative and becomes lower than the threshold voltage, the transistor turns on and current begins to flow. At this time, the voltage between the source and drain exceeds the power supply voltage glass threshold voltage, and in the case of short-channel transistors used in large-scale integrated circuits, the voltage becomes so high that the substrate current increases significantly. . In the case of a device using a substrate potential generation circuit, this substrate current exceeds the capability of the substrate potential generation circuit, causing the substrate potential to rise and hindering the positive current operation of the entire device. In addition, this substrate current acts as a pace current for the parasitic bipolar circuit existing in the MOS transistor circuit,
It may also become a source of abnormal current. Furthermore, the increase in substrate current causes hot electrons to enter the gate insulating film.
It also means an increase in the probability of failure. The characteristics of the output transistor change due to hot electron flux, which also affects the reliability of the device.
本発明の出力回路は、２つの出力トランジスターの電源
側に新らたな第１のトランジスターを直列に有し、この
トランジスターのゲートに第２のトランジスタのドレイ
７を接続し、そのゲートは接地電位とし、又、ソースは
第１のトランジスタのソースと接続した構成を有してお
り、第２のトランジスターのしきい値電圧が第２のトラ
ンジスターのしきい値電圧よりも低い事を特徴としてい
る０
〔実施例〕
次に、本発明について図面を参照して説明する０第１図
は本発明の一実施例の回路図である０ことで出力トラン
ジスター１．２の電源側にエノハンスメント・トランジ
スター３を直列に接続する０このゲート（マ］のインバ
ーター回路６の信号で動作するインバーター回路７に接
続されており、トランジスター１．２と同様に書き込み
時にはオフする。読み出し時はトランジスター１．２の
ゲートをオフしていたトランジスター８．８′がオフす
る為、センス・アンプ５の出力信号に従ってトランジス
ター１．２はオン、オフを行う０この時トランジスター
３はＷＥの信号によシ定常的にオンとなっている事から
出力端子Ｄｏｕ ｔには内部データに従って高１位又は
低電位が出力される。The output circuit of the present invention has a new first transistor in series on the power supply side of the two output transistors, and the drain 7 of the second transistor is connected to the gate of this transistor, and the gate is connected to the ground potential. The source is connected to the source of the first transistor, and the threshold voltage of the second transistor is lower than the threshold voltage of the second transistor. [Embodiment] Next, the present invention will be explained with reference to the drawings. Fig. 1 is a circuit diagram of an embodiment of the present invention. 3 is connected in series to the inverter circuit 7 that operates with the signal from the inverter circuit 6 of this gate (Ma), and is turned off during writing like the transistor 1.2.When reading, the transistor 1.2 is turned off. Transistor 8.8', whose gate was turned off, turns off, so transistor 1.2 turns on and off according to the output signal of sense amplifier 5. At this time, transistor 3 is constantly turned on according to the WE signal. Therefore, a high potential or a low potential is output to the output terminal Dout according to the internal data.
書き込み時にはトランジスター１．２．３＋’：オフし
ているので出力端子は高インピーダンス状態になってい
る。この時外部からのノイズにより出力端子Ｄｏｕｔが
接地電位以下に下がり、その値がしきい値電圧以上であ
るとトランジスター２はオンして接点ＡがＤｏｕｔと同
位になるまで下がる。During writing, transistors 1, 2, and 3+' are off, so the output terminal is in a high impedance state. At this time, the output terminal Dout falls below the ground potential due to external noise, and if that value is above the threshold voltage, the transistor 2 is turned on and the voltage falls until the contact A becomes at the same level as Dout.
接点Ａがトランジスター３のしきい値電圧値以上にＯＶ
より下がるとこのゲート電圧がＯｖのままだとトランジ
スター３はオンをして電源より［流が流れて上記した、
種々の不良を引き起こしてしマウ。今、トラノンスター
４はトランジスター３よシもしきい値電圧が低いのでト
ランジスター３が先にオンをしてそのゲート電圧を接点
への電位に従って下げるのでトランジスター３はオフし
たままであり、電源からの電流は流れない。Contact A is OV above the threshold voltage value of transistor 3
If the gate voltage is lower than Ov, transistor 3 will turn on and the current will flow from the power supply, as described above.
It causes various defects. Now, since the threshold voltage of Tranon Star 4 is lower than that of transistor 3, transistor 3 turns on first and lowers its gate voltage according to the potential to the contact, so transistor 3 remains off, and the voltage from the power supply is lowered. No current flows.
以上説明したように本発明は、出力トランジスターに直
列にトランジスターをつなぎ、そのゲートヲ他のトラン
ジスターを介してソースと接続することで、基板電流を
減らす事ができる０出力端子が高インピーダンス時に接
地電位以下になってもトランジスター４の働きでトラン
ジスター３はオフしたままであり、電源以上の電圧がか
かったトランジスターのオンを防いで、基板電流の増加
を無くす事ができる０従って基板電流の増加に起因する
基板電位の浮きや、寄生バイポーラ効果及びホットエレ
クトロンのトラ、グによるトランジスター特性の変動を
防ぐことができる０As explained above, the present invention is capable of reducing substrate current by connecting a transistor in series with an output transistor and connecting its gate to the source through another transistor. Even if the voltage is increased, transistor 3 remains off due to the action of transistor 4, which prevents the transistor with a voltage higher than the power supply from turning on, and eliminates the increase in substrate current. It can prevent fluctuations in transistor characteristics due to fluctuations in substrate potential, parasitic bipolar effects, and hot electron turbulence.
第１図は本発明の出力回路の回路図であり、第２図は従
来の回路図である。
ここで１．２，３，４，８．８’、１１．１２゜１４．
１４’・・・・・・ＭＯＳ型トランジスター、５゜１３
・・・・・・センス・アン７’、６，７．１５・・・・
・・インバーターである。
矛←禰人 −卯↓ 由 百 １′扉た〉、茅 ２
回FIG. 1 is a circuit diagram of an output circuit according to the present invention, and FIG. 2 is a conventional circuit diagram. Here 1.2, 3, 4, 8.8', 11.12°14.
14'...MOS type transistor, 5゜13
...Sense Anne 7', 6, 7.15...
...It is an inverter. Spear←Nehito - Rabbit↓ Yu Hyaku 1'Doorta〉, Kaya 2
times
Claims (1)
２つの出力トランジスターの電源側に直列に第１のトラ
ンジスターを設け、該トランジスターのゲートに第２の
トランジスタのソースを接続し、該第２のトランジスタ
ーのゲートは接地し更にドレインを該第１のトランジス
ターのドレインと接続した構成で、第２のトランジスタ
ーのしきい値電圧が第１のトランジスターのしきい値よ
り低い事を特徴とする出力回路。In semiconductor devices using MOS transistors,
A first transistor is provided in series on the power supply side of the two output transistors, the source of the second transistor is connected to the gate of the transistor, the gate of the second transistor is grounded, and the drain is connected to the first transistor. An output circuit characterized in that the threshold voltage of the second transistor is lower than the threshold voltage of the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213161A JPS6367815A (en) | 1986-09-09 | 1986-09-09 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213161A JPS6367815A (en) | 1986-09-09 | 1986-09-09 | Output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367815A true JPS6367815A (en) | 1988-03-26 |
Family
ID=16634575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61213161A Pending JPS6367815A (en) | 1986-09-09 | 1986-09-09 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367815A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714545A1 (en) * | 1994-06-01 | 1996-06-05 | Micron Technology, Inc. | Improved data output buffer |
-
1986
- 1986-09-09 JP JP61213161A patent/JPS6367815A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714545A1 (en) * | 1994-06-01 | 1996-06-05 | Micron Technology, Inc. | Improved data output buffer |
| EP0714545A4 (en) * | 1994-06-01 | 1997-02-26 | Micron Technology Inc | Improved data output buffer |
| US6072728A (en) * | 1994-06-01 | 2000-06-06 | Micron Technology, Inc. | Data output buffer |
| US6351421B1 (en) | 1994-06-01 | 2002-02-26 | Micron Technology, Inc. | Data output buffer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211725B1 (en) | Low powder CMOS circuit | |
| US4346310A (en) | Voltage booster circuit | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| US3946251A (en) | Pulse level correcting circuit | |
| JPS6325714B2 (en) | ||
| US4380709A (en) | Switched-supply three-state circuit | |
| JPS6367815A (en) | Output circuit | |
| JPH0216062B2 (en) | ||
| JPH08172348A (en) | Output buffer circuit | |
| JPH08221984A (en) | Semiconductor memory circuit | |
| JP2508968B2 (en) | Semiconductor device | |
| JPH0563540A (en) | Input circuit | |
| JP2758735B2 (en) | Logic circuit | |
| JP2002198800A (en) | Level shift circuit | |
| JPH08251010A (en) | Semiconductor device | |
| JP3457392B2 (en) | Semiconductor integrated circuit | |
| JPH0656719B2 (en) | Semiconductor memory device | |
| JPH04302213A (en) | Logic level control for impact ionization sensibility process | |
| JPH05288782A (en) | High-potential detection circuit | |
| JPS6367816A (en) | Output circuit | |
| JPS623514B2 (en) | ||
| JP2757632B2 (en) | Test signal generation circuit | |
| JP2927112B2 (en) | Test circuit | |
| JP2551837B2 (en) | Semiconductor device | |
| JPH03148877A (en) | Floating gate type memory element |