JPS636653A - デ−タ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １４立夏 この発明はデータ転送を制御するデータ転送制御装置に
関する。

災米肢亙 例えばレーザプリンタの印字装置においては、日本文の
ように縦書きと横書きがあるような文章を印刷する場合
に横書きで作成した文章を縦書きでも印字できるような
機能を備えることが望まれる。

そこで、従来のレーザプリンタ等においては、このよう
な機能を備えるために、制御部を構成するマイクロコン
ピュータの演算命令等を使用してデータを回転するよう
にしたものがあるが、これでは処理時間がかかり高速処
理ができない。

また、予め回転したドツトデータ（縦書き用データ及び
横書き用データ）を格納したメモリを備えて指定された
データを使用するようにしたものもあるが、これではメ
モリ容量が大きくなるという不都合がある。

目　　　的 この発明は上記の点に鑑みてなされたものであり、デー
タの回転を簡単な構成でかつ高速処理が行なえるように
することを目的とする。

構成 この発明は上記の目的を達成するため、データ転送路中
に介在した転送路の各ビット順位構成を変更するビット
順位変換手段を介してデータの転送を行なうようにした
ものである。

以下、この発明の一実施例に基づいて具体的に説明する
。

第１図はこの発明を実施したデータ転送制御袋置を備え
たレーザプリンタの制御部を示すブロック図である。

この制御部１はホストマシン２から送られてくるデータ
を処理して、ドツトデータをプリンタエンジン３に出力
して印字させる。この制御部１はホストインタフェース
１０．Ｃ：ＰＵ？　１．プログラムＲＯＭ１２．ＲＡＭ
１！ｌ、データＲＯＭ１４゜データＲＡＭｌ５．ビット
順位変換器１６．ＤＭＡ（ダイレクトメモリアクセス）
制御部１７．ラスタデータ発生器１８及びエンジンイン
タフェース１９等からなる。

ホストインタフェース１０は、ホストマシン２からの文
字コード、制御コード、制御コマンド。

ドツトデータなどのデータ及びコマンド等を受信し、ま
たプリンタステータスなどの制御情報をホストマシン２
に送信するためのインタフェースである。

ｃｐｕｌｌ、プログラムＲＯＭ１２及びＲＡＭ１３から
なるマイクロコンピュータ・システムはこの制御部全体
の制御を司る。ｃｐＨは２ビツト構成、例えば４ビツト
、１６ビツト構成のＣＰＵであり、ここでは１６ビツト
ＣＰＵを使用している。プログラムＲＯＭ１２にはコン
トロールプログラムを格納している。ＲＡＭ１３はＣＰ
Ｕ１ｌのワーキングメモリとして使用する。

データＲＯＭ１４には文字コードをドツトパターンに変
換するための各フォントのドツトパターンデータを格納
している。文字コードには図形セグメントを規定する図
形コードも含まれ、狭義の文字だけでなく図形をも印字
できる。データＲＡＭ１５にはホストマシン２側からダ
ウンロードされるドツトパターンデータを格納する。

ビット順位変換器１日はデータ転送路としてのＣＰＵバ
スとメモリバスとの間に介在して、データ転送路のビッ
ト順位構成を変更することによりＣＰＵ１ｉとデータＲ
ＯＭ１４及びデータＲＡＭ１５との間で転送されるデー
タを回転する。

ＤＭＡ１７はデータＲＯＭ１４及びデータＲＡＭ１５等
からドツトデータを読出してラスタデータ発生器１８内
の後述するラスタバッファに編集されたページデータに
基づいて任意の単位でラスタデータ発生器１８にブロッ
ク転送する。ラスタデータ発生器１８はページをラスタ
スキャンして形成される主走査線すなわちラスタに含ま
れる直列のドツトデータ（ラスタデータ）にフォントド
ツトデータを変換する。エンジンインタフェース１９は
プリンタエンジン乙のステータスをチエツクしたり、印
字要求をプリンタエンジン３に送出したりする。

第２図はピット順位変換器１６の一例を示すブロック図
である。

このピット順位変換器１６は、転送路としてのＣＰＵバ
スとデータメモリ２０（データＲＯＭ１４及びデータＲ
ＡＭ１５の総称である）に対するメモリバスとの間に介
在して、ＣＰＵバスに対する入出力データＤＩＳ〜Ｄｏ
及びメモリバスに対するメモリデータＢＩＳ〜Ｂ、のビ
ット順位構成を変更する４個のビット変換器２１〜２４
と、ＣＰＵバス側から与えられるアドレスデータをデコ
ードしてこれ等のビット変換器２１〜２４を選択するデ
コーダ２５とからなる。

ビット変換器２１〜２４゛は例えば各々転送データを０
″’　、９０’　、１８０”、−９０’回転するために
ビット順位構成を変更する。

なお、各ビット変換器２１〜２４には読出しストローブ
信号ＲＤＳＴＢが与えられ、またデータメモリ２０には
アドレスデータと共に書込みストローブＷＲＳＴＢが与
えられる。

第３図はラスタデータ発生器１７の一例を示すブロック
図である。

このラスタデータ発生器１７はタイミング発生Ｗ３０及
びラスタバッファ制御回路３１からなる。

タイミング発生器３０はシステム側から垂直クロックＶ
ＣＬＫ、ラスタゲート信号ＬＧＡＴＥ、ラスタ同期信号
ＬＳＹＳＮＣ，フレーム同期信号ＦＳＹＮＣ，ＣＰＵラ
イト信号ＣＰＵＷＲ，ｆツブセレクト信号ｃｓ！〜ｃｓ
３等を入力してラスタバッファ制御回路３１の各部を駆
動するタイミング信号を発生する。

５　：ｌ　９　／＜−）フ制御回路３１は、ｎ個のうＸ
　、、（ツファ３３（各ラスタバッファを「ラスタバッ
ファ＃１〜ラスタバッファｔｔｎＪと称する）と、アド
レスカウンタ３４と、バッファセレクタ３Ｓとを備えて
いる。

ラスタバッファ３３はラスタを形成するドツトデータを
一時蓄積するバッファであり、１個のラスタバッファは
副走査方向４ライン、主走査方向４０９６ドツトの容量
を有している。アドレスカウンタ３４はラスタバッファ
３３のビット位置ないし桁、すなわちドツトデータの水
平走査方向のドツト位置を指定する。このラスタバッフ
ァ３３の値としてＣＰＵバスを介して与えられるデータ
がセットされクロックよって歩進される。

バッファセレクタ３５はラスタバッファ３３の各ラスタ
バッファ＃１〜＃ｎの内のいずれかのラスタバッファを
選択し、この選択はラスタバッファ＃１からラスタバッ
ファ＃ｎの順にサイクリックに行なう。

また、このバッファ制御回路′５１はデータ変換８３６
、オア回路３７．バスバッファ３８．データラッチ３９
．データセレクタ４０及びラインカウンタ４１をも備え
ている。

データ変換器３６はＣＰＵバスから与えられる１６ビツ
トのデータを４Ｘ４ドツトのデータに変換して、４ドツ
ト単位でシフト景に従ってシフトし連続する２本のラス
タバッファに格納する。すなわち１６ビツトのデータは
８回（ラスタバッファ２本分）に分けて４ビツトずつ格
納する。オア回路３７はこのデータ変換器３６の出力と
後述するデータラッチ３Ｓの出力との論理和をとってパ
スバッファ３８に出力する。

パスバッファ３８はラスタバッファ３３やデータラッチ
３日にドツトデータを書込むときにドツトデータを一時
蓄積する。データラッチ３Ｓはパスバッファ３８のドツ
トデータの連続する２つのラスタバッファ＃ｍとｔｔｍ
−１（ｍ＝１〜ｎ）に転送する前にラスタバッファ＃ｍ
−１の水平位置から読出されたドツト列データの一時的
に保持する。

このデータラッチ３日の出力は前述したようにオア回路
３７に入力されているので、データラッチ３日で保持さ
れたドツトデータはデータ変換器３６の出力と対応する
ビット毎にオア回路３７で論理和をとられて、これがパ
スバッファ３８を通してラスタバッファ３３に転送され
る。

データセレクタ４０はラスタバッファ３３から読出され
たドツトデータの内のラインカウンタ４１で指定された
ビット位置すなわちライン番号のドツトデータを印字デ
ータＶＤＡＴＡとして出力する。

次に、このように構成したこの実施例の作用について第
４図以降をも参照して説明する。

まず、データメモリ２０に格納している文字パターンは
、例えば第４図に示すように、縦横３２Ｘ３２ドツトの
マトリクスのドツトパターンである。なお、文字パター
ンは３２Ｘ３２ドットレ；限らず、４Ｘ４ドツトの整数
倍のマトリクスであればよい。

このデータメモリ２０に格納されている文字パターンデ
ータをラスタデータ発生器１７のラスタバッファ３３に
ＤＭＡ１７でＤＭＡ転送して展開する場合、すなわち特
定メモリ領域のデータを他の特定メモリ領域に転送する
場合、指定されたアドレスにあるデータを転送するとき
に転送するビット位置を各回転角（０°、９０°、１８
０°。

−９０”）で予め決めておき、その組合わせに応じてビ
ット順位変換器１日の各ビット変換器２１〜２４を選択
する。なお、このビット変換器２１〜２４の選択はデコ
ーダ２５を使用して行なっているが、予め■／○を通じ
て選択するようにしてもよい。

ここで、転送路としてのＣＰＵバスとメモリバスとのビ
ットの対応関係は、４Ｘ４ドツトのマトリクスのデータ
構成におけるＣＰＵバスのデータＤＩｓ〜Ｄｏが第５図
に示すときに、メモリバスのデータＢＩＳ〜Ｂｏは回転
角０６のときに第６図に示すように、回転角９０°のと
きに第７図に示すように、回転角１８０’のときに第８
図に示すように１回転角−９０°のときに第９図に示す
ようになる。つまり、各回転角におけるＣＰＵバスとメ
モリバスとのビットの対応関係は次表に示すよしたがっ
て、例えばデータメモリ２０の文字パターンデータを読
出してラスタデータ発生器１７のラスタバッファに展開
するときに、ビット変換器２１を選択したときには文字
パターンのデータがそのまま転送され、ビット変換器２
２を選択したときには文字パターンのデータが９０″′
回転して転送され、ビット変換器２３を選択したときに
は文字パターンのデータが１８０°回転して転送され、
ビット変換０２４を選択したときには文字パターンのデ
ータが一９０°回転して転送される。

このようにして転送路としてのパスラインに介装したビ
ット順位変換器１７を介して文字パターンのデータを転
送することによって文字パターンを回転させることがで
きる。

このように、このレーザプリンタにおいては。

転送路中に該転送路の各ビット順位構成を変更するビッ
ト順位変換手段を僅えたので、データを転送する場合に
データの回転を簡単かつ高速に行なうことができ、それ
によって縦書きと横書きの切換、ボートレイト印刷、ラ
ンドスケープ印刷等の組合わせが容易になる。

なお、上記実施例においては、この発明をレーザプリン
タのラスタイ゛メージプロセッサ部分に実施した例につ
いて述べたが、これに限らず例えばドツト表示器やドツ
トインパクトプリンタ等の各種のドツトプリンタにも実
施することができる。

効果 以上説明したように、この発明によれば、データの回転
を簡単な構成でかつ高速に行なうことができる。

【図面の簡単な説明】

第１図はこの発明を実施したレーザプリンタのイメージ
プロセッサの部分を示すブロック図。 第２図は第１図のビット順位変換器を示すブロック図、 第３図は第１図のラスタデータ発生器を示すブロック図
。 第４図及び第５図乃至第Ｓ図は文字パターンの一例を示
す説明図及びデータ回転の説明に供する説明図である。 １・・・制御部　　　　　　２・・・ホストマシン３・
・・プリンタエンジン １４・・・データＲＯＭ　　　１ｓ・・・データＲＡＭ
１日・・・ビット順位変換器 １日・・・ラスタデータ発生器 第２図 第４図 第６図 第８図 第５図 第７図 第９図

Claims (1)

【特許請求の範囲】
1. １　転送路を介してデータを転送するデータ転送制御装
   置において、転送路中に該転送路の各ビット順位構成を
   変更するビット順位変換手段を備えたことを特徴とする
   データ転送制御装置。