JPS6365794A - Video digital multiple demultiplexer - Google Patents
Video digital multiple demultiplexerInfo
- Publication number
- JPS6365794A JPS6365794A JP20911186A JP20911186A JPS6365794A JP S6365794 A JPS6365794 A JP S6365794A JP 20911186 A JP20911186 A JP 20911186A JP 20911186 A JP20911186 A JP 20911186A JP S6365794 A JPS6365794 A JP S6365794A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- circuit
- sampling
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013139 quantization Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000036571 hydration Effects 0.000 description 1
- 238000006703 hydration reaction Methods 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はアナログコンポーネントカラー映像信号を画像
品質劣化が少なくディジタル多重化し分離できる装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an apparatus that can digitally multiplex and separate analog component color video signals with little deterioration in image quality.
(従来の技術)
従来、アナログコンポーネントカラー映像をディジタル
多重する方法は標本化時点で各コンポーネントをディジ
タル化し、それを時分割多重していた。例えば、CCI
Rでのスタジオ用ディジタルテレビの勧告(“Enko
ding Parameters ofDigital
Te1evision for 5tudios ”
CCIRItecommendation、601
)では、各コンポーネントの多重化比がY : (R−
Y): (B−Y)=4 : 2 : 2、標本化周波
数が13.5KHz、ht子化ビット数が8ビツト直線
ω子化となっている。また、輝度信号[Y]の標本化周
波数は第2図に示す如く格子状の点となっており、色信
号[(R−Y)。(Prior Art) Conventionally, a method for digitally multiplexing analog component color images involves digitizing each component at the time of sampling and time-division multiplexing. For example, CCI
Recommendation for studio digital television in R (“Enko
ding Parameters of Digital
Te1evision for 5tudios”
CCIRItecommendation, 601
), the multiplexing ratio of each component is Y: (R-
Y): (B-Y)=4:2:2, the sampling frequency is 13.5 KHz, and the number of ht child conversion bits is 8 bits, which is linear ω child conversion. Furthermore, the sampling frequency of the luminance signal [Y] is a grid-like point as shown in FIG.
(B−Y)]の標本化は一つおぎの標本化点でありその
配置も格子状の点となっている。(B-Y)] is one sampling point, and the points are arranged in a grid pattern.
(発明が解決しようとする問題点)
この規格の信号をディジタル多重化して伝送するには2
16Mb/sの伝送路が必要になり、映像品質としては
非常に良いが、伝送すべき情報量が多いため、高速伝送
路を必要としていた。(Problem to be solved by the invention) To digitally multiplex and transmit signals of this standard, 2
A 16 Mb/s transmission line is required, and although the video quality is very good, the amount of information to be transmitted is large, so a high-speed transmission line is required.
(発明の目的)
本発明は、従来高速伝送路を必要としていたディジタル
化したコンポーネントカラー映像信号を、従来の半分以
下の速度で伝送できる装置を提供することにある。(Object of the Invention) An object of the present invention is to provide a device that can transmit digitized component color video signals, which conventionally required a high-speed transmission line, at less than half the speed of the conventional method.
(問題点を解決するための手段)
本発明は、信号多重において隣の標本化点及び隣のライ
ン(走査線)の輝度信号と色信号が、同じ種類(Y、I
、QもしくはY、R−Y、B−Y等)にならないように
交互に多重(各信号を標本化周波数でスイッチを切り換
えることにより、−個のA/D変換器で構成)する。こ
のことにより、ディジタル化したコンポーネントカラー
映像信号を小規模の回路と少ない画像品質の劣化で伝送
速度の低下ができ、その多重した輝度信号と色信号を一
つのパイプライン形予測符@器で変換することで、更に
伝送速度を低下できることを特徴とする。(Means for Solving the Problems) The present invention provides a method in which luminance signals and color signals of adjacent sampling points and adjacent lines (scanning lines) are of the same type (Y, I) in signal multiplexing.
. This allows the transmission speed of digitized component color video signals to be reduced with a small-scale circuit and minimal deterioration in image quality, and the multiplexed luminance and chrominance signals are converted using a single pipeline predictive encoder. By doing so, the transmission speed can be further reduced.
従来のディジタル化してコンポーネントカラー映像信号
の多重は各信号の合計の速度となり、−個のA/D変換
器で実現するには輝度信号の2倍の標本化周波数が必要
で、この2倍の標本化周波数の高速A/D変換器と各信
号の切り換えスイッチが必要となる。また、輝度信号用
と色信号用に対応したA/D変換器を用いた場合は二個
の標本化周波数のA/D変換器と各信号の切り換えスイ
ッチが必要である。この信号の伝送速度を下げるための
予測符号器は、輝度信号用(Y)と色信号用(1,Qも
しくはR−Y、B−Y)の2秤の合計三個が必要となる
、このように従来の技術では、高速のA/D変換器や複
数の変換器・予測符号器を必要とするところが異なる。Conventional multiplexing of component color video signals after digitization results in the speed of the sum of each signal, and to achieve this with -2 A/D converters, a sampling frequency twice that of the luminance signal is required; A high-speed A/D converter with a sampling frequency and a changeover switch for each signal are required. Furthermore, when A/D converters for luminance signals and color signals are used, two A/D converters for sampling frequencies and a changeover switch for each signal are required. To reduce the transmission speed of this signal, a total of three predictive encoders are required: one for the luminance signal (Y) and one for the color signal (1, Q or R-Y, B-Y). The difference between conventional techniques is that they require a high-speed A/D converter and multiple converters/predictive encoders.
(実7II!iP/4〉
第1図は水平同期周波数と垂直同期周波数としてNTS
C系の値を用い、サンプリング周波数を13.5MH2
とした本発明に用いる多重部と分離部の部分の実施例で
、同図(A)はアイジタル多重分離装置の多重部である
。1は多重部、2は輝度信号(Y)入力端子、3は色信
号(1)入力端子、4は色信号(Q)入力端子、5は複
合同期信号入力端子、6,7.8はサンプルホールド回
路(S&H)、9は偶数、奇数フィールド検出回路、1
0は水平同期信号分離回路、 11は逓倍(858倍)
回路、12は4進カウンタ、13はOR回路、14はア
ナログ・ディジタル変換(A10)器、15はデータ出
力、16はクロック出力、17は複合同期信号出力端子
である。(Actual 7II! iP/4> Figure 1 shows the NTS as the horizontal synchronization frequency and vertical synchronization frequency.
Using the C system value, set the sampling frequency to 13.5MH2
This is an embodiment of the multiplexing section and demultiplexing section used in the present invention, and FIG. 1 is a multiplexing unit, 2 is a luminance signal (Y) input terminal, 3 is a chrominance signal (1) input terminal, 4 is a chrominance signal (Q) input terminal, 5 is a composite synchronization signal input terminal, 6, 7.8 are samples Hold circuit (S&H), 9 is even number, odd number field detection circuit, 1
0 is horizontal synchronization signal separation circuit, 11 is multiplication (858 times)
12 is a quaternary counter, 13 is an OR circuit, 14 is an analog-to-digital converter (A10), 15 is a data output, 16 is a clock output, and 17 is a composite synchronization signal output terminal.
同図(B)は映像ディジタル多重分離装置の分離部であ
る。21は分離部、22はデータ入力端子、23はクロ
ック入力端子、24は複合同期信号入力端子、25はデ
ィジタル・アナログ変換(D/A)器、26は偶数・奇
数フィールド検出回路、27,28,29はサンプルホ
ールド(S&H)回路、30は4進カウンタ、31はO
R回路、32は輝度信号(Y)出力端子、33は色信号
(1)出力端子、34は色信号(Q)出力端子、35は
複合同期信号出力端子である。FIG. 2B shows a demultiplexing section of a video digital multiplexing and demultiplexing apparatus. 21 is a separation unit, 22 is a data input terminal, 23 is a clock input terminal, 24 is a composite synchronization signal input terminal, 25 is a digital/analog converter (D/A), 26 is an even/odd field detection circuit, 27, 28 , 29 is a sample and hold (S&H) circuit, 30 is a quaternary counter, and 31 is an O
In the R circuit, 32 is a luminance signal (Y) output terminal, 33 is a chrominance signal (1) output terminal, 34 is a chrominance signal (Q) output terminal, and 35 is a composite synchronization signal output terminal.
この多重部(A)の動作について以下示す。The operation of this multiplexing section (A) will be described below.
ビデオ信号の輝度信号(Y)と色信@(1,Q)はそれ
ぞれの入力端子2,3.4から各サンプルホールド(S
&)()回路6.7.8に入力される。The luminance signal (Y) and color signal @ (1, Q) of the video signal are input from the respective input terminals 2 and 3.4 to each sample hold (S
&)() is input to circuit 6.7.8.
水平同期信号と垂直同期信号を合成した複合同期信号は
入力端子5に入力される。この複合同期信号は偶数・奇
数フィールド検出回路9と水平同期信号分離回路10に
入力される。さらに、そのまま複合同期信号として出力
端子17に出力される。A composite synchronization signal obtained by combining the horizontal synchronization signal and the vertical synchronization signal is input to the input terminal 5. This composite synchronization signal is input to an even/odd field detection circuit 9 and a horizontal synchronization signal separation circuit 10. Furthermore, it is output as is to the output terminal 17 as a composite synchronization signal.
水平同期信号分離回路10で複合同期信号から分離され
た水平同期信@(周波数:fl)は逓倍回路11で85
8倍されてクロック周期(fS )となり、4進カウン
タ12とアナログ・ディジタル変換(A/D”)器14
に入力される。さらに、クロックとして出力端子16に
出力される。4進カウンタ12はクロック周期(fs
)を4分周し。The horizontal synchronization signal @ (frequency: fl) separated from the composite synchronization signal by the horizontal synchronization signal separation circuit 10 is converted to 85 by the multiplier circuit 11.
It is multiplied by 8 and becomes the clock period (fS), which is divided into a quaternary counter 12 and an analog-to-digital converter (A/D'') 14.
is input. Furthermore, it is outputted to the output terminal 16 as a clock. The quaternary counter 12 has a clock period (fs
) is divided by 4.
O++と2″の出力の論理和をOR回路13で行い、そ
のタイミングで入力ビデオ信号の輝度信号(Y)をサン
プルホールド(S&H)回路6でホールドする。11″
出力では色信号(1)をサンプルホールド(S&)I)
回路7でホールドし、113 II比出力は色信号(Q
)をサンプルホールド(S&H>回路8でホールドする
。これらのサンプルホールド(S&H)回路6.7.8
の出力はクロック周期(fs =13.5MHz)でア
ナログ・ディジタル変換(A/D)器14で変換され、
データ出力端子15から多重化した映像ディジタル信号
として出力される。これらの出力信号(ディジタル信号
、クロック信号、複合同期信号)を伝送する場合にはデ
ィジタル時分割多重して送ることが可能である。The OR circuit 13 performs the logical sum of the outputs of O++ and 2'', and at that timing, the luminance signal (Y) of the input video signal is held in the sample and hold (S&H) circuit 6.11''
At the output, sample and hold the color signal (1) (S &) I)
It is held in circuit 7, and the 113 II ratio output is the color signal (Q
) is held in sample and hold (S&H>circuit 8.These sample and hold (S&H) circuits 6.7.8
The output of
It is output from the data output terminal 15 as a multiplexed video digital signal. When transmitting these output signals (digital signals, clock signals, composite synchronization signals), they can be digitally time-division multiplexed and sent.
サンプリング点のコンポーネント信号(Y、I。Component signals (Y, I.
Q)は、他映像フィールドにある隣の走査線と同じ水平
位置のコンポーネント信号との種類が異なるように各走
査線毎に順序をずらして行なうフィールドオフセットサ
ンプリングを用いる。このため、偶数・奇数フィールド
検出回路9の出力により奇数フィールドの始めで4進カ
ウンタ12をリセット’o”t、、、偶数フィールドの
始めでセット“1′°する。これらの入力信号とデータ
出力端子図15の出力(サンプリング出力)の関係を第
3に、また両面上での各コンポーネントのサンプリング
配置を第4図に示す。このような、映像信号のサンプリ
ング配置(フィールドオフセットサブサンプル形式)が
画質評価実験により劣化の少ないと報告(渇山、矢野:
“コンポーネント符号化低レベルファミリーの方式と画
質″、テレビジョン学会誌Vo1.39.no、10.
pp941−948.1985 )されている。しか
し、少しの劣化を許すならば、輝度信号と色信号とをそ
れぞれ連続したサンプリング配置としてもよい。この場
合には、4進カウンタ12の出力“1″と“2“を入れ
換えればよい。Q) uses field offset sampling in which the order is shifted for each scanning line so that the type of component signal at the same horizontal position is different from that of an adjacent scanning line in another video field. Therefore, the output of the even/odd field detection circuit 9 resets the quaternary counter 12 at the beginning of the odd field, and sets it to "1'° at the beginning of the even field. The relationship between these input signals and the output (sampling output) of the data output terminal shown in FIG. 15 is shown in the third diagram, and the sampling arrangement of each component on both sides is shown in FIG. It has been reported that this kind of video signal sampling arrangement (field offset sub-sampling format) causes little deterioration in image quality evaluation experiments (Kuyama, Yano:
“Schemes and Image Quality of Component Coding Low-Level Family”, Journal of the Society of Television Engineers, Vol. 1.39. no, 10.
pp941-948.1985). However, if a small amount of deterioration is allowed, the luminance signal and the chrominance signal may be arranged in consecutive sampling positions. In this case, the outputs "1" and "2" of the quaternary counter 12 may be interchanged.
さらに、多くの連続したサンプリング配置と16には、
4進カウンタ12の周期を大きくすればよい。Additionally, many consecutive sampling arrangements and 16
The period of the quaternary counter 12 may be increased.
次に、分離部(B)の動作について以下示す。Next, the operation of the separating section (B) will be described below.
多重化された映像ディジタル信号はアータ入力端子22
からディジタル・アナログ変換器25に入力される。デ
ィジタル・アナログ変換器25の出力は各サンプルホー
ルド(S&H)回路27゜28.29に入力される。ク
ロック(fS )信号はクロック入力端子23から、デ
ィジタル・アナログ変換器25と4進カウンタ3oに入
力される。The multiplexed video digital signal is sent to the arter input terminal 22.
The signal is input to the digital-to-analog converter 25. The output of the digital to analog converter 25 is input to each sample and hold (S&H) circuit 27°28.29. The clock (fS) signal is input from the clock input terminal 23 to the digital-to-analog converter 25 and the quaternary counter 3o.
複合同期信号は偶数・奇数フィールド検出回路26に入
力され、複合信号出力端子35にも出力される。この偶
数・奇数フィールド検出回路26の入力誤りに対する保
護は、同期保訝回路を付加することにより可能である。The composite synchronization signal is input to the even/odd field detection circuit 26 and also output to the composite signal output terminal 35. Protection against input errors in the even/odd field detection circuit 26 can be achieved by adding a synchronization protection circuit.
4進カウンタ3oはりOツ’)(fs )を4分周し、
11011と2″の出力論理和をOR回路31で行い、
そのタイミングでディジタル・アナログ変換器25″c
変換されたビデオ信号の輝度信号(Y)部分をサンプル
ホールド<S&H)回路27でホールドする。II 1
11出力では色信号(1)部分をサンプルホールド(S
&H)回路28でホールドし、“3″出力では色信号(
Q)部分をナンブルホールド(S&H)回路29でホー
ルドする。これらのサンプルホールド(S&1−1)回
路27.28.29の出力はそれぞれ映像アナログ信号
として分離して、Y出力端子21、■出力端子33、Q
出力端子34がら出力される。Divide the frequency of the quaternary counter 3o beams Otsu') (fs) by 4,
The OR circuit 31 performs the output logical sum of 11011 and 2″,
At that timing, the digital/analog converter 25"c
The luminance signal (Y) portion of the converted video signal is held in a sample hold <S&H) circuit 27. II 1
11 output, the color signal (1) part is sampled and held (S
&H) circuit 28, and the color signal (
Q) portion is held by a number hold (S&H) circuit 29. The outputs of these sample and hold (S & 1-1) circuits 27, 28, and 29 are separated as video analog signals and sent to the Y output terminal 21, ■output terminal 33, and Q.
It is output from the output terminal 34.
以上に示した如く、映像ディジタル多重分離装置はサン
プルホールド(S & I−1>回路とそのタイミング
を制御する回路とディジタル°アナログ変換器との簡単
な構成で実現でき、輝度信号と色信号を含めても映像の
サンプリング周期が変わらない。これより、1サンプル
8bitでディジタル化すると1
08Mb/sとなり、1/2の情報の圧縮が簡単にでき
る。As shown above, the video digital demultiplexer can be realized with a simple configuration consisting of a sample and hold (S&I-1) circuit, a circuit that controls its timing, and a digital/analog converter, and can separate luminance signals and color signals. Even if it is included, the sampling period of the video does not change.From this, when one sample is digitized with 8 bits, it becomes 108 Mb/s, and the information can be easily compressed by 1/2.
第1図の他の構成として、多重部のサンプルホールド(
S&H)回路はディジタル・アナログ変換器がフラッシ
ュ変換形式の場合にアナログスイッチに置き換えが可能
である。また、多重部と分離部において、多重部のサン
プルホールド(S&H)回路をワイアードOR接続の出
力を有するディジタル・アナログ変換(A/D)器に置
き換え、分離部のサンプルホールド(S&H)回路をデ
ィジタル・アナログ変換器に置き換えることにより、元
に位置にあった変換器を除いても同様の動作が可能であ
る。Another configuration in Figure 1 is the sample hold (
The S&H) circuit can be replaced with an analog switch when the digital-to-analog converter is of flash conversion type. In addition, in the multiplexing section and the separation section, the sample and hold (S&H) circuit in the multiplexing section is replaced with a digital-to-analog converter (A/D) having a wired-OR connection output, and the sample and hold (S&H) circuit in the separation section is replaced with a digital one. - By replacing it with an analog converter, the same operation is possible even if the converter in the original position is removed.
第5図は、第1図の映像ディジタル多重分gt装置の多
重部と分離部にパイプライン形のD P CM(差分P
CM)を加えた本発明の実施例で、同図(A)は多重部
十符号部である。符号1から17は第1図と同じで、4
0は符号部、41 (15)は符号部入力端子、42と
45は加算器、43は量子化回路、44は局部組子化復
号器、46は予測器、47は出力端子である。同図(B
)は分離部十復号部である。21から35は第1図と同
じで、50は復合部、51は入力端子、52はM子化復
号器、53は加算器、54は予測器、55(22)は複
号部出力端子である。FIG. 5 shows a pipeline-type D P CM (difference P
In an embodiment of the present invention in which CM) is added, FIG. Codes 1 to 17 are the same as in Figure 1, and 4
0 is a code part, 41 (15) is a code part input terminal, 42 and 45 are adders, 43 is a quantization circuit, 44 is a local muntinization decoder, 46 is a predictor, and 47 is an output terminal. The same figure (B
) is the separator and decoder. 21 to 35 are the same as in FIG. 1, 50 is a decoding section, 51 is an input terminal, 52 is an M-child decoder, 53 is an adder, 54 is a predictor, and 55 (22) is a decoding section output terminal. be.
この多重都十符号部第5図(△)の動作について以下示
す。The operation of this multiplex code section in FIG. 5 (△) will be described below.
多m部の動作については第1図の説明と同じで、その多
重化された映像ディジタル信号出力は符号部40の入力
端子41から加算器42に入力される。この信号と予測
器46からの出力信号との差分が加算器42で計篩され
、その結果がω子化回路43に入力される。量子化回路
43では、入力ビツト数(レベル数)を非線形量子化し
て出力ビツト数を少なくする。量子化回路43の出力は
DPCM符号化されたデータとして出力端子47から出
力される。さらに、j子化回路43の逆特性を有づる局
部復号器44に入力される。局部復号器44の出力信号
と予測器46からの出力信号との和が加算器45で計算
され、その結果が予測器46器に入力される。The operation of the multi-m section is the same as that described in FIG. The difference between this signal and the output signal from the predictor 46 is calculated by the adder 42, and the result is input to the ω child conversion circuit 43. The quantization circuit 43 nonlinearly quantizes the number of input bits (number of levels) to reduce the number of output bits. The output of the quantization circuit 43 is outputted from an output terminal 47 as DPCM encoded data. Further, the signal is input to a local decoder 44 having an inverse characteristic to that of the J-coding circuit 43. The sum of the output signal of the local decoder 44 and the output signal from the predictor 46 is calculated by the adder 45, and the result is input to the predictor 46.
このようにして、映像入力端子2.3.4の信号は多重
部1で多重され、さらに符号部40の予測との差分(誤
差)が吊子化されて出力端子47に出力される。第1図
に示した多重法を用い、符号部40を1/2圧縮とする
には、量子化回路43の入力8ビツト(256レベル)
を出力4ビツト(16レベル)に非線形近似すればよい
。これらにより、映像情報が1/4に圧縮できる。In this way, the signals at the video input terminals 2.3.4 are multiplexed by the multiplexing section 1, and the difference (error) with the prediction from the encoding section 40 is multiplied and outputted to the output terminal 47. In order to compress the encoder 40 to 1/2 using the multiplexing method shown in FIG.
can be non-linearly approximated to output 4 bits (16 levels). With these, video information can be compressed to 1/4.
次に、第5図(B)の分離部十復号部の動作について以
下に示す。Next, the operation of the separator and decoder in FIG. 5(B) will be described below.
DPCM符号化されたデータは入力端子51から復号部
50のa子化復号器52(局部復号器44と同じ特性を
有する)に入力され、線形に復元されて加算器53に入
力される。この信号と予測器54からの出力信号との和
が加算器53で計算され、その結果がDPCM復号化さ
れたデータ出力として、分離部21に入力される。さら
に、このデータは予測器54にも入力される。The DPCM-encoded data is input from an input terminal 51 to an a-coding decoder 52 (having the same characteristics as the local decoder 44) of the decoding section 50, linearly restored, and input to an adder 53. The sum of this signal and the output signal from the predictor 54 is calculated by the adder 53, and the result is input to the separation unit 21 as a DPCM-decoded data output. Additionally, this data is also input to predictor 54.
このようにして、DPCM符号化された入力端子51の
データは復号部50でDPCM符号化され、分離部21
で輝度信号と色信号に分離されて映像出力端子32,3
3.34から出力される。In this way, the DPCM-encoded data at the input terminal 51 is DPCM-encoded by the decoder 50, and the data from the demultiplexer 21
The video output terminals 32, 3 are separated into a luminance signal and a color signal.
Output from 3.34.
以上に示した如く、符号部に入力される多重化した映像
ディジタル信号は第3図の最下位に示すデータ列(・・
・・・・Y IYQY IYQ・・・・・・)となる。As shown above, the multiplexed video digital signal input to the encoder section is the data string (...
...Y IYQY IYQ...).
このデータ列を1個の符号器で行うバイブライン形の予
測器46.54の構成例を第6図に示す。FIG. 6 shows an example of the configuration of a Vibration type predictor 46, 54 that processes this data string using one encoder.
図では予測式(P)を下記とした例を示している。The figure shows an example in which the prediction formula (P) is as follows.
二色信号の時刻(fs/2)
上式において、z−nはn種水化時間前のデータを示す
。第6図(A)は予測器の全体構成、同図(B)は予測
に必要な遅延回路の構成を占めし、60は予測器、61
は予測器入力端子、62,65.67は遅延器、63.
68は係数器、64゜66は加算器、69は予測出力端
子、s o t、を遅延器、81は遅延入力端子、82
は遅延器(2D)、83はスイッチ、84は遅延器(D
)、85は遅延出力端子、86は色信号タイミング入力
端子、87はクロック入力端子、88はリセット入力端
子である。Time of dichroic signal (fs/2) In the above equation, z−n indicates data before n-type hydration time. 6(A) shows the overall configuration of the predictor, and FIG. 6(B) occupies the configuration of the delay circuit necessary for prediction, 60 is the predictor, 61
is a predictor input terminal, 62, 65.67 is a delay device, 63.
68 is a coefficient unit, 64° 66 is an adder, 69 is a prediction output terminal, s o t is a delay device, 81 is a delay input terminal, 82
is a delay device (2D), 83 is a switch, 84 is a delay device (D
), 85 is a delay output terminal, 86 is a color signal timing input terminal, 87 is a clock input terminal, and 88 is a reset input terminal.
この予測器の動作について以下に示す。The operation of this predictor will be described below.
第6図(A)の予測器の構成は、予測式(P)をそのま
まブロック図に置き換えたものであり、動作説明を省略
する。予測器に用いている遅延器62.65.67は予
測式(P)かられかるように輝度信号タイミング(f
s)と色信号タイミング(fS/2)により基本となる
遅延時間が°゛Z−2”と“z−4−′であり異なる。The configuration of the predictor in FIG. 6(A) is a block diagram in which the prediction formula (P) is directly replaced, and the explanation of the operation will be omitted. The delay devices 62, 65, and 67 used in the predictor adjust the luminance signal timing (f
The basic delay times are different depending on the color signal timing (fS/2) and the color signal timing (fS/2).
第6図(B)に輝度信号タイミングと色信号タイミング
により遅延時間を切り換える遅延回路構成を示す。遅延
入力端子81から遅延器(20>82 (lfi度信号
[Y]と色信号[1,0]の共用の遅延器で2段のD−
FFで構成できる)に入力したデータは、クロック入力
端子87の駆動で2タロツク後(2標本化時間間隔)に
出力し、スイッチ83と遅延器(D)84(色信号C1
,Q]専用の遅延器で1段のD−FFで構成できる)に
入力する。遅延器(D)84は色信号タイミング入力端
子86からの色信号タイミングでデータを取込み1色信
号周朋(2標本化時間)後にスイッチ83へ出力する。FIG. 6(B) shows a delay circuit configuration that switches the delay time depending on the luminance signal timing and color signal timing. A delay input terminal 81 is connected to a delay device (20>82 (a two-stage D-
The data input to the FF) is output after 2 clocks (2 sampling time intervals) by driving the clock input terminal 87, and is output to the switch 83 and the delay device (D) 84 (color signal C1
, Q] can be configured with a one-stage D-FF using a dedicated delay device). The delay device (D) 84 takes in data at the color signal timing from the color signal timing input terminal 86 and outputs it to the switch 83 after one color signal cycle (two sampling times).
スイッチ83は色信号タイミング入力端子86からの入
力で制御され、色信号タイミングでは遅延器(D)84
に、輝度信号タイミングは遅延器(2D)82に切り換
えられ、遅延出力端子85に出力される。The switch 83 is controlled by the input from the color signal timing input terminal 86, and the delay device (D) 84 is controlled at the color signal timing.
Then, the luminance signal timing is switched to a delay device (2D) 82 and outputted to a delay output terminal 85.
このようなタイミングで遅延器80を制御することによ
り、輝度信号と色信号が混じり合うことがなく遅延でき
る。同様にして、輝度信号と色信号とをそ°れぞれ連続
したデータとして入力される場合にはその連続数に対応
する遅延器を用いることも可能である。By controlling the delay device 80 at such timing, it is possible to delay the luminance signal and the color signal without mixing them. Similarly, when the luminance signal and the color signal are each input as consecutive data, it is also possible to use a delay device corresponding to the number of consecutive data.
また、予測の初期化は、復号信号の水平同期信号を用い
て遅延の構成要素である遅延器(2D)82と遅延器(
D)84をリセットできる。色信号タイミング(fs
/2)は、第1図の4進カウンタ12.13の°゛2″
と3″との出力の論理和(OR)から発生できる。In addition, initialization of prediction is performed by using the horizontal synchronization signal of the decoded signal and the delay device (2D) 82 and delay device (2D) 82, which are the components of delay.
D) 84 can be reset. Color signal timing (fs
/2) is °゛2'' of the quaternary counter 12.13 in Figure 1.
It can be generated from the logical sum (OR) of the outputs of and 3''.
このように、第1の実施例に各遅延要素のみを輝度信号
と色信号で切り換えるバイブライン形のDPCM回路を
付加することで、各コンポーネント対応に3個必要なり
PCM回路が1個で映像信号の圧縮ができる。以上の予
測では走査線内予測であったが、遅延器として1走査線
の遅延や1フイールドの遅延を用いτ、走査線間予測や
フレーム間予測にも適用できることは明らかである。In this way, by adding a vibrating type DPCM circuit that switches only each delay element between the luminance signal and the color signal to the first embodiment, three circuits are required for each component, and one PCM circuit can handle the video signal. can be compressed. Although the above prediction is intra-scanline prediction, it is clear that it can also be applied to inter-scanline prediction or inter-frame prediction using a one-scanline delay or one-field delay as a delay device.
以上の実施例ではNTSC方式で13.5MHzサンプ
リングの例であったが、他の方式(PAL、SECAM
等)の水平同期周波数、垂直同期周波数や、異なるサン
プリング周波数でも可能なことは明らかである。In the above embodiment, 13.5MHz sampling was used in the NTSC system, but other systems (PAL, SECAM,
It is clear that horizontal and vertical synchronization frequencies (such as ) and different sampling frequencies are also possible.
(発明の効果)
以上説明したように、本発明によれば簡単な構成でコン
ポーネントカラー映像信号を品質劣化が少なく圧縮でき
、更にその信号をバイブライン形のDPCM変換するこ
とにより1個の変換器で、さらに圧縮が簡単に行なえる
利点がある。(Effects of the Invention) As explained above, according to the present invention, a component color video signal can be compressed with a simple configuration with little quality deterioration, and furthermore, by converting the signal into Vibration type DPCM, a single converter can be used. It also has the advantage of being easy to compress.
第1図(A)(B)は本発明に用いる多重部と分離部の
部分の実施例の構成図、第2図はCCIRでのスタジオ
用ディジタルテレビの勧告の標本他点配置図、第3図は
第1図の入力信号と出力信号の関係図、第4図は両面上
での各コンポーネントのサンプリング配置図、第5図(
A)(B)は第1図(A>(B)の映像ディジタル多重
分離装置の多重部と分離部にバイブライン形のDPCM
(差分PCM)を加えた本発明の他の実施例の構成図、
第6図(A)(B)は第5図に用いる予測器の構成図で
ある。
6.7.8〜サンプルホールド(S&H)回路、9〜偶
数・奇数フィルド検出回路、10〜水平同期信号分離回
路、11〜逓倍(858倍)器、12〜4進カウンタ、
13〜OR回路、14〜アナログ・ディジタル変換(A
/D)器。1A and 1B are block diagrams of an embodiment of the multiplexing section and separation section used in the present invention, FIG. The figure shows the relationship between the input signal and output signal in Figure 1, Figure 4 shows the sampling arrangement of each component on both sides, and Figure 5 (
A) and (B) are vibrine-type DPCMs in the multiplexing section and demultiplexing section of the video digital multiplexing and demultiplexing device shown in Figure 1 (A>(B)).
A configuration diagram of another embodiment of the present invention including (differential PCM),
6(A) and 6(B) are block diagrams of the predictor used in FIG. 5. 6.7.8 ~ Sample and hold (S&H) circuit, 9 ~ Even/odd field detection circuit, 10 ~ Horizontal synchronization signal separation circuit, 11 ~ Multiplier (858 times), 12 ~ Quaternary counter,
13 - OR circuit, 14 - Analog-digital conversion (A
/D) Vessel.
Claims (2)
グコンポーネントカラー映像信号用の映像ディジタル多
重分離装置において、ディジタル化する標本化点を格子
状に配置した走査線上の点とし、多重する信号は、映像
フィールドの一定周期の始めから輝度信号と色信号の繰
り返し順で時分割多重化し、標本化点のコンポーネント
信号は隣接映像フィールドにある隣の走査線との同じ水
平位置のコンポーネント信号との種類が異なるように各
走査線毎に順序をずらして時分割多重し、該映像フィー
ルドの始めを検出することにより多重化の繰り返し順序
を同期化してアナログコンポーネントカラー映像信号に
分離することを特徴とする映像ディジタル多重分離装置
。(1) In a video digital multiplexing and demultiplexing device for analog component color video signals consisting of luminance and color using the interlaced scanning method, the sampling points to be digitized are points on scanning lines arranged in a grid, and the signals to be multiplexed are , time-division multiplexing is performed in the repeating order of the luminance signal and color signal from the beginning of a certain period of the video field, and the component signal at the sampling point is of the same type as the component signal at the same horizontal position as the adjacent scanning line in the adjacent video field. The method is characterized in that time-division multiplexing is performed while shifting the order for each scanning line so that the video signals are different, and by detecting the beginning of the video field, the repeating order of multiplexing is synchronized and separated into analog component color video signals. Video digital demultiplexer.
査線上の点とし、多重する信号は、映像フィールドの一
定周期の始めから輝度信号と色信号の繰り返し順で時分
割多重化し、標本化点のコンポーネント信号は隣接映像
フィールドにある隣の走査線との同じ水平位置のコンポ
ーネント信号との種類が異なるように各走査線毎に順序
をずらして時分割多重し、該映像フィールドの始めを検
出することにより多重化の繰り返し順序を同期化してア
ナログコンポーネントカラー映像信号に分離する映像デ
ィジタル多重分離装置において、予測によるDPCM(
差分PCM)を用い、その予測計算に用いる遅延器の遅
延時間を輝度信号の時点には輝度信号の標本化時間間隔
とし、色信号の時点には色信号の標本化時間間隔となる
ようにフィールドの始めで遅延器を同期化して切り換え
、各走査線が各フィールドか各フレームの始めもしくは
終りで予測計算に用いる遅延器の値を初期化することを
特徴とする映像ディジタル多重分離装置。(2) The sampling points to be digitized are points on the scanning lines arranged in a grid pattern, and the signals to be multiplexed are time-division multiplexed in the repeating order of the luminance signal and chrominance signal from the beginning of a certain period of the video field. The point component signal is time-division multiplexed by shifting the order for each scanning line so that the type of component signal at the same horizontal position is different from that of the adjacent scanning line in the adjacent video field, and the beginning of the video field is detected. In a video digital demultiplexer that synchronizes the repeat order of multiplexing and separates it into analog component color video signals by
Differential PCM) is used, and the delay time of the delay device used for the prediction calculation is set to the sampling time interval of the luminance signal at the time of the luminance signal, and the field is set to the sampling time interval of the chrominance signal at the time of the chrominance signal. 1. A video digital demultiplexing device characterized in that a delay device is switched in synchronization at the beginning of each scanning line, and the value of the delay device used for prediction calculation is initialized at the beginning or end of each field or each frame of each scanning line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20911186A JPS6365794A (en) | 1986-09-05 | 1986-09-05 | Video digital multiple demultiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20911186A JPS6365794A (en) | 1986-09-05 | 1986-09-05 | Video digital multiple demultiplexer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6365794A true JPS6365794A (en) | 1988-03-24 |
Family
ID=16567469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20911186A Pending JPS6365794A (en) | 1986-09-05 | 1986-09-05 | Video digital multiple demultiplexer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6365794A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286596A (en) * | 1988-05-11 | 1989-11-17 | Nec Corp | Picture signal output device |
-
1986
- 1986-09-05 JP JP20911186A patent/JPS6365794A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286596A (en) * | 1988-05-11 | 1989-11-17 | Nec Corp | Picture signal output device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4827336A (en) | Symbol code generation processing from interframe DPCM of TDM'd spatial-frequency analyses of video signals | |
US5063443A (en) | Codec system encoding and decoding an image signal at a high speed | |
US4866509A (en) | System for adaptively generating signal in alternate formats as for an EDTV system | |
US4400718A (en) | Digital television transmission using chrominance inversion | |
GB2237952A (en) | Motion detection system for video processing system | |
JPS6365794A (en) | Video digital multiple demultiplexer | |
JP2550573B2 (en) | High-efficiency encoder for color television signals. | |
JPH0583700A (en) | Dpcm forecasting coding circuit | |
JPS5847911B2 (en) | Interframe coding method for NTSC signals | |
JPH0518317B2 (en) | ||
JP3252060B2 (en) | Digital recording and playback method | |
JPH01190186A (en) | Television broadcasting system | |
JP2917436B2 (en) | High-efficiency coding device for image signals | |
KR0140246B1 (en) | Apparatus and method of signal switching using muse/ntsc | |
JPS6156590A (en) | Forecaster/encoder | |
JP2523859Y2 (en) | A / D converter | |
JPS63233687A (en) | Picture coder | |
JPS62176285A (en) | Video signal transmission system | |
JPH077720A (en) | Picture format conversion circuit | |
JPH0312838B2 (en) | ||
JPH0142196B2 (en) | ||
JPS5931916B2 (en) | Interframe coding device for color television signals | |
JPH01119186A (en) | Predictive coding system | |
JPS5923148B2 (en) | Encoder/decoder for narrowband color television signals | |
JPS63136889A (en) | Multiplexing picture signal decoding device |