JPS6365493A - Interface circuit for liquid crystal display device - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＲＴディスプレイのインターフェース信
号を利用して、液晶表示装置に表示するインターフェー
ス回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface circuit that displays on a liquid crystal display device using interface signals from a CRT display.

〔発明の概要〕[Summary of the invention]

本発明は、ＣＲＴディスプレイ装置のインターフェース
信号を利用して、ＲＡＭなどのフレームメモリー回路に
表示データを記憶することなく、リアルタイム処理によ
って、液晶表示装置にリプレースするためのインターフ
ェース回路であり、液晶表示装置の駆動回路に適正なイ
ンターフェース信号をタイミング良く供給することによ
り、表示のコントラストのムラがない良好な表示品質を
得るためのものである。The present invention is an interface circuit for replacing a CRT display device with a liquid crystal display device through real-time processing without storing display data in a frame memory circuit such as a RAM using an interface signal of a CRT display device. This is to obtain good display quality with no uneven display contrast by supplying appropriate interface signals to the drive circuit in a timely manner.

〔従来の技術〕[Conventional technology]

液晶表示装置は、薄型、低電圧駆動、低消費電力の特性
を有するため、最近では大型ドツトマトリックスパネル
によってパーソナルコンピュータ。Liquid crystal display devices have the characteristics of being thin, low voltage drive, and low power consumption, and have recently been used in large dot matrix panels for personal computers.

ワードプロセッサなどの表示端末装置として実用化され
るに至った。そして今日では、ＣＲＴディスプレイ装置
の代替となりつつある。It has come to be put into practical use as display terminal devices such as word processors. And today, it is becoming an alternative to CRT display devices.

しかしながら、従来の液晶表示装置のインターフェース
回路は、常に最初のコモン電極又は最終のコモン電極の
横ラインが、他のコモン電極に比べて異常に濃くなった
り、淡くなる問題が生じ観察者にとらて、極めて見難し
く誤読の原因となっていた。特に、パーソナル・コンピ
ュータなどの６４０ｘ４００　Ｄｏｔの表示をするハイ
デユーティドライブの場合、僅かのインターフェースの
タイミングのズレにより、このようなコモン電極ライン
のコントラスト差は、顕著に表れてくるものであった。However, in the conventional interface circuit of a liquid crystal display device, there is a problem that the horizontal line of the first common electrode or the final common electrode always becomes abnormally dark or pale compared to other common electrodes, which is difficult to notice for the observer. , which was extremely difficult to see and caused misreading. Particularly in the case of a high-duty drive displaying 640 x 400 dots such as a personal computer, such a contrast difference in the common electrode line becomes noticeable due to a slight deviation in the timing of the interface.

この原因は、コモン電極の最初又は最終に供給される走
査信号のタイミングのズレにより、実効電圧が他のコモ
ン電極に印加される実効電圧より大きくなったり、小さ
くなっているインターフェース回路のタイミングの問題
があった。The cause of this is a timing problem in the interface circuit where the effective voltage becomes larger or smaller than the effective voltage applied to other common electrodes due to a timing difference in the scanning signal supplied to the beginning or end of the common electrode. was there.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記したように、従来の液晶用インターフェース回路は
、最初又は最終のコモン電極走査信号の駆動タイミング
が、他のコモン電極の走査信号の駆動タイミングに比べ
、異なっているため、実効電圧の差が生じ、コントラス
トの濃淡を生じていた。As mentioned above, in conventional liquid crystal interface circuits, the driving timing of the first or final common electrode scanning signal is different from the driving timing of the scanning signals of other common electrodes, resulting in a difference in effective voltage. , giving rise to contrast shading.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記した問題点を解決し、画面全体が一様なコ
ントラスト表示となる様、最初のコモン電極を走査する
ためのフレーム信号を、コモン電極駆動回路に内蔵され
たシフトレジスタ回路と同等な回路及びシフトクロック
信号を用いて、形成することにより、全てのコモン電極
の走査信号は、同じ実効電圧が液晶に印加される様にし
たものである。The present invention solves the above-mentioned problems and uses a shift register circuit built in the common electrode drive circuit to generate a frame signal for scanning the first common electrode so that the entire screen has a uniform contrast display. By using a circuit and a shift clock signal, the scanning signals of all common electrodes are such that the same effective voltage is applied to the liquid crystal.

〔実施例〕〔Example〕

次に、本発明の一実施例について説明する。 Next, one embodiment of the present invention will be described.

第１図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

第２図は第１図のタイミング図を示したものである。第
１図においてＨｓｙｃは水平同期信号、Ｉ／ｓｙｃは垂
直同期信号、ＣＫはドツトクロック信号、Ｄは表示デー
タである。これらの１ｌｓｙｃ、　Ｖｓｙｃ、　ＣＫ及
びＤは、ＣＲＴディスプレイ装置のインターフェース信
号と同等のものである。１は、ドツトクロック信号ＧＫ
をカウントして、Ｘ軸方向の表示起点（ホーム・ポジシ
ョン）を調整するＸ軸表示位置調整回路、２は水平同期
信号１１ｓｙｃをカウントしてＹ軸方向の表示起点（ホ
ーム・ポジション）を調整するＹ軸表示位置調整回路、
３はＸ軸及びＹ軸表示位置調整回路の出力が共に“■（
“になったとき、ドツトクロックＰＩを発生するＡＮＤ
回路、４はＸ軸の水平ドツト数をカウントし、前記Ｘ軸
表示位置調整回路をリセットするための分周回路、７は
シリアルデータＤをシフトするためのシフトレジスタ、
８はシフトレジスタ７の出力をラッチするためのラッチ
回路、１３はドツトクロックＰ。FIG. 2 shows the timing diagram of FIG. In FIG. 1, Hsyc is a horizontal synchronizing signal, I/syc is a vertical synchronizing signal, CK is a dot clock signal, and D is display data. These 1lsyc, Vsyc, CK and D are equivalent to the interface signals of a CRT display device. 1 is the dot clock signal GK
The X-axis display position adjustment circuit counts the horizontal synchronization signal 11syc and adjusts the display starting point (home position) in the X-axis direction. Y-axis display position adjustment circuit,
3, the outputs of the X-axis and Y-axis display position adjustment circuits are both “■(
“AND generates dot clock PI when
circuit; 4 is a frequency dividing circuit for counting the number of horizontal dots on the X-axis and resetting the X-axis display position adjustment circuit; 7 is a shift register for shifting serial data D;
8 is a latch circuit for latching the output of the shift register 7, and 13 is a dot clock P.

を分周してラッチ回路８にラッチ信号を供給するための
１７８分周回路、１８はラッチ信号を発生した後、ドツ
トクロックＰ＋をカウントし、駆動回路に内蔵された４
ビツトパラレルシフトレジスタにシフトクロックＣＰを
供給するための１７４分周回路、１９は前記１７４分周
回路１８の出力を１７２分周するためのフリップフロッ
プ回路、９と１０は前記ラッチ回路８の８ビットパラレ
ル信号を４ビツト毎にパラレルでスイッチングして、表
示データＤ０〜Ｄ、を出力するためのスイッチング回路
１及び２、Ｄ型フリノプフロフプ回路１２とＮＯＲ回路
１４は、Ｙ軸表示位置調整回路２の出力がＨ”になった
とき、セント信号Ｐ２を発生するためのセントパルス発
生回路、フリップフロップ回路１５は、セット信号Ｐ２
によってセントし、リセット信号Ｒ，によってリセット
し、フレーム用のデータＰ。A 178 frequency divider circuit divides the frequency of the dot clock P+ and supplies the latch signal to the latch circuit 8. After generating the latch signal, the 178 frequency divider circuit 18 counts the dot clock P+.
A 174 frequency divider circuit for supplying the shift clock CP to the bit parallel shift register; 19 a flip-flop circuit for dividing the output of the 174 frequency divider circuit 18 by 172; 9 and 10 8 bits of the latch circuit 8; Switching circuits 1 and 2 for outputting display data D0 to D by switching parallel signals every 4 bits in parallel, a D-type flipflop circuit 12 and a NOR circuit 14 are outputs of the Y-axis display position adjustment circuit 2. becomes H", the cent pulse generation circuit and flip-flop circuit 15 for generating the cent signal P2 outputs the set signal P2.
and reset by the reset signal R, and frame data P.

を発生するためのフリップフロップ回路、１６はフレー
ム用デークＰ、をデータとしてリセット信号Ｒ１をクロ
ックとするＤ型フリップフロップ回路、フリップフロッ
プ回路１７はＤ型フリップフロップ回路１６の出力を分
周するものである。A flip-flop circuit 16 is a D-type flip-flop circuit that uses the frame data P as data and a reset signal R1 as a clock. A flip-flop circuit 17 divides the output of the D-type flip-flop circuit 16. It is.

以上により構成されている。ここでフリップフロップ回
路１７の出力Ｍは駆動信号の波形を１フレーム毎に極性
反転するための交流化信号である。It is composed of the above. Here, the output M of the flip-flop circuit 17 is an alternating current signal for inverting the polarity of the waveform of the drive signal every frame.

Ｄ型フリップフロフブ回路１６の出力ＦＲＭは、Ｙ軸電
極駆動回路に最初のコモン電極を走査開始するためのフ
レーム信号である。ＬＯＡＤ信号は、前記リセット信号
Ｒ３と同一信号であり、表示データＤ、〜Ｄ、がＸ軸電
極駆動回路に内蔵された４ビツトパラレルシフトレジス
タに、シフトクロックＣＰによって、Ｘ軸電極に対応す
る表示データ分がシフトされた後、内蔵されているう、
子回路にラッチするためのラッチ信号であり、更にＹ軸
電極駆動回路に内蔵されたシフトレジスタのシフトクロ
ツタとなり、次のＹｔ掻を走査するものである。次に本
発明の動作について説明する。The output FRM of the D-type flip-flop circuit 16 is a frame signal for causing the Y-axis electrode drive circuit to start scanning the first common electrode. The LOAD signal is the same signal as the reset signal R3, and the display data D, to D are sent to the 4-bit parallel shift register built in the X-axis electrode drive circuit by the shift clock CP to display the display corresponding to the X-axis electrode. After the data is shifted, the built-in
This is a latch signal for latching to a child circuit, and also serves as a shift clock for a shift register built into the Y-axis electrode drive circuit, and scans the next Yt stroke. Next, the operation of the present invention will be explained.

水平同期信号Ｈｓｙｃが、Ｘ軸表示位置調整回路１に入
力されると水平帰線時間の経過後に、出力信号Ｔ、は“
Ｈ”となる。又、垂直同期信号ＶｓｙｃがＹ軸表示位置
調整回路２に入力されると、垂直帰線時間の経過後に出
力信号Ｔ２は“Ｈ”となる。When the horizontal synchronization signal Hsyc is input to the X-axis display position adjustment circuit 1, the output signal T becomes "
When the vertical synchronizing signal Vsyc is input to the Y-axis display position adjustment circuit 2, the output signal T2 becomes "H" after the vertical blanking time has elapsed.

このときは、ホームボジシッンであり、ＡＮＤ回路３は
ドツトクロックＰ１を出力する。このドツトクロックＰ
１は分周回路４によってＸ軸方向のドツト数をカウント
し、Ｘ軸方向の表示データが転送されたことを検出し、
Ｄ型フリップフロンプ回路５に出力する。At this time, it is the home position, and the AND circuit 3 outputs the dot clock P1. This dot clock P
1 counts the number of dots in the X-axis direction by the frequency dividing circuit 4, detects that the display data in the X-axis direction has been transferred,
It is output to the D-type flip-flop circuit 5.

フリップフロップ回路５及びＮＯＲ回路６は、リセット
信号Ｒ０を発生し、Ｘ軸表示位置調整回路ｌをリセット
し出力信号Ｔ１を“Ｌ”にする。The flip-flop circuit 5 and the NOR circuit 6 generate a reset signal R0, reset the X-axis display position adjustment circuit 1, and set the output signal T1 to "L".

表示データＤは、シフトレジスタ７にドツトクロックＰ
１をシフトクロック入力として転送される。The display data D is sent to the shift register 7 using the dot clock P.
1 is transferred as the shift clock input.

そして１／８分周回路１３によって分周されたラッチ信
号によって、ラッチ回路８は、シフトレジスタ７の表示
データを８ビツトパラレルデータに変換する。１７４分
周回路１８は、ラッチ信号が出力されてから、ドツトク
ロックＰＩを１７４分周し、４ビットパラレルデータＤ
０〜Ｄ、を液晶駆動回路に内蔵された４ビツトパラレル
シフトレジスタにシフトするシフトクロックＣＰを出力
する。The latch circuit 8 converts the display data of the shift register 7 into 8-bit parallel data using the latch signal frequency-divided by the 1/8 frequency divider circuit 13. After the latch signal is output, the 174 frequency divider circuit 18 divides the dot clock PI by 174 to generate 4-bit parallel data D.
It outputs a shift clock CP for shifting 0 to D to a 4-bit parallel shift register built into the liquid crystal drive circuit.

Ｙ軸表示位置調整回路２が、出力信号Ｔ２を発生すると
、Ｄ型フリップフロフブ回路１２とＮＯＲ回路１４は、
セットパルスＰ！を発生し、フリップフロップ回路１５
をセントするセント信号Ｐオを発生する。When the Y-axis display position adjustment circuit 2 generates the output signal T2, the D-type flip-flop circuit 12 and the NOR circuit 14
Set pulse P! is generated, and the flip-flop circuit 15
A cent signal Po is generated to cent.

セット信号Ｐ２は、フリップフロップ回路１５をセント
しフレーム用データ信号Ｐ、をＨ′″にする。フレーム
用データ信号Ｐ、は、Ｄ型フリップフロップ回路１６の
データ入力として供給されている。次に、前記リセット
信号Ｒ３が発生すると、フリップフロップ回路１５は、
リセットされると同時に、Ｄ型フリップフロップ１６は
、データシフトされるのでフレーム信号ＦＲＭを”Ｈ“
にする。The set signal P2 sets the flip-flop circuit 15 and sets the frame data signal P to H''.The frame data signal P is supplied as a data input to the D-type flip-flop circuit 16.Next, , when the reset signal R3 is generated, the flip-flop circuit 15:
At the same time as being reset, the D-type flip-flop 16 changes the frame signal FRM to "H" because the data is shifted.
Make it.

そして次の、リセット信号Ｒ＋によって″Ｌ″になる。Then, it becomes "L" by the next reset signal R+.

それ故に前記フレーム信号ＦＲＭは丁度リセット信号Ｒ
１（すなわちＬＯＡＤ信号と同等）の周期と同じパルス
幅を有するものであり、これがＹ電極駆動回路に内蔵さ
れたシフトレジスタのデータとして供給され、また、こ
のシフトレジスタのシフトクロツタとして全く同じリセ
ット信号（すなわちＬＯＡＤ信号と同等）が人力される
ので、全てのコモン電極にわたって、タイミングのあっ
た走査信号によって、液晶を駆動することができる。尚
、前記垂直帰線期間はＹ軸表示位置調整回路２によって
、任意に設定ができるものである。Therefore, the frame signal FRM is exactly the reset signal R.
1 (that is, equivalent to the LOAD signal), and this pulse width is supplied as data to the shift register built into the Y electrode drive circuit, and the same reset signal ( In other words, since the LOAD signal (equivalent to the LOAD signal) is input manually, the liquid crystal can be driven by a scanning signal with proper timing across all common electrodes. Note that the vertical retrace period can be arbitrarily set by the Y-axis display position adjustment circuit 2.

〔発明の効果〕〔Effect of the invention〕

以上、述べたように本発明によれば、Ｄ型フリップフロ
ップ（シフトレジスタ）を介してＹ軸駆動回路のシフト
レジスタにフレーム信号を供給しているため、最初のコ
モン電極から、最終のコモン電極に至るまで、走査時間
が等しくなる。従って従来のように、最初及び最終のコ
モン電極ラインの表示が異常に濃くなったり、淡くなっ
たりする表示品質の問題が解決され、観察者にとって誤
読を生じることがなくなったなど、多大な効果を有する
ものである。As described above, according to the present invention, since the frame signal is supplied to the shift register of the Y-axis drive circuit via the D-type flip-flop (shift register), the frame signal is supplied from the first common electrode to the final common electrode. The scanning times become equal until . Therefore, the problem of display quality in which the display of the first and final common electrode lines becomes abnormally dark or pale as in the past has been solved, and there are no longer any erroneous readings for the observer. It is something that you have.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例を示すタイミング図。 １・・・・・・・Ｘ軸表示位ｉｎ整回路２・・・・・・
・Ｙ軸表示位置調整回路４・・・・・・・分周回路 ７・・・・・・・シフトレジスタ ８・・・・・・・ラッチ回路 ９．１０　・・・・・スイッチング回路１と２５．１２
．１６・・・・Ｄ型フリップフロップ回路１３・・・・
・・・１／８分周回路 １５、１７．１９・・・・フリップフロップ回路１８・
・・・・・弓／４分周回路 以上 出願人　セイコー電子工業株式会社 本宛８月の一大施ＦＰＩと示す図 第１図FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a timing diagram showing one embodiment of the present invention. 1...X-axis display position in adjustment circuit 2...
・Y-axis display position adjustment circuit 4... Frequency divider circuit 7... Shift register 8... Latch circuit 9.10... Switching circuit 1 25.12
．． 16...D-type flip-flop circuit 13...
...1/8 frequency divider circuit 15, 17.19...Flip-flop circuit 18.
...Bow/4 frequency divider circuit or above Applicant: Seiko Electronics Industries Co., Ltd. Figure 1 showing the FPI issued in August

Claims (1)

【特許請求の範囲】[Claims] Ｘ軸電極及びＹ軸電極をマトリックス状に配列し前記、
Ｘ軸とＹ軸電極を駆動するためのＸ電極駆動回路とＹ電
極駆動回路を有する液晶表示装置と、前記Ｘ電極駆動回
路に表示データ及び表示データをシフトするためのシフ
トクロック信号、表示データをラッチするためのラッチ
信号と、前記、Ｙ電極駆動回路に走査を開始するための
フレーム信号、フレーム信号をシフトするための第２の
シフトクロック信号を供給するためのインターフェース
回路において前記、Ｙ電極駆動回路に入力されるフレー
ム信号は、前記第２のシフトクロック信号をクロック信
号とするＤ型フリップフロップを介して供給されること
を特徴とするインターフェース回路。Arranging the X-axis electrode and the Y-axis electrode in a matrix,
A liquid crystal display device having an X electrode drive circuit and a Y electrode drive circuit for driving X-axis and Y-axis electrodes, and a shift clock signal and a shift clock signal for shifting display data and display data to the X electrode drive circuit. In the interface circuit for supplying a latch signal for latching, a frame signal for starting scanning to the Y electrode drive circuit, and a second shift clock signal for shifting the frame signal, the Y electrode drive circuit An interface circuit characterized in that a frame signal input to the circuit is supplied via a D-type flip-flop whose clock signal is the second shift clock signal.