JPS6364573A - インバ−タ装置の保護回路 - Google Patents
インバ−タ装置の保護回路Info
- Publication number
- JPS6364573A JPS6364573A JP61207554A JP20755486A JPS6364573A JP S6364573 A JPS6364573 A JP S6364573A JP 61207554 A JP61207554 A JP 61207554A JP 20755486 A JP20755486 A JP 20755486A JP S6364573 A JPS6364573 A JP S6364573A
- Authority
- JP
- Japan
- Prior art keywords
- current
- inverter
- difference
- output
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000005611 electricity Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100393871 Arabidopsis thaliana GT12 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、例えば無停電電源装置に用いられる多重接続
インバータ装置に係ｐＸ特に自己消弧形半導体素子、例
えばゲートターンオフサイリスタを制御要素とするイン
バータ装置の保護回路に関する。
インバータ装置に係ｐＸ特に自己消弧形半導体素子、例
えばゲートターンオフサイリスタを制御要素とするイン
バータ装置の保護回路に関する。
Ｂ０発明の概要
本発明は、多重接続のインバータ装置の自己消弧形半導
体素子を欠相故障時などのターンオフ破壊から保護す、
るインバータ装置の保ｉ回路において、 各インバータ出力電流の差分をとり、これを設、定位と
比較して自己消弧形半導体素子にゲートオフ信号を出す
か否かを判定することによυ、各インバータ出力電流の
アンバランスを高精度に検出して自己消弧形半導体素子
のターンオフ破壊を確実に防止できるようにしたもので
おる。
体素子を欠相故障時などのターンオフ破壊から保護す、
るインバータ装置の保ｉ回路において、 各インバータ出力電流の差分をとり、これを設、定位と
比較して自己消弧形半導体素子にゲートオフ信号を出す
か否かを判定することによυ、各インバータ出力電流の
アンバランスを高精度に検出して自己消弧形半導体素子
のターンオフ破壊を確実に防止できるようにしたもので
おる。
Ｃ１従来の技術
多重接続インバータ装置において、自己消弧形半導体素
子、例えばゲートターンオフサイリスタ（以下、ＧＴＯ
と称す）の一つがゲートドライブ回路の故障などにより
オンしなくなった場合、そのＧＴＯを含むインバータに
接続されたインバータトランスは直流偏磁によって飽和
し、−次電流が急激に増加する。そして、この−次電流
がＧＴＯの可制御電流を１えると、この時にターンオフ
信号が印加されたＧＴＯは破壊する。
子、例えばゲートターンオフサイリスタ（以下、ＧＴＯ
と称す）の一つがゲートドライブ回路の故障などにより
オンしなくなった場合、そのＧＴＯを含むインバータに
接続されたインバータトランスは直流偏磁によって飽和
し、−次電流が急激に増加する。そして、この−次電流
がＧＴＯの可制御電流を１えると、この時にターンオフ
信号が印加されたＧＴＯは破壊する。
このため、前記のような欠相を早く検出し、ＧＴＯの可
制御電流を超過しないうちに全相をオフさせる保護手段
が講じられる。その−例を第５図及び第６図に示す。
制御電流を超過しないうちに全相をオフさせる保護手段
が講じられる。その−例を第５図及び第６図に示す。
第５図において、６個のＧＴＯ１〜６でブリッジ回路を
構成するとともに、各ＧＴＯにダイオードＩＤ〜６Ｄを
逆並列接続して第１のインバータ１４Ａとし、同様に６
個のＧＴ０７〜１２でブリッジ回路を構成するとともに
、各ＧＴＯにダイオード７Ｄ〜１２１）を逆並列接続し
て第２のインバータ１４Ｂとする。両インバータ１４Ａ
、１４Ｂは位相差３０ で息動するものとする。その入
力端は直流電源１３に接続し、出力端にはインバータト
ランス１５Ａ、１５Ｂの１次巻線を接続している。トラ
ンス１５Ａ、１５Ｂの２次巻線は直列接続（千鳥結線）
とし、これに交流フィルタ１６を介して負荷１７を接続
している。
構成するとともに、各ＧＴＯにダイオードＩＤ〜６Ｄを
逆並列接続して第１のインバータ１４Ａとし、同様に６
個のＧＴ０７〜１２でブリッジ回路を構成するとともに
、各ＧＴＯにダイオード７Ｄ〜１２１）を逆並列接続し
て第２のインバータ１４Ｂとする。両インバータ１４Ａ
、１４Ｂは位相差３０ で息動するものとする。その入
力端は直流電源１３に接続し、出力端にはインバータト
ランス１５Ａ、１５Ｂの１次巻線を接続している。トラ
ンス１５Ａ、１５Ｂの２次巻線は直列接続（千鳥結線）
とし、これに交流フィルタ１６を介して負荷１７を接続
している。
このような主回路構成とした場合、直流電力はインバー
タ１４Ａ、１４Ｂの動作で位相が３０’ずれた矩形波状
の三相交流に変換され、インバータトランス１５Ａ 、
１５Ｂで合成される。この合成によって第５次、第７
次の高調波成分は除去され、交流出力に含まれる高調波
電圧は１１次が主なものとなる。
タ１４Ａ、１４Ｂの動作で位相が３０’ずれた矩形波状
の三相交流に変換され、インバータトランス１５Ａ 、
１５Ｂで合成される。この合成によって第５次、第７
次の高調波成分は除去され、交流出力に含まれる高調波
電圧は１１次が主なものとなる。
一方、保訛回路は次のような構成となっている。
一方のインバータトランス１５Ａの二つの相の一次電流
を変流器１８Ａ 、 １９Ａにより各々検出し、これを
電流検出回路２ＯＡに入力して電圧信号に変換する。
を変流器１８Ａ 、 １９Ａにより各々検出し、これを
電流検出回路２ＯＡに入力して電圧信号に変換する。
また、他方のインバータトランス１５Ｂの二つの相の一
次電流を変流器１８Ｂ 、 １９Ｂに：り検出し、これ
を電流検出回路２０Ｂに入力して電圧信号に変換する。
次電流を変流器１８Ｂ 、 １９Ｂに：り検出し、これ
を電流検出回路２０Ｂに入力して電圧信号に変換する。
そして、両投出値をそれぞれコンパレータ２１Ａ、２１
Ｂで設定値と比較し、その出力をオア回路乙の入力とし
て、検出値が設定値より大きい時にすべてのＧＴＯゲー
トにオフ指令を出すようにしている。
Ｂで設定値と比較し、その出力をオア回路乙の入力とし
て、検出値が設定値より大きい時にすべてのＧＴＯゲー
トにオフ指令を出すようにしている。
前記電流検出回路２０’Ａ（２０Ｂ）は第６図のように
構成される。すなわち、６個のダイオード２３ＵＡ〜Ｚ
３ＺＡ（Ｚ３ＵＢ−２３ＺＢ） テブリッジ回路を構成
りテｔの出力端間に抵抗２４Ａ （２４Ｂ ）を接続し
た構成とし、入力端に変流器１８Ａ （１８Ｂ ）、１
９Ａ（１９Ｂ）の二次電流を供給している。
構成される。すなわち、６個のダイオード２３ＵＡ〜Ｚ
３ＺＡ（Ｚ３ＵＢ−２３ＺＢ） テブリッジ回路を構成
りテｔの出力端間に抵抗２４Ａ （２４Ｂ ）を接続し
た構成とし、入力端に変流器１８Ａ （１８Ｂ ）、１
９Ａ（１９Ｂ）の二次電流を供給している。
Ｄ０発明が解決しようとする問題点
しかし、各インパータトＩＡ、１４Ｂの出力電流を変流
器で検出し、その値と設定値とをフンバレータ２１Ａ、
２１Ｂで比較、判定してＧＴＯにオフ信号を出すのでは
、インバータの出力電流に高調波が多く含まれるため該
高調波によって誤動作する恐れがある。特に故障検出を
早くしようとして設定値を小さくすると、誤動作すると
いう問題があった。
器で検出し、その値と設定値とをフンバレータ２１Ａ、
２１Ｂで比較、判定してＧＴＯにオフ信号を出すのでは
、インバータの出力電流に高調波が多く含まれるため該
高調波によって誤動作する恐れがある。特に故障検出を
早くしようとして設定値を小さくすると、誤動作すると
いう問題があった。
Ｅ１問題点を解決するための手段
本発明は、自己消弧形半導体素子を制御数素とする２台
の３相インバータ出力をインバータトランスによって合
成し、３相交流出力を得るインバータ装置において、前
記２台の３相インバータを３０ の位相差で駆動し、 前記２台の３相インバータの出力電流を各々検出する検
出部と、 この検出部で得られた各検出電気量の差を求める電流差
検出部と、 この電流差検出部で得られた偏差を気量の絶対値と設定
値を比較し、前記絶対値が前記設定仔より太きいときに
前記２台の３相インバータにオフ制御信号を供給する判
定部とを備えたことを特徴としている。
の３相インバータ出力をインバータトランスによって合
成し、３相交流出力を得るインバータ装置において、前
記２台の３相インバータを３０ の位相差で駆動し、 前記２台の３相インバータの出力電流を各々検出する検
出部と、 この検出部で得られた各検出電気量の差を求める電流差
検出部と、 この電流差検出部で得られた偏差を気量の絶対値と設定
値を比較し、前記絶対値が前記設定仔より太きいときに
前記２台の３相インバータにオフ制御信号を供給する判
定部とを備えたことを特徴としている。
２０作用
前記２台の３相インバータの出力電流が検出部によって
各々検出される。
各々検出される。
これら検出電流は電流差検出部においてその差分が求め
られ判定部に送出される。そして判定部において設定値
と比較され、差分の絶対値が設定値より大きいと、異常
あυと判定され、自己消弧形半導体素子にゲートオフ信
号が出力される。この結果、自己消弧形半導体素子がタ
ーンオフ破壊から裸眼される。
られ判定部に送出される。そして判定部において設定値
と比較され、差分の絶対値が設定値より大きいと、異常
あυと判定され、自己消弧形半導体素子にゲートオフ信
号が出力される。この結果、自己消弧形半導体素子がタ
ーンオフ破壊から裸眼される。
前記検出電流に含まれる高層波成分は、電流差検出部に
より各検出電気量の偏差がとられるので打ち消される。
より各検出電気量の偏差がとられるので打ち消される。
このため判定部において設定値と比較判定する場合高調
波成分による影響は無く、正犯な判定材料となり誤動作
は生じない。これによって自己消弧形半導体素子のター
ンオフ破壊を確実に防止できる。
波成分による影響は無く、正犯な判定材料となり誤動作
は生じない。これによって自己消弧形半導体素子のター
ンオフ破壊を確実に防止できる。
Ｇ、実胞例
第１図は本発明の一実施例を示すもので、各々６個のダ
イオード２５Ｕ−２５Ｚ 、 ２６Ｕ〜２６Ｚよ、りな
る２つのブリッジ回路の出力端間に抵抗２７ Ａ 、
２７ Ｂをそれぞれ接続し、一方のブリッジ回路の入力
端に変流器１８Ａ、１９Ａの二次巻線を、他方のブリッ
ジ回路の入力端に変流器１８Ｂ、１９Ｂの二次巻線をそ
れぞれ接続している。前記両ブリッジ回路の負極側どう
しを接続するとともに、一方のブリッジ回路の正極側を
接地して電流差検出回路あを構、成していＢｏこのよう
に接続することにより両ブリッジ回路の出力電圧ＭＡ
、 ＶＢ Ｏ差電圧ＶＯ（＝ＶＡ−ＶＢ ）が得られる
。
イオード２５Ｕ−２５Ｚ 、 ２６Ｕ〜２６Ｚよ、りな
る２つのブリッジ回路の出力端間に抵抗２７ Ａ 、
２７ Ｂをそれぞれ接続し、一方のブリッジ回路の入力
端に変流器１８Ａ、１９Ａの二次巻線を、他方のブリッ
ジ回路の入力端に変流器１８Ｂ、１９Ｂの二次巻線をそ
れぞれ接続している。前記両ブリッジ回路の負極側どう
しを接続するとともに、一方のブリッジ回路の正極側を
接地して電流差検出回路あを構、成していＢｏこのよう
に接続することにより両ブリッジ回路の出力電圧ＭＡ
、 ＶＢ Ｏ差電圧ＶＯ（＝ＶＡ−ＶＢ ）が得られる
。
この電流差検出回路関の出力電圧Ｖｏは判定回路３９に
加え、設定値との比較結果よりＧＴＯゲートオフ信号を
出すか否かを判定するようにしている。
加え、設定値との比較結果よりＧＴＯゲートオフ信号を
出すか否かを判定するようにしている。
判定回路３９は、前記検出回路あの出力電圧Ｖｏを抵抗
２８を介してオペアンプ３４の入力端に加えるとともに
、芯型を源３２の設定電圧を抵抗２９を介して同人力り
１に加える一方、出力電圧Ｖｏを抵抗３０を介してオペ
アンプ３５の入力端に加えるとともに、基準電シ３３の
設定電圧を抵抗３１を介して同人力端に加え、このオペ
アンプ葛の出力を反転アンプ３６で反転した後、前記オ
ペアンプ加の出力と共にオア回路ｒに入力してその出力
側にＧＴＯゲートオフ信号を得るように構成している。
２８を介してオペアンプ３４の入力端に加えるとともに
、芯型を源３２の設定電圧を抵抗２９を介して同人力り
１に加える一方、出力電圧Ｖｏを抵抗３０を介してオペ
アンプ３５の入力端に加えるとともに、基準電シ３３の
設定電圧を抵抗３１を介して同人力端に加え、このオペ
アンプ葛の出力を反転アンプ３６で反転した後、前記オ
ペアンプ加の出力と共にオア回路ｒに入力してその出力
側にＧＴＯゲートオフ信号を得るように構成している。
次に、動作について述べる。主回路（第５図）のインバ
ータ１４Ａ、１４Ｂの出力電流は変流器１８Ａ。
ータ１４Ａ、１４Ｂの出力電流は変流器１８Ａ。
１８Ｂ 、 １９Ａ 、 １９Ｂで検出されて電流差検
出回路間に入力される。ここで、両インバータの出力電
流の検出値は電圧信号ｖＡ、ＶＢに変換され、その差分
Ｖｏ （＝ＶＡ−Ｖｉ＋ ）が得られる。その波形は第
２図（ａ）。
出回路間に入力される。ここで、両インバータの出力電
流の検出値は電圧信号ｖＡ、ＶＢに変換され、その差分
Ｖｏ （＝ＶＡ−Ｖｉ＋ ）が得られる。その波形は第
２図（ａ）。
（ｂ）に示すようになる。インバータの出力電流に含ま
れる高調波は主として１１次であり、それは、３６０
／１１＝ ３２．７■周期を持つため、インバータ１４
Ａの出力電流とインバータ１４Ｂの出力電流の位相差３
０’に極めて近いものとなり、差分には１１次高調波は
殆ど含まれなくなる。
れる高調波は主として１１次であり、それは、３６０
／１１＝ ３２．７■周期を持つため、インバータ１４
Ａの出力電流とインバータ１４Ｂの出力電流の位相差３
０’に極めて近いものとなり、差分には１１次高調波は
殆ど含まれなくなる。
電圧ＶｏがＶｏ＜０の場合、ＩＶｏｌが基準電源３２の
設定電圧より大きいとオペアンプ詞の出力は”Ｈ”レベ
ルとなり、またＶｏ＞Ｏの場合、ＩＶＯＩが基準電源あ
の設定電圧より大きいと、オペアンプ蕊の出力は＠Ｌ”
レベルでその後段の反転アンプ３６の出力は″Ｈ”レベ
ルとなる。この場合にはオア回路３７の入力のいずれか
一方が＠Ｈ”レベルとなり、ＧＴＯゲートオフ信号が出
る。つまり、ＩＶｏｌが設定値より大きい時のみＧＴＯ
にオフ信号が付与されることになる。
設定電圧より大きいとオペアンプ詞の出力は”Ｈ”レベ
ルとなり、またＶｏ＞Ｏの場合、ＩＶＯＩが基準電源あ
の設定電圧より大きいと、オペアンプ蕊の出力は＠Ｌ”
レベルでその後段の反転アンプ３６の出力は″Ｈ”レベ
ルとなる。この場合にはオア回路３７の入力のいずれか
一方が＠Ｈ”レベルとなり、ＧＴＯゲートオフ信号が出
る。つまり、ＩＶｏｌが設定値より大きい時のみＧＴＯ
にオフ信号が付与されることになる。
なお、上記実施例では変流器１８Ａ 、 １９Ａによっ
てインバータ１４Ａの出力電流を検出したが、第３図に
示すように変流器１８Ａ’ 、 １９Ａ’によりインバ
ータトランス１５Ａの相電流を検出してもよく、それに
より検出精度が一眉高いものとなる。即ち、第４図に示
すように相電流工ら、工（、ルは綜を流ＩＵ、 Ｉｖ。
てインバータ１４Ａの出力電流を検出したが、第３図に
示すように変流器１８Ａ’ 、 １９Ａ’によりインバ
ータトランス１５Ａの相電流を検出してもよく、それに
より検出精度が一眉高いものとなる。即ち、第４図に示
すように相電流工ら、工（、ルは綜を流ＩＵ、 Ｉｖ。
ＩＷよりも位相が３０６遅れ、その大きさはしβとなる
。従って、変流器１８Ａ’ 、 １９Ａ’の巻Ｖ比を変
流器１８Ａ、１９ＡＣ１β倍とすることにより、大きさ
が同じで位相が３０遅ｎたものが得られる。これを整流
しｆｃ場合の電圧波形７人は、３０遅れたものとなり、
電圧ＶＢと同じ波形となる（インバータのアンバランス
がない時）から、その差分け；となシ、検出精度がよく
なる。特に、この場合に１−ｉ１１次以外の高調波を含
んでいてもよい。
。従って、変流器１８Ａ’ 、 １９Ａ’の巻Ｖ比を変
流器１８Ａ、１９ＡＣ１β倍とすることにより、大きさ
が同じで位相が３０遅ｎたものが得られる。これを整流
しｆｃ場合の電圧波形７人は、３０遅れたものとなり、
電圧ＶＢと同じ波形となる（インバータのアンバランス
がない時）から、その差分け；となシ、検出精度がよく
なる。特に、この場合に１−ｉ１１次以外の高調波を含
んでいてもよい。
Ｈ０発明の効果
以上のように本発明によれば、各インバータ出力電流の
差分が設定値を越えた場合に自己消弧形半導体素子、例
えばＧＴＯ素子をターンオフするようにしたので、欠相
数は時などのインバータ出力電流のアンバランスに基づ
（ＧＴＯの過電流を早期に検出でき、ターンオフ破壊防
止に有効でちる。また、高調波成分を除去できるので誤
動作を防止することができる。さらにインバータの出力
電流は３０°の位相差を持つので、一方のインバータの
検出電流としてインバータトランスの線電流を用い、他
方を相電流とすることにより、位相差を零とすることが
でき、電流差分検出レベルの設定値を小さくすることが
可能となって、それだけ過電流を早期に検出でき、保護
が適確となる。
差分が設定値を越えた場合に自己消弧形半導体素子、例
えばＧＴＯ素子をターンオフするようにしたので、欠相
数は時などのインバータ出力電流のアンバランスに基づ
（ＧＴＯの過電流を早期に検出でき、ターンオフ破壊防
止に有効でちる。また、高調波成分を除去できるので誤
動作を防止することができる。さらにインバータの出力
電流は３０°の位相差を持つので、一方のインバータの
検出電流としてインバータトランスの線電流を用い、他
方を相電流とすることにより、位相差を零とすることが
でき、電流差分検出レベルの設定値を小さくすることが
可能となって、それだけ過電流を早期に検出でき、保護
が適確となる。
第１図は本発明に係るインバータ装置の保護回路の一実
施例を示す回路図、第２図は同実施例の動作説明のため
の電圧波形図、第３図は本発明の他の実施例の要部を示
す回路図、第４図は笑施例の動作を説明するための電流
ベクトル図、第５図は多重接続ＧＴＯインバータ装置の
主回路とその従来の保護回路の一例を示す回路図、第６
図は第５図の保護回路における電流検出回路図である。 １〜１２・・・ケートターンオフサイリスタ、ＩＤ−１
２Ｄ・・・ダイオード、１３・・・直流電源、１４Ａ、
１４Ｂ・・・インバータ、１５Ａ、１５Ｂ・・・インバ
ータトランス、１６・・・交流フィルタ、１７・・・負
荷、１８Ａ 、 １８Ａ’ 、 １８Ｂ 、 １９Ａ
。 １９ Ａ’ 、 １９ Ｂ ・・・変流器、２５Ｕ−２
５Ｚ 、２６Ｕ 〜２６Ｚ・・・ダイオード、２７Ａ、
２７Ｂ・・・抵抗、３２ 、３３・・・基準電源、詞、
３５・・・オペアンプ、あ・・・反転アンプ、３７・・
・オア回路、あ・・・電流差検出回路、３９・・・判定
回路。
施例を示す回路図、第２図は同実施例の動作説明のため
の電圧波形図、第３図は本発明の他の実施例の要部を示
す回路図、第４図は笑施例の動作を説明するための電流
ベクトル図、第５図は多重接続ＧＴＯインバータ装置の
主回路とその従来の保護回路の一例を示す回路図、第６
図は第５図の保護回路における電流検出回路図である。 １〜１２・・・ケートターンオフサイリスタ、ＩＤ−１
２Ｄ・・・ダイオード、１３・・・直流電源、１４Ａ、
１４Ｂ・・・インバータ、１５Ａ、１５Ｂ・・・インバ
ータトランス、１６・・・交流フィルタ、１７・・・負
荷、１８Ａ 、 １８Ａ’ 、 １８Ｂ 、 １９Ａ
。 １９ Ａ’ 、 １９ Ｂ ・・・変流器、２５Ｕ−２
５Ｚ 、２６Ｕ 〜２６Ｚ・・・ダイオード、２７Ａ、
２７Ｂ・・・抵抗、３２ 、３３・・・基準電源、詞、
３５・・・オペアンプ、あ・・・反転アンプ、３７・・
・オア回路、あ・・・電流差検出回路、３９・・・判定
回路。
Claims (1)
- 【特許請求の範囲】 自己消弧形半導体素子を制御要素とする２台の３相イン
バータ出力をインバータトランスによって合成し、３相
交流出力を得るインバータ装置において、 前記２台の３相インバータを３０°の位相差で駆動し、 前記２台の３相インバータの出力電流を各々検出する検
出部と、 この検出部で得られた各検出電気量の差を求める電流差
検出部と、 この電流差検出部で得られた偏差電気量の絶対値と設定
値を比較し、前記絶対値が前記設定値より大きいときに
前記２台の３相インバータにオフ制御信号を供給する判
定部とを備えたことを特徴とするインバータ装置の保護
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207554A JPS6364573A (ja) | 1986-09-03 | 1986-09-03 | インバ−タ装置の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207554A JPS6364573A (ja) | 1986-09-03 | 1986-09-03 | インバ−タ装置の保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364573A true JPS6364573A (ja) | 1988-03-23 |
Family
ID=16541656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61207554A Pending JPS6364573A (ja) | 1986-09-03 | 1986-09-03 | インバ−タ装置の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354502U (ja) * | 1989-09-29 | 1991-05-27 | ||
| JP2013255330A (ja) * | 2012-06-06 | 2013-12-19 | Okuma Corp | 電動機の制御システム |
-
1986
- 1986-09-03 JP JP61207554A patent/JPS6364573A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354502U (ja) * | 1989-09-29 | 1991-05-27 | ||
| JP2013255330A (ja) * | 2012-06-06 | 2013-12-19 | Okuma Corp | 電動機の制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825549B2 (en) | Multi-level inverter | |
| Nguyen-Duy et al. | Improvement of matrix converter drive reliability by online fault detection and a fault-tolerant switching strategy | |
| Lee et al. | A voltage sag supporter utilizing a PWM-switched autotransformer | |
| JP5452330B2 (ja) | 電力変換装置 | |
| US8433528B2 (en) | Ground fault detection system and method | |
| Freire et al. | A fault-tolerant PMSG drive for wind turbine applications with minimal increase of the hardware requirements | |
| Klumpner et al. | Experimental evaluation of ride-through capabilities for a matrix converter under short power interruptions | |
| Sannino et al. | Voltage tolerance testing of three-phase voltage source converters | |
| US10530152B2 (en) | Power distribution systems | |
| US4502106A (en) | Current source sine wave inverter | |
| US8971070B2 (en) | Interface arrangement between AC and DC systems for reliable opening of the circuit breaker in time | |
| KR102485705B1 (ko) | 멀티 레벨 인버터의 3상 평형 전압 제어 방법 | |
| JP2012010542A (ja) | 直列多重インバータ装置とその制御方法 | |
| Estima et al. | Fast fault detection, isolation and reconfiguration in fault-tolerant permanent magnet synchronous motor drives | |
| Jiang et al. | A novel open-circuit fault detection and location for open-end winding PMSM based on differential-mode components | |
| EP4040656A1 (en) | Interleaved power converter | |
| Abuelnaga et al. | Open circuit IGBT fault classification using phase current in a CHB converter | |
| Najmi et al. | Fault tolerant nine switch inverter | |
| JPS6364573A (ja) | インバ−タ装置の保護回路 | |
| Halabi et al. | Detection of open-circuit faults in multi-level hybrid active neutral point clamped inverters | |
| JP2003230275A (ja) | Ｐｗｍサイクロコンバータの保護方法 | |
| Zhou et al. | A fault tolerant control system for hexagram inverter motor drive | |
| WO2021049016A1 (ja) | 電力変換装置 | |
| Sang et al. | Fault tolerant design for cascaded H-bridge multi-level converter based electronic power transformer | |
| Zhang et al. | Leg-shared fault-tolerant predictive control of four-quadrant motor drive systems |