JPS6364489A - Sampling frequency converter - Google Patents

Sampling frequency converter

Info

Publication number
JPS6364489A
JPS6364489A JP61208603A JP20860386A JPS6364489A JP S6364489 A JPS6364489 A JP S6364489A JP 61208603 A JP61208603 A JP 61208603A JP 20860386 A JP20860386 A JP 20860386A JP S6364489 A JPS6364489 A JP S6364489A
Authority
JP
Japan
Prior art keywords
sampling frequency
digital signal
signal
circuit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61208603A
Other languages
Japanese (ja)
Inventor
Tetsuo Senba
哲夫 仙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61208603A priority Critical patent/JPS6364489A/en
Publication of JPS6364489A publication Critical patent/JPS6364489A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To contrive to miniaturize the titled converter by interpolating a 1st digital signal by a conversion ratio approximated to a true conversion ratio between the 1st and 2nd sampling frequencies so as to obtain a 3rd digital signal having a 3rd sampling frequency and processing the 3rd signal so as to obtain a 2nd digital signal. CONSTITUTION:A 1st sampling signal f1 is fed to interpolation filters FL1-FLk and the frequency of the signal F1 is converted by a multiple of K'. The sampled plural digital signals K'F1 are fed to an interleaving circuit 2 of the interpolation circuit 1 to output the 3rd digital signal having its sampling frequency F1. The 3rd digital signal from the circuit 2 is fed to a time base correction circuit 4 to apply compression or expansion in response to the difference between the true conversion rate K/1 and the substantial conversion ratio k'/1' to output the 2nd digital signal of a 2nd sampling frequency F2. Thus, the frequency converter is miniaturized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルビデオ信号に適用して好適なサンプリ
ング周波数変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sampling frequency conversion device suitable for application to digital video signals.

〔発明の概要〕[Summary of the invention]

本発明は、第1のサンプリング周波数を有する第1のデ
ジタル信号を、第2のサンプリング周波数を有する第2
のデジタル信号に変換するサンプリング周波数変換装置
に関し、第1及び第2のサンプリング周波数間の真の変
換比に近似した実質変換比を以て、第1のデジタル信号
を補間して、第3のサンプリング周波数を有する第3の
デジタル信号を得、真の変換比及び実質変換比の差分に
応じて、第3のデジタル信号を圧縮又は伸長して第2の
デジタル信号を得るようにしたことにより、第1及び第
2のサンプリング周波数間の真の変換比が複雑な整数比
であっても、クロック周波数を高くせずして、小規模な
回路をもって、サンプリング周波数変換を行うことので
きるサンプリング周波数変換装置を得ることができるよ
うにしたものである。
The present invention converts a first digital signal having a first sampling frequency into a second digital signal having a second sampling frequency.
a sampling frequency conversion device that converts the first digital signal into a digital signal, the first digital signal is interpolated to convert the first digital signal to a third sampling frequency using an effective conversion ratio that approximates the true conversion ratio between the first and second sampling frequencies; By obtaining a third digital signal with To provide a sampling frequency conversion device that can perform sampling frequency conversion using a small-scale circuit without increasing the clock frequency even if the true conversion ratio between the second sampling frequencies is a complicated integer ratio. It has been made possible to do so.

〔従来の技術〕[Conventional technology]

あるデジタル信号のサンプリング周波数を、k/1倍に
変換する場合、従来はこのデジタル信号をそのサンプリ
ング周波数かに倍に成るように補間し、この補間された
デジタル信号を1/pに間引くようにしていた。
When converting the sampling frequency of a certain digital signal to k/1 times, conventionally, this digital signal is interpolated to double the sampling frequency, and this interpolated digital signal is thinned out to 1/p. was.

しかし、デジタルビデオ信号のように、サンプリング周
波数が比較的高いデジタル信号にあっては、そのデジタ
ル信号をそのサンプリング周波数かに倍に成るように補
間する場合は、システムのクロック周波数か大幅に高く
なってしまい、実現が困難である。
However, for a digital signal with a relatively high sampling frequency, such as a digital video signal, interpolating the digital signal to double the sampling frequency will significantly increase the system clock frequency. This makes it difficult to implement.

そこで、従来は並列接続されたに個の補間フィルタ(ロ
ーパスフィルタ)を設けて、これにデジタル信号を供給
することによって、そのサンプリング周波数をに倍にす
ることにより、システムクロックの周波数を高くするこ
とを回避するようにしていた。
Therefore, in the past, the frequency of the system clock was increased by providing two interpolation filters (low-pass filters) connected in parallel and supplying digital signals to them, thereby doubling the sampling frequency. I was trying to avoid it.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、このようにすると、kが大きい場合、補間フィ
ルタの個数もそれに応じて多くなり、回路規模の増大を
招来する。
However, in this case, when k is large, the number of interpolation filters increases accordingly, resulting in an increase in circuit scale.

例えば、4:2:2方式のコンポーネントデジタルVT
Rにおいて採用されているサンプリング周波数13.5
MHzと、NTSC方式のデジタルビデオ信号のサンプ
リング周波数4.Fsc(但しFscは色副搬送波周波
数を示す)との比は、35:33であるのに対し、サン
プリング周波数13.5MHzと、PAL方式のデジタ
ルビデオ信号のサンプリング周波数4Fscとの比は、
22168:168.75、サンプリング周波数13.
5MHzと、PAL−M方式のデジタルビデオ信号のサ
ンプリング周波数4Fscとの比は、303:286と
成るため、サンプリング周波数13.5MHzと、P 
A L方式及びPAL−M方式のサンプリング周波数4
Escとの相互変換は頗る困難であった。因に、サンプ
リング周波数13゜5 M Hzと、(1/2)Fv(
但しFvは垂直周波数)の項を除いた場合のP A L
方式のデジタルビデオ信号のサンプリング周波数4Fs
cとの比は、1135:864と成る。
For example, 4:2:2 component digital VT
The sampling frequency adopted in R is 13.5
MHz and the sampling frequency of the NTSC digital video signal4. Fsc (where Fsc indicates the color subcarrier frequency) is 35:33, whereas the ratio between the sampling frequency of 13.5 MHz and the sampling frequency of 4Fsc of the PAL digital video signal is:
22168:168.75, sampling frequency 13.
The ratio between 5MHz and the sampling frequency 4Fsc of the PAL-M digital video signal is 303:286, so the sampling frequency 13.5MHz and the
Sampling frequency 4 of A L method and PAL-M method
Interconversion with Esc was extremely difficult. Incidentally, the sampling frequency is 13°5 MHz and (1/2)Fv(
However, Fv is P A L when excluding the term (vertical frequency)
Sampling frequency of digital video signal of system 4Fs
The ratio with c is 1135:864.

かかる点に鑑み、本発明は第1及び第2のサンプリング
周波数間の真の変換比が複雑な整数比であっても、クロ
ック周波数を高くせオして、小規模な回路をもって、サ
ンプリング周波数変換を行うことのできるサンプリング
周波数変換装置を提案しようとするものである。
In view of this point, the present invention is capable of converting the sampling frequency by increasing the clock frequency and using a small-scale circuit even if the true conversion ratio between the first and second sampling frequencies is a complex integer ratio. This paper attempts to propose a sampling frequency conversion device that can perform the following.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によるサンプリング周波数変換装置は、第1のサ
ンプリング周波数を有する第1のデジタル信号を、第2
のサンプリング周波数を有する第2のデジタル信号に変
換するサンプリング周波数変換装置において、第1及び
第2のサンプリング周波数間の真の変換比に近似した実
質変換比を以て、第1のデジタル信号を補間して、第3
のサンプリング周波数を有する第3のデジタル信号を得
る補間回路(1)と、真の変換比及び実質変換比の差分
に応じて、第3のデジタル信号を圧縮又は伸長して第2
のデジタル信号を得るようにする時間軸補正回路(4)
とを設けたことを特徴とするものである。
The sampling frequency conversion device according to the present invention converts a first digital signal having a first sampling frequency into a second digital signal.
a sampling frequency conversion device for converting the first digital signal into a second digital signal having a sampling frequency of , 3rd
An interpolation circuit (1) that obtains a third digital signal having a sampling frequency of
Time axis correction circuit (4) to obtain a digital signal of
It is characterized by having the following.

〔作用〕[Effect]

かかる本発明によれば、第1のデジタル信号を補間回路
(])に供給して、第1及び第2のサンプリング周波数
間の真の変換比に近似した実質変換比を以て補間して、
第3のサンプリング周波数を有する第3のデジタル信号
を得、第3のデジタル信号を時間軸補正回路(4)に供
給して、真の変換比及び実質変換比の差分に応じて、第
3のデジタル信号を圧縮又は伸長して第2のデジタル信
号を得るようにする。
According to the present invention, the first digital signal is supplied to the interpolation circuit ( ), and interpolated with a real conversion ratio that approximates the true conversion ratio between the first and second sampling frequencies,
A third digital signal having a third sampling frequency is obtained, the third digital signal is supplied to the time axis correction circuit (4), and the third digital signal is determined according to the difference between the true conversion ratio and the real conversion ratio. The digital signal is compressed or expanded to obtain a second digital signal.

〔実施例〕〔Example〕

以下に、第1図を参照して、本発明の一実施例を詳細に
説明しよう。先ず、この実施例のサンプリング周波数変
換装置によって、第1のサンプリング周波数F1を有す
る第1のデジタル信号(デジタルビデオ信号)のサンプ
リング周波数F、を、k/I1倍(真の変換比)に変換
して、第2のサンプリング周波数F2  C−(k//
りF+ )を有する第2のデジタル信号(デジタルビデ
オ信号)を得るようにした場合である。
Hereinafter, one embodiment of the present invention will be described in detail with reference to FIG. First, the sampling frequency conversion device of this embodiment converts the sampling frequency F of the first digital signal (digital video signal) having the first sampling frequency F1 to k/I1 times (true conversion ratio). Then, the second sampling frequency F2 C-(k//
This is a case in which a second digital signal (digital video signal) having a value F+) is obtained.

(1)は補間回路を示し、これは並列接続されたm間フ
ィルタ(ローパスフィルタ)FLI 〜FLk及びその
各後段に接続されたオンオフスイッチSW、〜SWkか
ら成る間引き回路(2)から構成される。この間引き回
路(2)の各スイッチSW1〜SWkは制御回路(3)
によって選択的にオンに成さしめられる。
(1) shows an interpolation circuit, which is composed of a thinning circuit (2) consisting of parallel-connected m-interval filters (low-pass filters) FLI ~ FLk and on/off switches SW, ~SWk connected to each subsequent stage. . Each switch SW1 to SWk of this thinning circuit (2) is a control circuit (3)
can be selectively turned on by

第1のサンプリング周波数F1 を有する第1のデジタ
ル信号が、入力端子T1から補間フィルタFL、〜FL
kに供給されて、そのサンプリング周波数F1 かに′
倍に変換せしめられる。このサンプリング周波数かに’
 F、のデジタル信号が、間引き回路(2)に供給され
て、そのサンプリング周波数が1/l′に間引かれて、
第3のサンプリング周波数(k’ /7!’ )F+を
有する第3のデジタル信号が得られる。ここで変換比k
I / p Jは、実質変換比で、真の変換比に/Aに
近イ以した簡単な整数比である。
A first digital signal having a first sampling frequency F1 is transmitted from the input terminal T1 to the interpolation filters FL, ~FL.
k, and its sampling frequency F1 is
It will be doubled. This sampling frequency is
The digital signal of F is supplied to the decimation circuit (2), and its sampling frequency is decimated to 1/l',
A third digital signal is obtained having a third sampling frequency (k'/7!') F+. Here, the conversion ratio k
I/pJ is a real conversion ratio, which is a simple integer ratio that is close to /A to the true conversion ratio.

補間回路(1)の間引き回路(2)からの第3のデジタ
ル信号が時間軸補正回路(4)に供給されて、真の変換
比に/βと実質変換比に′/7!′との差分に応じて圧
縮又は伸長されて、第2のサンプリング周波数F2を有
する第2のデジタル信号が出力される。
The third digital signal from the decimation circuit (2) of the interpolation circuit (1) is supplied to the time base correction circuit (4) to give the true conversion ratio /β and the real conversion ratio '/7! A second digital signal having a second sampling frequency F2 is output.

この時間軸補正回路(4)からの第2のデジタル信号は
、同期信号の挿入用のスイッチ回路(6)に供給されて
、同期信号発生回路(5)からの同期信号(水平同期信
号及び垂直同期信号)が挿入される。このスイッチ回路
(6)は、時間軸補正回路(4)及び出力端子T2間に
接続されたオンオフスイッチS W aと、同期信号発
生回路(5)及び出力端子T2間に接続されたオンオフ
スイッチSWbから構成される。このスイッチ回路(6
)は上述の制御回路(3)によって制御される。ここで
、常態では、スイッチSWaはオン、スイッチSWbは
オフであり、時間軸補正回路(4)からの第3のデジタ
ル信号(デジタルビデオ信号)への同期信号挿入期間に
のみ、スイッチS W aがオフ、スイッチSWbがオ
ンと成る。
The second digital signal from the time axis correction circuit (4) is supplied to a switch circuit (6) for inserting a synchronization signal, and the synchronization signal (horizontal synchronization signal and vertical synchronization signal) is inserted. This switch circuit (6) includes an on/off switch SWa connected between the time axis correction circuit (4) and the output terminal T2, and an on/off switch SWb connected between the synchronization signal generation circuit (5) and the output terminal T2. It consists of This switch circuit (6
) is controlled by the above-mentioned control circuit (3). Here, in the normal state, the switch SWa is on and the switch SWb is off, and the switch SWa is turned on only during the period when the synchronization signal is inserted into the third digital signal (digital video signal) from the time axis correction circuit (4). is turned off, and switch SWb is turned on.

次に、具体的数値例について説明する。例えばサンプリ
ング周波数が13.5MHzのデジタルビデオ信号を、
サンプリング周波数がP A L方式の4Fscのデジ
タルビデオ信号に変換する場合について説明する。PA
L方式の場合、13.5MHzは864Fh (但しF
hは水平周波数)に相当し、4Fscは (1135+
1/625)rh(=17.7344MHz)に相当し
、その比率は、864: (1135+1/625) 
−53X54 :29 X17X163である。そこで
、サンプリング周波数が13.5MHzのデジタルビデ
オ信号のサンプリング周波数を、補間回路(1)によっ
て実質変換比21/16倍してサンプリング周波数が1
7.71875MHzのデジタルビデオ信号を得る。こ
のサンプリング周波数が17゜71875MHzのデジ
タルビデオ信号は、第2図へに示す如く、■ライン内に
1134(864x21/16)サンプルが存在するこ
とに成る。
Next, specific numerical examples will be explained. For example, a digital video signal with a sampling frequency of 13.5MHz,
A case will be described in which the sampling frequency is converted to a 4Fsc digital video signal of the PAL system. P.A.
In the case of L method, 13.5MHz is 864Fh (However, F
h corresponds to horizontal frequency), and 4Fsc is (1135+
1/625) rh (=17.7344MHz), and the ratio is 864: (1135+1/625)
-53X54:29X17X163. Therefore, the sampling frequency of a digital video signal with a sampling frequency of 13.5 MHz is multiplied by an effective conversion ratio of 21/16 using the interpolation circuit (1), so that the sampling frequency becomes 1.
7.71875MHz digital video signal is obtained. In this digital video signal with a sampling frequency of 17°71875 MHz, as shown in FIG. 2, there are 1134 (864×21/16) samples in the line (1).

一方、サンプリング周波数が4Fscのデジタルビデオ
信号は、第2図Bに示す如く、■ライン内に1、135
 + 1. / 625サンプル存在することに成る。
On the other hand, for a digital video signal with a sampling frequency of 4Fsc, as shown in Figure 2B, there are 1,135
+1. / There will be 625 samples.

そこで、第2図A、Bに示すように、補間処理されたデ
ジタルビデオ信号をライン毎に時間圧縮し、足りない1
+1/625サンプルに、例えばブランクレベルのよう
な信号を入れれば、サンプリング周波数が17.718
75MH2のデジタルビデオ信号を、サンプリング周波
数が4−Fscのデジタルビデオ信号に変換することが
できる。このときの圧縮比は1134/1135+1/
625で、約0.16%に過ぎない。この場合の4Fs
cは、1 / 2 F vのオフセットを含んで考えた
が、4Fscの場合も同様に考えられる。
Therefore, as shown in Figure 2A and B, the interpolated digital video signal is time-compressed line by line, and the missing 1
If a signal such as a blank level is added to the +1/625 sample, the sampling frequency will be 17.718.
A 75MH2 digital video signal can be converted into a digital video signal with a sampling frequency of 4-Fsc. The compression ratio at this time is 1134/1135+1/
625, which is only about 0.16%. 4Fs in this case
Although c was considered including an offset of 1/2 Fv, the case of 4Fsc can be considered similarly.

次ぎに、例えばサンプリング周波数が13.5M Hz
のデジタルビデオ信号を、サンプリング周波数がPAL
−M方式の4FScのデジタルビデオ信号に変換する場
合について説明する。PAL−M方式の場合、13.5
M)lzは858Fh (但しFhは水平周波数〉に相
当し、4Fscは909Fhに相当し、その比率は、3
03:286である。そこで、サンプリング周波数が1
3.5MHzのデジタルビデオ信号のサンプリング周波
数を、実質的変換比35/33倍して14.、 318
MHzのデジタルビデオ信号を得る。このサンプリング
周波数が14.318MHzのデジタルビデオ信号は、
第2図Cに示す如く、1ライン内に910サンプルが存
在することに成る。一方、サンプリング周波数が4Fs
cのデジタルビデオ信号は、第2図りに示す如く、1ラ
イン内には909ザンプル≠φが存在することに成る。
Next, for example, if the sampling frequency is 13.5 MHz
A digital video signal with a sampling frequency of PAL
A case of converting to a 4FSc digital video signal of the -M system will be explained. In the case of PAL-M method, 13.5
M) lz corresponds to 858Fh (where Fh is the horizontal frequency), 4Fsc corresponds to 909Fh, and the ratio is 3
It is 03:286. Therefore, the sampling frequency is 1
The sampling frequency of the 3.5 MHz digital video signal is multiplied by an effective conversion ratio of 35/33 to 14. , 318
Obtain a MHz digital video signal. This digital video signal with a sampling frequency of 14.318MHz is
As shown in FIG. 2C, there are 910 samples in one line. On the other hand, the sampling frequency is 4Fs
In the digital video signal of c, as shown in the second diagram, there are 909 samples≠φ in one line.

そこで、第2図ABに示すように、補間処理されたデジ
タルビデオ信号をライン毎に時間伸長すれば良い。この
ときの伸長比は、約0.1%に過ぎない。
Therefore, as shown in FIG. 2AB, the interpolated digital video signal may be time-expanded line by line. The elongation ratio at this time is only about 0.1%.

〔発明の効果〕〔Effect of the invention〕

上述せる本発明によれば、第1及び第2のサンプリング
周波数の真の変換比が複雑な整数比になっても、クロッ
ク周波数を高くせずして、小規模な回路をもって、サン
プリング周波数変換を行うことのできるサンプリング周
波数変換装置を得ることができる。
According to the present invention described above, even if the true conversion ratio of the first and second sampling frequencies becomes a complex integer ratio, sampling frequency conversion can be performed using a small-scale circuit without increasing the clock frequency. It is possible to obtain a sampling frequency conversion device that can perform the following steps.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック線図、第2図
はその説明に供する説明図である。 (1)は補間回路、FL、〜FLkは補間フィルタ、(
2)は間引き回路、(4)時間軸補正回路である。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is an explanatory diagram for explaining the same. (1) is an interpolation circuit, FL, ~FLk is an interpolation filter, (
2) is a thinning circuit, and (4) is a time axis correction circuit.

Claims (1)

【特許請求の範囲】 第1のサンプリング周波数を有する第1のデジタル信号
を、第2のサンプリング周波数を有する第2のデジタル
信号に変換するサンプリング周波数変換装置において、 上記第1及び第2のサンプリング周波数間の真の変換比
に近似した実質変換比を以て、上記第1のデジタル信号
を補間して、第3のサンプリング周波数を有する第3の
デジタル信号を得る補間回路と、 上記真の変換比及び上記実質変換比の差分に応じて、上
記第3のデジタル信号を圧縮又は伸長して、上記第2の
デジタル信号を得る時間軸補正回路とを設けたことを特
徴とするサンプリング周波数変換装置。
[Scope of Claims] A sampling frequency conversion device that converts a first digital signal having a first sampling frequency into a second digital signal having a second sampling frequency, wherein the first and second sampling frequencies are an interpolation circuit that interpolates the first digital signal to obtain a third digital signal having a third sampling frequency with a real conversion ratio that approximates the true conversion ratio between the true conversion ratio and the A sampling frequency conversion device comprising: a time axis correction circuit that compresses or expands the third digital signal to obtain the second digital signal according to a difference in actual conversion ratios.
JP61208603A 1986-09-04 1986-09-04 Sampling frequency converter Pending JPS6364489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61208603A JPS6364489A (en) 1986-09-04 1986-09-04 Sampling frequency converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61208603A JPS6364489A (en) 1986-09-04 1986-09-04 Sampling frequency converter

Publications (1)

Publication Number Publication Date
JPS6364489A true JPS6364489A (en) 1988-03-22

Family

ID=16558942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61208603A Pending JPS6364489A (en) 1986-09-04 1986-09-04 Sampling frequency converter

Country Status (1)

Country Link
JP (1) JPS6364489A (en)

Similar Documents

Publication Publication Date Title
US5274372A (en) Sampling rate conversion using polyphase filters with interpolation
US4903019A (en) Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
EP1454482B1 (en) Multiplexed analog-to-digital converter arrangement
JP2661915B2 (en) Vertical video signal filter device
JPS6364489A (en) Sampling frequency converter
US5929905A (en) Imaging apparatus
US4942457A (en) Circuit arrangement for processing video components
JPH0515087B2 (en)
JPH0154914B2 (en)
JPS63294089A (en) Video storage device
JPH01261091A (en) Television receiver
JP2645032B2 (en) Sub-screen processing device
JPH0418887A (en) Still picture transmitting system
JPH03127589A (en) Video chroma signal processing circuit
JP2975623B2 (en) Color component signal converter
JPS63260291A (en) Method and apparatus for converting television signal
JPS6229298A (en) Compression system for color picture signal
JPS6184196A (en) Digital processing of video signal
JPH02134011A (en) Interpolation filter between fields
JPH06197319A (en) Signal processing circuit
JPS59171391A (en) Digital processing circuit of color television signal
JPH03171892A (en) Video chroma signal processing circuit
JPH06327035A (en) Muse/ntsc converter
JPH0222910A (en) Filter device
JPH0646458A (en) Video signal processor