JPS6364435A - Multi-slot access annular transmitter - Google Patents
Multi-slot access annular transmitterInfo
- Publication number
- JPS6364435A JPS6364435A JP20790186A JP20790186A JPS6364435A JP S6364435 A JPS6364435 A JP S6364435A JP 20790186 A JP20790186 A JP 20790186A JP 20790186 A JP20790186 A JP 20790186A JP S6364435 A JPS6364435 A JP S6364435A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- transmission
- data
- reception
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 120
- 230000010365 information processing Effects 0.000 claims abstract description 9
- 238000012546 transfer Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101001052394 Homo sapiens [F-actin]-monooxygenase MICAL1 Proteins 0.000 description 1
- 102100024306 [F-actin]-monooxygenase MICAL1 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は環状伝送装置に係わり、特に伝送フオ−マット
が固定長の時分割スロットで形成されていて、これらス
ロットの任意個数を用いてデータ伝送を実行する環状伝
送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a ring transmission device, and particularly to a ring transmission device in which the transmission format is formed of time-division slots of a fixed length, and an arbitrary number of these slots are used to transmit data. The present invention relates to a ring transmission device that performs transmission.
従来のスロットアクセス型ローカルエリアネットワーク
の伝送装置については、ベルシステムテクニカルジャー
ナル、51巻、6号、1972年。Regarding transmission equipment for conventional slot access local area networks, see Bell System Technical Journal, Volume 51, No. 6, 1972.
第1133頁から第1145頁(THE BELLSY
STEM TECt(NICAL JOURNAL、V
ol、、 51 、 Na 6 。Pages 1133 to 1145 (THE BELLSY
STEM TECt(NICAL JOURNAL, V
ol, 51, Na6.
1972 (ppH33−1145)において論じられ
ている様に、空タイムスロットを捕捉後、宛先や送元ア
ドレス等のヘッド情報を付与してデータ転送をおこなう
構成となっていた。As discussed in 1972 (pp. 33-1145), after capturing an empty time slot, data is transferred by adding head information such as destination and source address.
上記従来技術はスロットヘッダ情報軽減の点について配
慮がされておらず、長いデータ情報を任意の箇所および
数のスロワ1〜で分割送信する場合にも各スロットにヘ
ッダ情報が必要で、効率的な伝送ができないという問題
があった。The above conventional technology does not take into account the reduction of slot header information, and even when long data information is divided and transmitted at an arbitrary location and number of slots, header information is required for each slot, which is not efficient. There was a problem that transmission was not possible.
本発明の目的は」1記の様なケースでスロットへラダ情
報を軽減し、効率的な伝送のできる環状伝送装置を提供
する事にある。An object of the present invention is to provide a ring transmission device that can reduce the amount of ladder information to slots in the case described in item 1 and perform efficient transmission.
」1記目的は、先頭以外のスロットにはヘッダ情報とし
て宛先・送元アドレスを付与せず、かわりに先頭で使用
したスロット番号を表示することにより、達成される。``Objective 1 is achieved by not assigning destination/source addresses as header information to slots other than the first one, and instead displaying the slot number used at the first slot.
受信側はまず先頭スロット内の宛先アドレスによって自
宛の情報と検知したら、このタイムスロット番号を記憶
する様に動作する。それによってチェックにより自宛か
否かを判断できる様になるので、スロットヘッダに宛先
、送元アドレス等のヘッダ情報を毎スロット毎に付す必
要がなくなる。When the receiving side first detects that the information is addressed to itself based on the destination address in the first slot, it operates to store this time slot number. This makes it possible to determine whether the packet is addressed to itself by checking, so there is no need to add header information such as destination and source address to the slot header for each slot.
以下、本発明の一実施例を第1図により説明する。第1
図は本発明を適用した環状伝送システムでの伝送タイム
チャート例で、本発明の特徴を示している。An embodiment of the present invention will be described below with reference to FIG. 1st
The figure is an example of a transmission time chart in a ring transmission system to which the present invention is applied, and illustrates the features of the present invention.
ここで「パケット」とは伝送装置が該装置に接続されて
いる情報処理機器から転送要求される情報単位である。Here, a "packet" is a unit of information that a transmission device is requested to transfer from an information processing device connected to the device.
通常このバケツ1へはデータ部DATAの他に宛先や送
元のアドレス、あるいは誤りチェック等の情報をパケッ
トヘッダ部(PH)として持つ。Usually, in addition to the data part DATA, this bucket 1 has information such as a destination address, a source address, or an error check as a packet header part (PH).
一方スロットアクセス方式を採る環状伝送システムにお
ける伝送路」二の信号はフレームと称される伝送単位が
連続的に周回する様になっている。On the other hand, in a ring transmission system employing a slot access method, the second signal on the transmission line is a transmission unit called a frame that circulates continuously.
伝送フレームは区切りを示すフIノーム同期部FSYN
パケットの転送は複数のタイムスロワ1−を用いておこ
なわれる。The transmission frame has a function synchronization unit FSYN indicating a break.
Packet transfer is performed using a plurality of time throwers 1-.
タイムスロットも空か使用中かを示す情報等を含んだス
ロットヘッダ部T Hと、データ部に大別され、バケツ
1〜情報はデータ部に収容される。The time slot is also roughly divided into a slot header section TH containing information indicating whether it is empty or in use, and a data section, and bucket 1 to information are stored in the data section.
ここでスロット長より長いパケットを転送するケースを
考える。この場合複数のタイムスロットが必要であるが
、図中斜線で示した様な任意の位置での空スロットを用
いたとすると、これらの関連を何らかの手段で指示して
やらねばならない。Let's consider a case where a packet longer than the slot length is transferred. In this case, a plurality of time slots are required, but if empty slots are used at arbitrary positions as indicated by diagonal lines in the figure, the relationship between them must be indicated by some means.
これを解決する為の一般的な方法は、各タイムスロット
のバケツl−ヘシダ部P T−Iに含まれている宛先や
送元アドレス情報を付与してやる事であるが、これでは
スロットの使用効率が悪くなってしまう。なぜならスコ
ツ1〜長は通常数10バイト程度と短かく、これに対し
アドレス情報が]つで2〜6バイトとかなり長く必要な
為である。A general method to solve this problem is to add the destination and source address information contained in the bucket l-hesida part PTI of each time slot, but this does not make the use of slots efficient. becomes worse. This is because the scoot 1~length is usually short, about several 10 bytes, whereas the address information is quite long, 2~6 bytes.
本発明ではこれを軽減する為、スロワi・ヘッダT H
内に、該スロットが先頭、あるいは中間、もしくは最終
で使用された旨の表示と、先頭で使用したタイムスコツ
1一番号、(図中では2番目)を持たせる。前者は2ビ
ツト、後者は数ビット(8ビツト以下)が必要なだけで
、71〜レス情報を持つより少なくて済むのがわかる。In the present invention, in order to reduce this problem, the thrower I/header T H
Inside, there is an indication that the slot was used at the beginning, middle, or end, and the number of the time slot used at the beginning (second in the figure). It can be seen that the former requires only 2 bits, and the latter only a few bits (8 bits or less), which is less than having the 71~res information.
第2図は本発明を適用する環状伝送システムの全体構成
例である。図示する様に工場・ビル・大学キャンパス等
、構内各所に分散設置された各種情報処理装置21〜3
2は各々伝送装置11〜16を介してシステムに加入し
、相互に情報の授受を実行する。伝送装置はピッ1へシ
リアルな伝送線路3によって環状に接続され、リング網
形状を成す。FIG. 2 shows an example of the overall configuration of a ring transmission system to which the present invention is applied. As shown in the figure, various information processing devices 21 to 3 are distributed and installed at various locations within the premises, such as factories, buildings, and university campuses.
2 join the system via transmission devices 11 to 16, respectively, and exchange information with each other. The transmission device is connected to the pin 1 in a ring shape by a serial transmission line 3, forming a ring network.
本図で示したシステムはマルチメディア統合伝送を指向
しており、特性の異なるトラヒックも混在して収容可能
となる様にしている。The system shown in this figure is oriented toward integrated multimedia transmission, and is designed to accommodate a mixture of traffic with different characteristics.
スロットアクセス方式は」−述した伝送システムへの適
用に向いており、長い保留時間で周期的に伝送する事が
求められるITV26やモニタ28゜電話器25,29
.FAX、22.PBX23等には一定の伝送容量のス
ロットを割り当て、継続使用させ、また短かい保留時間
でバースト的に伝送する事が求められる計算機24,3
2.ワークス−ジョン21.下位LA、N経由のパソコ
ン群27゜ファイリング装置30.プリンタ31等に対
しては任意個数の空スロツ1−を共有使用させる事がで
きる。また両トラヒックに対するスロワl〜の割付けも
システムに応じ柔軟に実現できる利点もある。The slot access method is suitable for application to the above-mentioned transmission systems, such as ITV 26, monitor 28° telephones 25, 29, which require periodic transmission with long holding times.
.. FAX, 22. Computers 24 and 3 that are required to allocate slots with a certain transmission capacity to PBX 23, use them continuously, and transmit in bursts with short hold times.
2. Works John 21. PC group 27° filing device 30. via lower LA, N. Any number of empty slots 1- can be shared by printers 31 and the like. Another advantage is that the allocation of the slowers l~ to both types of traffic can be flexibly realized depending on the system.
第3図はタイムスロットフォーマット例で、フレーム内
のタイムスロットは全て同一とする。FIG. 3 shows an example of a time slot format, in which all time slots within a frame are the same.
ヘッダ部は次の3種の情報で形成される。The header section is formed of the following three types of information.
1)フリー/ビジービット(F/B) 本スロットが空か占有中かの指示。1) Free/Busy Bit (F/B) Indication of whether this slot is empty or occupied.
2)先頭スロット番号(FSN)
パケットの先頭部を送信するのに用いたタイムスロット
番号の指示。2) First slot number (FSN) Indicates the time slot number used to transmit the first part of the packet.
3)スコツ1−タイプ(TYP)
データ部に入る情報がバケツ1への先頭が中間か最終か
もしくは単一(先頭でかつ最終)であるかを指示。3) Scot 1 - Type (TYP) The information entered in the data section indicates whether the head to bucket 1 is intermediate, final, or single (first and final).
またデータ部は上記スロットタイプに応して図示する4
種となる。ここで各項目は以下の通り。In addition, the data section is 4 shown in the diagram according to the above slot type.
Becomes a seed. Each item is as follows.
1)宛先アドレス(DA) 本バケツ1へを受信すべき相手のアドレス。1) Destination address (DA) The address of the person who should receive messages to this bucket 1.
2)送元アドレス(SA) 本パケットを送信する伝送装置のアドレス。2) Source address (SA) Address of the transmission device that sends this packet.
3)データ長(LN G ) 本パケットデータ部の長さ。3) Data length (LN G) Length of this packet data part.
4)データ情報(DATA) 本パケットデータ部の内容。4) Data information (DATA) Contents of this packet data section.
5)誤りチェック(Fe2) 本パケット内での伝送誤りチェックコード。5) Error check (Fe2) Transmission error check code in this packet.
本図で示す通り、D A 、 S A 、L N G
、 F CS等のパケットヘッダ情報P Hは本パケッ
トを複数のタイムスロットにより分割送信する場合でも
各スロットに付与する必要がない。As shown in this diagram, D A , S A , L N G
, FCS, etc., does not need to be added to each slot even when this packet is divided and transmitted using a plurality of time slots.
複数の伝送装置が同時に送信をおこなっている場合の先
頭スロット番号(F S N)のユニーク性は本例のご
とく、送信完了まで先頭で使用したスロットを占有し続
ける事で保証される。もしくはヘッダ部にさらに]−ビ
ットのリザーブピッ1−を設け、該先頭使用のタイムス
ロワ1−を送信完了までは、他伝送装置が先頭あるいは
単一で使用する事を禁止する様にすればよい。When a plurality of transmission devices are transmitting simultaneously, the uniqueness of the first slot number (F S N) is guaranteed by continuing to occupy the slot used at the beginning until the transmission is completed, as in this example. Alternatively, a reserve pin 1- bit may be further provided in the header section to prohibit other transmission devices from using the time thrower 1- used at the beginning at the beginning or only until transmission is completed.
第4図は環状伝送装置のハードウェア構成例である。伝
送装置11は伝送線路3に対応して次の機能より構成さ
れる回線部]1]を有する。FIG. 4 shows an example of the hardware configuration of the ring transmission device. The transmission device 11 has a line section [1] which corresponds to the transmission line 3 and includes the following functions.
1)受信器(l l 11)
回線信号をディジタル信号に変換するもので、信号の増
幅、ビットタイミング生成、ディジタル信号再生、復調
等の機能を持つ。この他伝送線路が先糸の場合光/電気
変換機能も持つ。1) Receiver (l l 11) This converts line signals into digital signals, and has functions such as signal amplification, bit timing generation, digital signal reproduction, and demodulation. In addition, if the transmission line is a lead wire, it also has an optical/electrical conversion function.
2)送信器(1112)
ディジタル信号を回線信号に変換するもので、受信器と
逆の変調、信号ドライブ、電気/光変換等の機能がある
。2) Transmitter (1112) This converts digital signals into line signals, and has functions such as reverse modulation, signal drive, and electrical/optical conversion.
3)フレーム制御部(111,3)
複数タイムスロットより成る伝送フレームの生成・調整
・検知等の機能を持つ。3) Frame control unit (111, 3) Has functions such as generation, adjustment, and detection of transmission frames consisting of multiple time slots.
4)スロットタイミング生成部(1]、i4)受信器1
111、フレーム制御部]−113よりタイミングの供
給を受けて、アクセス制御部1に対して各種スロットタ
イミングの指示をおこなう。4) Slot timing generator (1), i4) Receiver 1
111, frame control unit]-113, and instructs the access control unit 1 regarding various slot timings.
5)回線マルチプレクサ(111−5)伝送装置から出
力するデータ経路の切替をおこなう。選択はアクセス制
御部1より指示され、受信データの中継、スロットヘッ
ダ情報、スコツ1〜データ情報のいずれかを選ぶ。5) Line multiplexer (111-5) Switches the data path output from the transmission device. The selection is instructed by the access control unit 1, and one of the received data relay, slot header information, and Scot 1 to data information is selected.
(1])
この他タイムスロツ1〜によりデータ送受信を制御する
アクセス制御部]、受信データを格納しておく受信デー
タバッファ部112.送信データを格納しておく送信デ
ータバッファ部113.送受のデータバッファ部と機器
対応部」−15間の情報の転送を制御する伝送コントロ
ーラ、接続機器と本伝送装置間のインターフェースを制
御する機器対応部115が構成要素となる。なおアクセ
ス制御部1は送信時のタイムスロットアクセスを制御す
る送信アクセス制御部4と、受信時のタイムスロットア
クセスを制御する受信アクセス制御部6に大別される。(1) In addition, an access control unit that controls data transmission and reception using time slots 1 to 1], a reception data buffer unit 112 that stores received data. A transmission data buffer section 113 for storing transmission data. The components include a transmission controller that controls the transfer of information between the transmitting/receiving data buffer section and the device correspondence section 15, and a device correspondence section 115 that controls the interface between the connected device and this transmission device. The access control section 1 is roughly divided into a transmission access control section 4 that controls time slot access during transmission, and a reception access control section 6 that controls time slot access during reception.
次に本伝送装置の送信動作について説明する。Next, the transmission operation of this transmission device will be explained.
接続機器(情報処理機器)2]、、32からの送信パケ
ットは伝送コン1−ローラ1]−4の制御のもと、機器
対応部115を経由して、送信データバッファ部1]3
に格納される。Transmission packets from the connected devices (information processing devices) 2], 32 are sent to the transmission data buffer unit 1], 3 via the device support unit 115 under the control of the transmission controller 1-roller 1]-4.
is stored in
送信データバッファ部1−13は送信アクセス制御部4
に対して送信起動5REQを出す。これを受けた送信ア
クセス制御部4では、送信可能なスロットを検出し、こ
れを用いてバケツ1−の伝送をおこなう。The transmission data buffer section 1-13 is the transmission access control section 4.
A transmission activation 5REQ is issued for. Upon receiving this, the transmission access control unit 4 detects a slot in which transmission is possible, and uses this to perform transmission of bucket 1-.
送信可能なスロットとは「空」表示のスロットと自送用
てリング−巡後のスロットである。Slots that can be transmitted are slots that are displayed as ``empty'' and slots that have been used for self-transmission and after ring cycling.
またパケット伝送の具体的方法は送信アクセス制御部4
よりスロットヘッダ情報STHを出し、続いて送信デー
タバッファ部1−13より送信タイミングSTIMによ
って送信データSDを出させる。In addition, the specific method of packet transmission is
Slot header information STH is output from the transmit data buffer section 1-13, and then transmit data SD is output from the transmit data buffer section 1-13 at the transmit timing STIM.
これらの情報の回線への送出は、選択信号MSELによ
り回線マルチプレクサ1】5を制御しておこなう。Sending of this information to the line is performed by controlling the line multiplexers 1 to 5 using the selection signal MSEL.
スロットタイミング生成部1114より受けるタイミン
グ情報には次のものがある。The timing information received from the slot timing generation unit 1114 includes the following.
〕、)〕タイムスロツ1一番号カウンI−値T S N
)2)スロットヘッダ指示タイミング(SHT)3)ス
ロット境界指示タイミング (SLT)4)バイトタイ
ミング (BYT)これらによって上記機
能を達成してゆく。],)]Time slot 1 number counter I-value T S N
) 2) Slot header indication timing (SHT) 3) Slot boundary indication timing (SLT) 4) Byte timing (BYT) The above functions are achieved by these.
最終スロットか否かの指示は送信データバッフ(]3)
ア部113より最終指示S L S Tで送信アクセス
制御部4に伝えられる。The instruction as to whether or not this is the final slot is transmitted from the transmission data buffer (]3) section 113 to the transmission access control section 4 as a final instruction S LST.
送信が終了した後、送信アクセス制御部4は自送用てリ
ングを一巡したスロットの占有解放をおこなう。After the transmission is completed, the transmission access control unit 4 releases the slots that have gone around the ring for self-transmission.
一方パケットの受信動作は次の様に実行されてゆく。On the other hand, the packet reception operation is executed as follows.
受信データ送受信より自宛のスロワ1〜を検知した受信
アクセス制御部6は受信データバッファ部1]2に対し
て受信起動RREQによりデータ受信の開始を通知する
。受信タイミングRTIMおよび最終指示RT、 S
Tも受信データバッファ部112に供給される。The reception access control unit 6 detects the self-addressed slave 1 through reception of the reception data, and notifies the reception data buffer unit 1]2 of the start of data reception by a reception activation RREQ. Reception timing RTIM and final instruction RT, S
T is also supplied to the reception data buffer section 112.
受信データバッファ部112に格納された受信パケット
は伝送コントローラ114の制御の下、機器対応部11
5を経由して該当する接続機器に転送される。The received packets stored in the received data buffer section 112 are transferred to the device handling section 11 under the control of the transmission controller 114.
5 to the corresponding connected device.
第5図は送信アクセス制御部4のさらに詳細なハードウ
ェア構成である。本回路は次の各手段で構成されている
。FIG. 5 shows a more detailed hardware configuration of the transmission access control section 4. This circuit consists of the following means.
1)受信データRD中より送信に使える空スロットを判
断する手段。1) Means for determining empty slots that can be used for transmission from received data RD.
2)上記空タイムスロットに代って新たなスロットヘッ
ダに書き換える手段。なおこのスロットヘッダには、ビ
ジー表示と、最初・中間・最終もしくは単一タイプの表
示と、最初に使用したスロット番号なる情報が含まれる
。2) Means for rewriting a new slot header in place of the empty time slot. Note that this slot header includes information such as a busy indication, an indication of first, intermediate, final or single type, and the slot number used first.
3)送信データバッファ部に対して送出タイミングを供
給する手段。3) Means for supplying sending timing to the sending data buffer unit.
4)送信終了後、リングを一巡した自送量のタイムスロ
ットを解放する手段。4) After the transmission is completed, a means for releasing the time slot corresponding to the amount of self-transmission that has completed one round of the ring.
以下に各々の詳細構成を説明したゆく。The detailed configuration of each will be explained below.
1)の空タイムスロツト検知手段は、受信データRD中
のスロットヘッダ部をデコーダ49で検定しフリー表示
のスロットヘッダを探索する事、およびコンパレータ6
7によって先頭スコツ1〜番号を記憶しているレジスタ
45の内容と受信データR,D中のスロットヘッダ内先
頭スロット番号との一致を調べ、自送量てリングを一巡
したスロットを探索する事で実現している。1) The empty time slot detection means verifies the slot header part in the received data RD with the decoder 49 and searches for a free display slot header, and the comparator 6
7, it is checked whether the content of the register 45 that stores the leading slot numbers 1 to 1 matches the leading slot number in the slot header in the received data R and D, and the slot that has gone around the ring based on the self-transfer amount is searched. It has been realized.
2)のスロットヘッダ書換え手段は、さらに以下の詳細
手段の集合で構成されている。The slot header rewriting means 2) is further comprised of the following detailed means.
a)スロットタイプを生成する手段。a) Means for generating slot types.
b)先頭スロット番号生成手段。b) Leading slot number generation means.
C)回線マルチプレクサに対する選択信号を生成する手
段。C) means for generating selection signals for the line multiplexer.
a)についてはカウンタ50とデコーダ46゜47、フ
リップフロップ56.アンドゲート58゜59.63、
オアゲート65.66が関連する。Regarding a), a counter 50, a decoder 46.47, a flip-flop 56. And gate 58°59.63,
ORGATE 65.66 is relevant.
フリップフロップ56は送信要求の有無を記憶しておく
もので送信データバッファ部113よりの送信起動5R
EQによりセットされ、最終指示5LSTでリセツ1へ
される。The flip-flop 56 is for storing the presence or absence of a transmission request, and is used to store transmission activation 5R from the transmission data buffer unit 113.
It is set by EQ and reset to 1 by final instruction 5LST.
カウンタ50は最終指示5LSTを入力データとし、送
信起動5REQをセット信号とするもので、その出力が
ビジースロットヘッダパターンレジスタ43に供給され
ている。カウンタ50の値は送信パケットが複数スロッ
トで構成される時は0.0が、そうでない時は1,1の
値が各々入力される。前者はスロットタイプの先頭、後
者は単−を示している。デコーダ46.47は各々先頭
である事(0,0) 、先頭もしくは中間(O,X、)
なる事を検知しており、アンドゲート58,59゜63
、オアデー1〜65.66との紹合せにより、先頭スロ
ットを送信した時と、最終のタイムスロット送信する際
に各々+1される様動作する。The counter 50 uses the final instruction 5LST as input data and the transmission start 5REQ as a set signal, and its output is supplied to the busy slot header pattern register 43. The value of the counter 50 is 0.0 when the transmission packet is composed of a plurality of slots, and otherwise the values of 1 and 1 are respectively input. The former indicates the beginning of the slot type, and the latter indicates single. Decoders 46 and 47 must be at the beginning (0, 0), beginning or middle (O, X,), respectively.
And gate 58, 59゜63
, orday 1 to 65.66, it operates so that +1 is added when transmitting the first slot and when transmitting the last time slot.
b)についてはマルチプレクサ41.フリップフロップ
57.レジスタ45で構成される。フリップフロップ5
7は最初のタイムスロット送出か否かの状態を区別する
為のもので、送信起動5REQをセット入力とし、先頭
スロットの送出に成功したというアントゲ−1〜58出
力をリセット入力としている。本フリップフロップの出
力はマルチプレクサ41の選択信号となっており、最初
のタイムスロット送出時の先頭スロット番号として、ス
ロットタイミング生成部1114からのタイムスロット
番号カウント出力TSNを選択させ、それ以降のスロッ
ト送出時には、先頭スロット番号記憶レジスタ45側を
選択させる様にする。For b) multiplexer 41. flip flop57. It is composed of a register 45. flip flop 5
Reference numeral 7 is for distinguishing the status of whether or not the first time slot is being transmitted.The transmission activation 5REQ is used as a set input, and the output of Antogames 1 to 58 indicating that the first slot has been successfully transmitted is used as a reset input. The output of this flip-flop serves as a selection signal for the multiplexer 41, which selects the time slot number count output TSN from the slot timing generation unit 1114 as the first slot number when transmitting the first time slot, and transmits the subsequent slots. Sometimes, the first slot number storage register 45 side is selected.
先頭スロット番号記憶レジスタ45には、最初に使用し
たタイムスロットの番号が記憶される様アンドゲート5
8出力でTSNがセラ1〜される。The first slot number storage register 45 includes an AND gate 5 so that the number of the first time slot used is stored.
With 8 outputs, TSN is set to 1~.
C)についてはフリップフロップ53,54゜55、オ
アゲート64が関連する。Regarding C), flip-flops 53, 54, 55 and an OR gate 64 are involved.
フリップフロップ53はデー・夕を送出するタイムスロ
ットである事を記憶しておく為のもので、アンドゲート
63出力をセット入力とし、これをスロットデータ送出
開始時にフリップフロップ55の出力でリセットする。The flip-flop 53 is used to remember that this is a time slot for transmitting data and evening data, and the output of the AND gate 63 is used as a set input, which is reset by the output of the flip-flop 55 when slot data transmission starts.
フリップフロップ54はスロットへツタ送出期間を指示
する為のもので、オアゲート64の出力すなわちスロッ
トヘッダ送出要求セラ1へ入力とし、スロットへラダ送
出完了でクリアする。The flip-flop 54 is used to instruct the period for sending out the ivy to the slot, and is input to the output of the OR gate 64, that is, the slot header sending request cell 1, and is cleared when the sending of the ladder to the slot is completed.
フリップフロップ55はスロワ1−データ送出期間を指
示する為のもので、スロットへラダ送出完了時にフリッ
プフロップ53の出力がオンしているスロットデータ送
出時にセットされる。リセットはスロットの区切りを示
すスロツ1〜タイミングSLTによる。The flip-flop 55 is for instructing the thrower 1 data transmission period, and is set at the time of slot data transmission when the output of the flip-flop 53 is on when the ladder transmission to the slot is completed. The reset is based on slot 1 to timing SLT indicating slot divisions.
両フリップフロップ54.55の出力が回線マルチプレ
クサ1115に対する選択信号MSELとなる。The outputs of both flip-flops 54 and 55 become the selection signal MSEL for the line multiplexer 1115.
3)の送出タイミングはフリップフロップ55の出力と
バイトタイミングBYTをアンドゲート62で論理積を
とる事で作成できる。これが送信データバッファ部11
3に対する送信タイミングSTIMである。The sending timing 3) can be created by logically ANDing the output of the flip-flop 55 and the byte timing BYT using an AND gate 62. This is the transmission data buffer section 11
This is the transmission timing STIM for 3.
4)の占有スロット解放はレジスタ42.デコーダ48
.レジスタ44.コンパレータ51.フリップフロップ
52.アンドゲート60,61で実現されている。4) The occupied slot is released in register 42. Decoder 48
.. Register 44. Comparator 51. Flip-flop52. This is realized by AND gates 60 and 61.
レジスタ42は空スロツトヘッダパターンを格納しであ
る。Register 42 stores the empty slot header pattern.
デコーダ48はスロットタイプ生成用カウンタ50の出
力が最終である事を検知する。The decoder 48 detects that the output of the slot type generation counter 50 is the final one.
アンドゲート60は最終スロット送出の条件を作成して
、これをレジスタ44に伝える。The AND gate 60 creates a condition for sending the final slot and transmits it to the register 44.
レジスタ44は最終スロット送出に用いたスロット番号
を記憶しておく為に用いられる。The register 44 is used to store the slot number used for sending out the final slot.
コンパレータ51はレジスタ44で記憶したスロットが
再び巡回してきた事を検知する為のものである。The comparator 51 is for detecting that the slot stored in the register 44 has circulated again.
フリップフロップ52は一巡スロット消去の期間を指示
する為のもので、最終スロット送出時にセットされ、コ
ンパレータ51からの一致検出出力でリセットされる。The flip-flop 52 is used to indicate the period of one round slot erasure, is set when the final slot is sent out, and is reset by the coincidence detection output from the comparator 51.
アンドゲート61はフリップフロップ52とコンパレー
タ67の各出力から自送出の一巡スロット検知を実行す
る。この結果はオアゲート64゜フリップフロップ54
を介して回線マルチプレクサ1115に対してスロット
ヘッダの送出を選択させる。The AND gate 61 performs self-sending one round slot detection from each output of the flip-flop 52 and the comparator 67. This result is an or gate 64° flip-flop 54
via which the line multiplexer 1115 selects slot header transmission.
マルチプレクサ40はレジスタ42の内容とレジスタ4
3の内容のどちらかを選択送出する為のもので、−巡消
去の場合はアンドゲート63より指示がないのでレジス
タ42側を選ぶ。Multiplexer 40 combines the contents of register 42 with register 4.
This is for selectively sending out one of the contents of 3. In the case of - cycle erasure, there is no instruction from the AND gate 63, so the register 42 side is selected.
第6図は受信アクセス制御部6のさらに詳細なハードウ
ェア構成である。本回路は次の手段で構成される。FIG. 6 shows a more detailed hardware configuration of the reception access control section 6. This circuit consists of the following means.
1)自宛スロットを判断する。1) Determine the self-destination slot.
2)受信データバッファ部112に対して受信タイミン
グを供給する。2) Supplying the reception timing to the reception data buffer section 112.
ここで1)はさらに次の様に細分される。Here, 1) is further subdivided as follows.
a)ビジーで、最初もしくは単一タイプのスロットで、
かつ自宛の宛先アドレスを有している事の検知。a) busy and in the first or single type slot;
Detection that it also has its own destination address.
b)ビジーで、記憶したのと同一の先頭スロット番号表
示のあるスロットの検知。b) Detection of a busy slot with the same leading slot number display as memorized.
以下に各々の詳細構成を説明してゆく。The detailed configuration of each will be explained below.
1−a)はデコーダ(ラッチ機能付)72.コンパレー
タ74.フリップフロップ75.アンドスロットのタイ
プが単一か先頭か最終かを検定する。1-a) is a decoder (with latch function) 72. Comparator 74. flip flop75. Tests whether the type of AND slot is single, initial, or final.
コンパレータ74は先頭もしくは単一タイプのスロット
について、宛先アドレスが自宛か否かを検定する。The comparator 74 verifies whether or not the destination address of the first slot or a single type slot is addressed to itself.
ブリップフロップ75は先頭スロットを受信した事を記
憶する為のもので、アンドゲート79出力すなわち受信
中でない時に自宛の先頭スロットを受信した旨の信号で
セットされ、アンドゲート80出力、すなわち最終スロ
ットを検知した事でリセットされる。The flip-flop 75 is for storing that the first slot has been received, and is set by the AND gate 79 output, that is, the signal indicating that the first slot addressed to itself has been received when it is not receiving, and the AND gate 80 output, that is, the last slot. It is reset when it is detected.
アンドゲート79は上述した通りで、81は単一スロッ
トの検知を指示する。The AND gate 79 is as described above, and 81 instructs detection of a single slot.
1−b)はバッファ71.コンパレータ73゜アンドゲ
ート78,80等により実現される。1-b) is the buffer 71. This is realized by a comparator 73 and gates 78 and 80.
バッファ71は自宛先頭スロットのタイムスロット番号
を記憶しておく為のもので、アンドゲート79出力によ
り固定化を指示される。The buffer 71 is for storing the time slot number of the first slot addressed to itself, and is instructed to be fixed by the output of the AND gate 79.
)ンパレータ73は受信スロットのヘッダ部にY記した
バッファ71に記憶しているのと同一のスロット番号が
あるか否かを検定する為にある。) The comparator 73 is provided to verify whether there is a slot number that is the same as that stored in the buffer 71 marked with Y in the header of the received slot.
アンドゲート78では先頭以降の自宛スロット検知を指
示する。The AND gate 78 instructs to detect slots addressed to itself after the beginning.
アンドゲート80は特に自宛の最終スロット受信を指示
する。The AND gate 80 specifically instructs reception of the final slot addressed to itself.
2)はフリップフロップ76、アンドゲート77、オア
ゲート82,83.84等で構成されるフリップフロッ
プ76は自宛スロット期間を指示する為に設けられてお
り、オアゲート84出力すなわち自宛のスロットを検知
した際にセラl−され、それが1タイムスロット間継続
する様にしている。2) The flip-flop 76, which is composed of a flip-flop 76, an AND gate 77, OR gates 82, 83, 84, etc., is provided to indicate the period of the slot addressed to itself, and detects the output of the OR gate 84, that is, the slot addressed to itself. When this occurs, a cell is activated and this continues for one time slot.
アンドゲート77は受信データバッファ部112に対し
受信タイミングRTIMを渡す。The AND gate 77 passes the reception timing RTIM to the reception data buffer section 112.
オアゲート83.82は同じく受信データバッファ部1
12に対し、各々受信要求RREQ、終了指示RLST
を渡す。The OR gates 83 and 82 are also the receive data buffer section 1.
12, respectively, a reception request RREQ and an end instruction RLST.
give.
本発明によれば、長いデータを任意の箇所および数のス
ロットで分割送信する場合でも先頭以外のスロットには
行先・送元のアドレス情報等が不要となり、効率的に伝
送ができる効果がある。According to the present invention, even when long data is divided and transmitted at arbitrary locations and number of slots, there is no need for destination/source address information, etc. in slots other than the first, resulting in efficient transmission.
第1図は本発明の一実施例による伝送フォーマット図、
第2図は環状伝送システムの全体構成例、第3図はタイ
ムスロットフォーマット例、第4図は環状伝送装置のハ
ードウェア構成例、第5図は送信アクセス制御部のハー
ドウェア構成例、第6図は受信アクセス制御部のハード
ウェア構成図である。
1.3・・・伝送線路、11〜16・・・伝送装置、2
1〜32・・・情報処理装置、111・・・回線部、1
111・・・受信機、1112・・送信機、1113・
・・フレーム制御部、1114・・・スロットタイミン
グ生成部、1115・・・回線マルチプレクサ、112
・・・受信データバッファ部、113・・・送信データ
バッファ部、114・・・伝送コントローラ、115・
・・機器対応部、1・・・アクセス制御部、4・・・送
信アクセス制御部、7・・・受信アクセス制御部、40
.41・・・マルチプレクサ、42,43.45・・・
レジスタ、46゜47.48.49・・デコーダ、50
・・・カウンタ、51.67・・・コンパレータ、52
,53,54゜55.56,57・・・フリップフロッ
プ、58゜59.60,61,62,63・・・アンド
ゲート、64.65・・・オアゲート、71・・・バッ
ファ、72・・・デコーダ、73.74・・・コンパレ
ータ、75゜76・・フリップフロップ、77.78,
79゜80.81・・・アンドゲート、82,83,8
4・・・オアゲート。FIG. 1 is a transmission format diagram according to an embodiment of the present invention;
Figure 2 is an example of the overall configuration of a circular transmission system, Figure 3 is an example of a time slot format, Figure 4 is an example of the hardware configuration of a circular transmission device, Figure 5 is an example of the hardware configuration of the transmission access control section, and Figure 6 is The figure is a hardware configuration diagram of the reception access control section. 1.3...Transmission line, 11-16...Transmission device, 2
1 to 32... Information processing device, 111... Line section, 1
111...Receiver, 1112...Transmitter, 1113...
...Frame control unit, 1114...Slot timing generation unit, 1115...Line multiplexer, 112
... Reception data buffer section, 113 ... Transmission data buffer section, 114 ... Transmission controller, 115.
... device support section, 1 ... access control section, 4 ... transmission access control section, 7 ... reception access control section, 40
.. 41...Multiplexer, 42, 43.45...
Register, 46°47.48.49...Decoder, 50
... Counter, 51.67 ... Comparator, 52
,53,54゜55.56,57...Flip-flop, 58゜59.60,61,62,63...And gate, 64.65...Or gate, 71...Buffer, 72...・Decoder, 73.74...Comparator, 75°76...Flip-flop, 77.78,
79°80.81...and gate, 82,83,8
4...or gate.
Claims (1)
システムを形式し、少なくとも一台の伝送装置は、複数
のタイムスロットからなる伝送単位で構成される伝送フ
レームを繰返し生成し、各伝送装置は、収容された情報
処理機器から転送されたデータをフレーム内の任意の空
スロットを検知して、これにアドレスを含むヘッダ情報
を付加して送信し、受信したスロット内のアドレスより
自宛を判断後、該スロット内のデータを受信し、これを
対応する情報処理機器に転送する環状伝送装置において
、伝送タイムスロットは、各送信スロットがヘッダ情報
を含むか否かの指示を付す手段と、同一送元からのタイ
ロスロットなる事を指示する手段を有し、特定のタイム
スロットのみがヘッダ情報を含むようにしたことを特徴
とするマルチスロットアクセス環状伝送装置。 2、特許請求の範囲第1項記載の、ヘッダ情報を含むか
否かを指示する手段は、当該タイムスロットが使用中な
る事を示すビジー表示および当該タイムスロットが送出
すべきデータの最初、中間、最終もしくは単一であるこ
とを示すタイプ表示とで構成されることを特徴とするマ
ルチスロットアクセス環状伝送装置。 3、特許請求の範囲第1項において、同一送元からのタ
イムスロットである事を指示する手段は、最初に使用し
たタイムスロットのスロット番号とする事を特徴とする
マルチスロットアクセス環状伝送装置。 4、特許請求の範囲第3項において、タイムスロット番
号は伝送フレームの先頭から数えたタイムスロットの順
番とする事を特徴とするマルチスロットアクセス環状伝
送装置。 5、複数の伝送装置が環状伝送路に接続されて環状伝送
システムを形成し、少なくとも一台の伝送装置は、複数
のタイムスロットからなる伝送単位で構成される伝送フ
レームを繰返し生成し、各伝送装置は収容された情報処
理機器から転送されたデータをフレーム内の任意の空ス
ロットを検知して、これにアドレスを含むヘッダ情報を
付加して送信し、受信したスロット内のアドレスより自
宛を判断後、該スロット内のデータを受信し、これを対
応する情報処理機器に転送する環状伝送装置の伝送方法
、任意長の送信フレーム情報は、各々スロットヘッダが
付加された固定長の複数ブロックに分割されて送信され
、各スロットヘッダには、ブロックの先頭、中間、最終
表示と先頭ブロック送出時に用いたスロット番号が付加
され、該送信フレーム情報を受信すべき伝送装置は、該
先頭表示とスロット内アドレスより受信開始を判断し、
以後スロット番号により受信判断を行うようにしたこと
を特徴とするマルチスロットアクセス環状伝送方法。[Claims] 1. A plurality of transmission devices are connected to a ring transmission line to form a ring transmission system, and at least one transmission device transmits a transmission frame consisting of a transmission unit consisting of a plurality of time slots. Each transmission device detects any empty slot in the frame, adds header information including an address to the data transferred from the accommodated information processing equipment, transmits it, and sends it to the received slot. In a circular transmission device that determines the destination from the address in the slot, receives the data in the slot, and transfers it to the corresponding information processing device, the transmission time slot determines whether or not each transmission slot includes header information. 1. A multi-slot access circular transmission device, characterized in that the multi-slot access circular transmission device has means for giving an indication that the time slots are from the same source, and means for indicating that the time slots are from the same source, and that only specific time slots include header information. 2. The means for instructing whether header information is included or not, as set forth in claim 1, includes a busy display indicating that the time slot is in use, and the beginning and middle of the data to be sent by the time slot. , and a type indication indicating final or single type. 3. The multi-slot access circular transmission device according to claim 1, wherein the means for indicating that the time slots are from the same source is the slot number of the first time slot used. 4. The multi-slot access circular transmission device according to claim 3, wherein the time slot numbers are in the order of time slots counted from the beginning of the transmission frame. 5. A plurality of transmission devices are connected to a ring transmission path to form a ring transmission system, and at least one transmission device repeatedly generates a transmission frame consisting of a transmission unit consisting of a plurality of time slots, and each transmission The device detects any empty slot in the frame of the data transferred from the information processing equipment it accommodates, adds header information including an address to it, and sends it, and uses the address in the received slot to identify its own address. After the determination, the transmission method of the ring transmission device that receives the data in the slot and transfers it to the corresponding information processing equipment, the transmission frame information of arbitrary length is divided into multiple blocks of fixed length each with a slot header added. It is divided and transmitted, and each slot header has the beginning, middle, and final indications of the block and the slot number used when transmitting the first block, and the transmission device that should receive the transmitted frame information has the beginning indication and the slot number. The start of reception is determined from the address in
A multi-slot access circular transmission method characterized in that subsequent reception decisions are made based on slot numbers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20790186A JPS6364435A (en) | 1986-09-05 | 1986-09-05 | Multi-slot access annular transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20790186A JPS6364435A (en) | 1986-09-05 | 1986-09-05 | Multi-slot access annular transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6364435A true JPS6364435A (en) | 1988-03-22 |
JPH0567100B2 JPH0567100B2 (en) | 1993-09-24 |
Family
ID=16547449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20790186A Granted JPS6364435A (en) | 1986-09-05 | 1986-09-05 | Multi-slot access annular transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6364435A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147575A (en) * | 1992-11-04 | 1995-06-06 | Internatl Business Mach Corp <Ibm> | Method for releasing time slot |
JP2011211718A (en) * | 2000-01-14 | 2011-10-20 | Ericsson Ab | Data communication method in communication system |
-
1986
- 1986-09-05 JP JP20790186A patent/JPS6364435A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147575A (en) * | 1992-11-04 | 1995-06-06 | Internatl Business Mach Corp <Ibm> | Method for releasing time slot |
JP2011211718A (en) * | 2000-01-14 | 2011-10-20 | Ericsson Ab | Data communication method in communication system |
Also Published As
Publication number | Publication date |
---|---|
JPH0567100B2 (en) | 1993-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4482999A (en) | Method of transmitting information between stations attached to a _unidirectional transmission ring | |
US3985962A (en) | Method of information transmission with priority scheme in a time-division multiplex communication system comprising a loop line | |
US4002842A (en) | Time multiplex loop telecommunication system | |
US4688170A (en) | Communications network for communicating with computers provided with disparate protocols | |
US4731784A (en) | Communication system comprising overlayed multiple-access transmission networks | |
EP0462349B1 (en) | Broadband ring communication system and access control method | |
US4049906A (en) | Message network for the transmission of digital telegrams with an address consisting of routing words | |
US4907220A (en) | Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system | |
US5210750A (en) | Method and apparatus for distributed queue multiple access in a communication system | |
US4238851A (en) | Packet transmission system | |
JPH0667019B2 (en) | Switch control system | |
JPS61290838A (en) | Telecommunication exchange | |
US4419751A (en) | Multiport modem and the use thereof in a method and a system for testing a multilevel communication network | |
JP2717112B2 (en) | Dual port timing controller | |
JPH0630511B2 (en) | Ring transmission system with variable station order | |
US4839887A (en) | Node apparatus for communication network having multi-conjunction architecture | |
EP0299749A2 (en) | Multi-slot access system | |
US4718062A (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
GB2181927A (en) | Serial data communication system | |
US5197065A (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
JPH03132123A (en) | Complementary communication device of non-connetion mode of non-synchronous time division circuit net | |
JPS6364435A (en) | Multi-slot access annular transmitter | |
CA1270960A (en) | Non coded information and companion data switching mechanism | |
JPS63258140A (en) | General purpose asynchronous receiver-transmitter | |
CA1222310A (en) | Pcm supervision data reformatting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |