JPS6359218A - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPS6359218A JPS6359218A JP20353186A JP20353186A JPS6359218A JP S6359218 A JPS6359218 A JP S6359218A JP 20353186 A JP20353186 A JP 20353186A JP 20353186 A JP20353186 A JP 20353186A JP S6359218 A JPS6359218 A JP S6359218A
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- output
- analog
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、蛍光燈等のように点灯後に輝度が上昇する光
源を使用したイメージ・センサ(ライン・センナ)読み
取り装置におけるアナログ・ディジタル変換゛器の利得
制御回路に関するものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to analog-to-digital conversion in an image sensor (line sensor) reading device that uses a light source whose brightness increases after being turned on, such as a fluorescent light. This relates to the gain control circuit of the device.
〈従来の技術〉
蛍光で等を光源としたイメージ・センサ(ライン・セン
サ)のアナログ出力をディジタル変換する場合、アナロ
グ・ディジタル変換器にリファレンス電圧を与え、この
リファレンス電圧の示す電圧範囲をフルスケールとして
アナログ・ディジタル変換を行なう。<Conventional technology> When converting the analog output of an image sensor (line sensor) using fluorescent light as a light source, a reference voltage is applied to the analog-to-digital converter, and the voltage range indicated by this reference voltage is converted to the full scale. Analog-to-digital conversion is performed as follows.
このとさ、蛍光燈の輝度が一定で変化しなければリファ
レンス電圧も一定値で固定して良いが、蛍光燈は、点灯
後、しばらくの間は徐々に輝度が上昇するため、リファ
レンス電圧も蛍光での輝度に比例して広げないと実際の
イメージ出力の明暗に対応したディジタル信号を得るこ
とができない。In this case, if the brightness of the fluorescent light is constant and does not change, the reference voltage can be fixed at a constant value, but since the brightness of the fluorescent light gradually increases for a while after it is turned on, the reference voltage is also It is not possible to obtain a digital signal that corresponds to the brightness and darkness of the actual image output unless it is expanded in proportion to the brightness of the image.
このため、一般に、イメージ・センサの出力信号のピー
クをピーク・ホルダ回路で検出し、これをリファレンス
電圧としてアナログ・ディジタル変194器に与える方
式が取られている。For this reason, a method is generally adopted in which the peak of the output signal of the image sensor is detected by a peak holder circuit, and this is applied as a reference voltage to the analog-to-digital converter 194.
しかしながら、ライン・センサよりなるイメージ・セン
サはその動作速度が速く、ピーク・ホルダ回路に対して
も高速動作が要求される。また、センサ出力信号にノイ
ズ成分が含まれると、ピーク・ホルダ回路がこのノイズ
に反応するため、これとは別にサンプル・ホールド回路
を付加する必要があり、複雑なアナログ回路を設計しな
ければならなかった。However, the image sensor consisting of a line sensor operates at high speed, and the peak holder circuit is also required to operate at high speed. Additionally, if the sensor output signal contains a noise component, the peak holder circuit will react to this noise, so a sample and hold circuit must be added separately, requiring the design of a complex analog circuit. There wasn't.
〈発明が解決しようとする問題点〉
本発明が解決しようとする課題は、ピーク・ホルダ回路
、サンプル・ホールド回路等を用いずにアナログ・ディ
ジタル変換器の利得制御回路を構成することであり、蛍
光燈等のIr!!度の上昇に対して最適なリファレンス
電圧を得ることを目的とする。<Problems to be Solved by the Invention> The problems to be solved by the present invention are to configure a gain control circuit for an analog-to-digital converter without using a peak holder circuit, a sample-and-hold circuit, etc. Ir such as fluorescent lights! ! The purpose is to obtain an optimal reference voltage as the temperature increases.
〈問題を解決するための手段〉
上記した問題を解決した本発明は、リファレンス電圧を
用いてライン・センサの出力信号を量子化しライン・セ
ンサ出力がオーバーフ0−した際にオーバーフロー出力
を行なうアナログ・ディジタル変換器と、このオーバー
フロー出力をカウントしてカウント値に対応するアナロ
グ電流を発生する電流発生手段と、ライン・センサの感
度特性を記憶格納するメモリと、前記アナログ電流と前
記ライン・センサの感度特性を入力してその積算値を電
流出力するディジタル・アナログ変換器と、このディジ
タル・アナログ変換器の出力を電流電圧変換して前記ア
ナログ・ディジタル変換器にリファレンス電圧として与
える電流電圧変換器とを有する利11tIII 111
回路である。<Means for Solving the Problems> The present invention, which has solved the above-mentioned problems, is an analog system that quantizes the output signal of a line sensor using a reference voltage and performs an overflow output when the line sensor output overflows. a digital converter, a current generating means for counting this overflow output and generating an analog current corresponding to the count value, a memory for storing the sensitivity characteristics of the line sensor, and a circuit for storing the sensitivity characteristics of the line sensor and the analog current and the sensitivity of the line sensor. A digital-analog converter that inputs characteristics and outputs the integrated value as a current, and a current-voltage converter that converts the output of this digital-analog converter into a current-voltage and supplies it as a reference voltage to the analog-digital converter. Benefits 11tIII 111
It is a circuit.
く作用〉
本発明の利得制御回路は、アナログ入力信号がリファレ
ンス電圧を越えた場合、オーバーフロー出力を発生し、
このオーバーフロー出力をカウントしてこのカウント値
に応じた電流を発生し、この電流とライン・センサの画
素番号に対応する感度特性出力とを積算して電流信号を
得、電流電圧変換してリファレンス電圧とする。Effect> The gain control circuit of the present invention generates an overflow output when the analog input signal exceeds the reference voltage,
This overflow output is counted to generate a current according to this count value, this current and the sensitivity characteristic output corresponding to the pixel number of the line sensor are integrated to obtain a current signal, and the current signal is converted to a reference voltage. shall be.
〈実施例〉
第1図に本発明を実施した利得制御回路例を構成ブロッ
ク図として示す。<Embodiment> FIG. 1 shows a configuration block diagram of an example of a gain control circuit embodying the present invention.
この図において、1はアナログ・ディジタル変換器(A
D変換器)で、リファレンス電圧VR+。In this figure, 1 is an analog-to-digital converter (A
D converter) and reference voltage VR+.
VR−をフル・スケールとしてライン・センサがらのア
ナログ出力信号A@端子A tnに入力してアナログ・
ディジタル変換し、4ビツトのデータQ ataとして
出力する。また、端子A tnに入力された電圧値が電
圧VR十より高い場合はオーバーフロー信号OF“1″
を出力する。Gはアンド・ゲートでA−バーフロー出力
OFとクロック・パルスCLKを入力し、オーバーフロ
ー信号OFが入力される毎に1パルス発生する。2は信
号RESが1″の時はクリア、0″の時にオーバーフロ
ー出力パルスをカウントする8ピツト・カウンタ、3は
基準電流源、4は基準電流源3からのアナログ電流と8
ビツト・カウンタ2がらのカウント値を積口してアナロ
グ電流を出力するv4算型ディジタル・アナログ変換器
(DA変換器)、5はDA変換器4の電流出力レンジを
変換する電流整合器である。Input the analog output signal A from the line sensor to the terminal A tn with VR- as full scale.
It is digitally converted and output as 4-bit data Qata. In addition, if the voltage value input to the terminal A tn is higher than the voltage VR0, an overflow signal OF "1"
Output. G is an AND gate that inputs the A-barflow output OF and the clock pulse CLK, and generates one pulse every time the overflow signal OF is input. 2 is an 8-pit counter that is cleared when the signal RES is 1'' and counts overflow output pulses when it is 0''; 3 is a reference current source; 4 is an analog current from the reference current source 3;
A v4 type digital-to-analog converter (DA converter) multiplies the count values of the bit counter 2 and outputs an analog current, and 5 is a current matching device that converts the current output range of the DA converter 4. .
6はクロック信号CLKに同期してOから4095まで
カラン1−・アップ動作を行なう12ビツト・カウンタ
、7はライン・センサの出力感度特性(シェージング歪
み)が各画素毎に予め書き込まれている8ビツトx 4
096ワード容量のメモリである。6 is a 12-bit counter that performs a 1-up operation from 0 to 4095 in synchronization with the clock signal CLK, and 7 is a 12-bit counter in which the output sensitivity characteristics (shading distortion) of the line sensor are written in advance for each pixel. Bit x 4
The memory has a capacity of 096 words.
8はメモリ7の感度特性出力と電流整合器5の電流出力
とを積算してアナログ電流を出力する積枠型ディジタル
・アナログ変換器(DA変換器)、9はDA変換器8の
出力電流を電圧に変換してへ〇変yA器1ヘリファレン
ス電圧VR十を与える電流電圧変換器である。8 is a frame-type digital-to-analog converter (DA converter) that integrates the sensitivity characteristic output of the memory 7 and the current output of the current matching unit 5 and outputs an analog current; 9, the output current of the DA converter 8; This is a current-voltage converter that converts it into a voltage and gives a reference voltage VR to the converter 1.
尚、アナログ出力信号Aは4096個の画素出力信号で
あり、クロック信号CLKに同期してAD変換器1に入
力される。またカウンタ6の値が0゛。Note that the analog output signal A is a 4096 pixel output signal, and is input to the AD converter 1 in synchronization with the clock signal CLK. Also, the value of counter 6 is 0゛.
のときにOS目の画素信号が入力されるように同期をと
っている。また、電流整合器5の出力電流にはオフセッ
ト成分があり、DA変換器4の出力電流が0″の時にも
一定のオフセット電流が流れるように設定されている。Synchronization is established so that the OS-th pixel signal is input when . Further, the output current of the current matching device 5 has an offset component, and is set so that a constant offset current flows even when the output current of the DA converter 4 is 0''.
RES信号及びクロック信号CLKを制御する制御装首
は本図では省略する。A control head for controlling the RES signal and the clock signal CLK is omitted in this figure.
さて、このように構成された本発明の利1η制御回路は
次のように41作する。Now, the advantage 1η control circuit of the present invention configured as described above is constructed as follows.
第2図は本発明の動作を表わすタイムチャートである。FIG. 2 is a time chart showing the operation of the present invention.
読み取りを始める的の状態、即ち蛍光燈を点灯していな
い状態では、RES信号は6゛1”でありカウンタ2の
出力は’O”、DA変換器4の出力電流も“O″、電流
整合器5はオフセット電流を出力し、これに対応覆るリ
ファレンス電圧VR+がAD変換器1に与えられる。When reading is started, that is, when the fluorescent light is not lit, the RES signal is 6゛1'', the output of the counter 2 is 'O', the output current of the DA converter 4 is also 'O', and the current is matched. The device 5 outputs an offset current, and a corresponding reference voltage VR+ is applied to the AD converter 1.
ライン・センサの出力信号Aは光がない状態で0ボルト
であり、光量が大きくなるほど高い電圧となるため、電
圧VR−はOボルトとする。The output signal A of the line sensor is 0 volts in the absence of light, and increases as the amount of light increases, so the voltage VR- is assumed to be O volts.
第2図のタイムチ17−トで、0から4095までの番
号はライン・センサの画素番号とそれに対応するQ a
taを表わす。In the time chart 17 in Fig. 2, the numbers from 0 to 4095 are the pixel numbers of the line sensor and their corresponding Q a
Represents ta.
さて、読み取りを開始すると、光源が点灯し、RES信
号が0″となる。Now, when reading starts, the light source turns on and the RES signal becomes 0''.
AD変換器1はクロック信号CLKの立ち上がりでアナ
ログ出力信号AをAD変換し、クロック信号CLKの立
ち下がりで結果をQ aja出力を行なう。The AD converter 1 performs AD conversion on the analog output signal A at the rising edge of the clock signal CLK, and outputs the result Q aja at the falling edge of the clock signal CLK.
カウンタ6はクロック信号CLKに同期して0から40
95までカウント動作を繰り返しカウント値とライン・
センサ出力Aの画素番号が一致するように制御される。The counter 6 is clocked from 0 to 40 in synchronization with the clock signal CLK.
Repeat the counting operation until 95 and record the count value and line.
Control is performed so that the pixel numbers of sensor output A match.
メモリ7はこのカウント値をアドレスとして各画素の感
度特性を出力する。そして、DA変換器8はこの感度特
性出力に応じてその出力を行ない、リファレンス電圧V
R十を変化させる。The memory 7 outputs the sensitivity characteristics of each pixel using this count value as an address. Then, the DA converter 8 performs its output according to this sensitivity characteristic output, and the reference voltage V
Change R0.
一方、アナログ出力信号Aがリファレンス電圧VR+よ
りも大きく、オーバーフロー出力OFが発生すると、ア
ンド・ゲートGから1パルス出力されカウンタ2がカウ
ント・アップする。カウンタ2はこのカウント値をDA
変換器4に与え、基準電流源5の電流出力の1/256
分だけアップして出力する。この電流値に従ってDA変
換器8から電流が増加して出力され、更にDA変換器2
の出力電流もこれに比例して増加し、電流電圧変換器9
を介して、上昇したリファレンス電圧Vg+がAD変換
器1に与えられる。On the other hand, when analog output signal A is higher than reference voltage VR+ and overflow output OF occurs, one pulse is output from AND gate G and counter 2 counts up. Counter 2 converts this count value into DA
1/256 of the current output of the reference current source 5.
Upload and output just the amount. According to this current value, the current increases and is output from the DA converter 8, and then the DA converter 2
The output current of the current-voltage converter 9 also increases proportionally.
The increased reference voltage Vg+ is applied to the AD converter 1 via.
従って、AD変換器1からオーバーフロー出力OF“1
″が出力される毎にAD変換器1のリファレンス電圧V
R+が上昇し、ゲインが下がる。Therefore, the overflow output OF“1” is output from the AD converter 1.
'' is output, the reference voltage V of the AD converter 1
R+ increases and gain decreases.
このとき、リファレンス電圧VR+は、メモリ7に記憶
されている感度特性のプロポーションを維持したまま上
昇するので、ライン・センサの感度ムラの補正条件はそ
のままである。At this time, the reference voltage VR+ increases while maintaining the proportion of the sensitivity characteristics stored in the memory 7, so the correction conditions for the sensitivity unevenness of the line sensor remain unchanged.
読み取りが終了すると、RES信号は“1″となり、光
源は消灯する。When the reading is completed, the RES signal becomes "1" and the light source is turned off.
このように、光源の輝度が徐々に上昇するような場合で
あっても、センサ出力に対するAD変換器のリファレン
ス電圧を制御することができる。In this way, even if the brightness of the light source gradually increases, the reference voltage of the AD converter relative to the sensor output can be controlled.
〈発明の効果〉
本発明の利得制御回路は、アナログ入力信号がリファレ
ンス電圧を越えた場合、オーバーフロー出力を発生し、
このオーバーフロー出力をカウントしてこのカウント値
に応じた電流を発生し、この電流とライン・センサの画
素番号に対応する感度特性出力とを積算して電流信号を
(り、電流電圧変換してリファレンス電圧とするので、
ピーク・ホルダ回路、サンプル・ホールド回路等を用い
ずにアナログ・ディジタル変換器の利得制御回路を構成
することができ、蛍光燈等の輝度の上昇に対して最適な
リファレンス電圧を得ることができる。<Effects of the Invention> The gain control circuit of the present invention generates an overflow output when the analog input signal exceeds the reference voltage,
This overflow output is counted and a current corresponding to this count value is generated, and this current and the sensitivity characteristic output corresponding to the pixel number of the line sensor are integrated to obtain a current signal (current signal is converted into a current voltage and used as a reference signal. Since the voltage is
A gain control circuit for an analog-to-digital converter can be constructed without using a peak holder circuit, a sample-and-hold circuit, etc., and an optimal reference voltage can be obtained for increasing brightness in fluorescent lights and the like.
第1図は本発明を実施し7Cアナログ・ディジタル変換
器の利得制御回路の構成ブロック図、第2図は本発明の
回路の動作を表わすタイムチャートである。
1・・・AD変換器、 2・・・8ピッ1−・カウンタ
、3・・・基準電流源、 4.8・・・DA変換器、5
・・・電流整合器、 6・・・12ピツト・カウンタ、
7・・・メモリ、 9・・・電流電圧変換器、G・
・・アンド・ゲート。FIG. 1 is a block diagram of a gain control circuit for a 7C analog-to-digital converter embodying the present invention, and FIG. 2 is a time chart showing the operation of the circuit of the present invention. 1... AD converter, 2... 8 pin 1-counter, 3... Reference current source, 4.8... DA converter, 5
...Current matching box, 6...12 pit counter,
7...Memory, 9...Current voltage converter, G.
...and gate.
Claims (1)
量子化しライン・センサ出力がオーバーフローした際に
オーバーフロー出力を行なうアナログ・ディジタル変換
器と、このオーバーフロー出力をカウントしてカウント
値に対応するアナログ電流を発生する電流発生手段と、
ライン・センサの感度特性を記憶格納するメモリと、前
記アナログ電流と前記ライン・センサの感度特性を入力
してその積算値を電流出力するディジタル・アナログ変
換器と、このディジタル・アナログ変換器の出力を電流
電圧変換して前記アナログ・ディジタル変換器にリフア
レンス電圧として与える電流電圧変換器とを有する利得
制御回路。An analog-to-digital converter that quantizes the line sensor output signal using a reference voltage and outputs an overflow when the line sensor output overflows, and an analog-digital converter that counts this overflow output and generates an analog current corresponding to the count value. current generating means for
a memory that stores the sensitivity characteristics of the line sensor; a digital-analog converter that inputs the analog current and the sensitivity characteristics of the line sensor and outputs the integrated value as a current; and an output of the digital-analog converter. and a current-voltage converter that converts the current-voltage into a current-voltage converter and supplies the analog-to-digital converter as a reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20353186A JPS6359218A (en) | 1986-08-29 | 1986-08-29 | Gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20353186A JPS6359218A (en) | 1986-08-29 | 1986-08-29 | Gain control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359218A true JPS6359218A (en) | 1988-03-15 |
Family
ID=16475695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20353186A Pending JPS6359218A (en) | 1986-08-29 | 1986-08-29 | Gain control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359218A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS538045A (en) * | 1976-06-30 | 1978-01-25 | Fujitsu Ltd | Automatic range selecting type a-d converter |
JPS5745720A (en) * | 1980-09-03 | 1982-03-15 | Hitachi Ltd | Quantizing circuit |
JPS5758414A (en) * | 1980-09-25 | 1982-04-08 | Fujitsu Ltd | Analog-to-digital conversion circuit providing agc function |
-
1986
- 1986-08-29 JP JP20353186A patent/JPS6359218A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS538045A (en) * | 1976-06-30 | 1978-01-25 | Fujitsu Ltd | Automatic range selecting type a-d converter |
JPS5745720A (en) * | 1980-09-03 | 1982-03-15 | Hitachi Ltd | Quantizing circuit |
JPS5758414A (en) * | 1980-09-25 | 1982-04-08 | Fujitsu Ltd | Analog-to-digital conversion circuit providing agc function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6750910B1 (en) | Optical black and offset correction in CCD signal processing | |
US5874909A (en) | Analog to digital video converter | |
US4578711A (en) | Video data signal digitization and correction system | |
US4616210A (en) | Spectrophotometers | |
TW200419517A (en) | Liquid crystal display device | |
JPS6335149B2 (en) | ||
JPH0348509A (en) | Stabilization and calibration of precision electronic circuit component | |
JPH0369271A (en) | Image reader | |
JPS6359218A (en) | Gain control circuit | |
JPH02301363A (en) | Reader | |
US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
JPH05259909A (en) | Automatic offset voltage correcting method | |
JP3080466B2 (en) | Image input device | |
JPH09319868A (en) | A/d conversion reference voltage setting circuit | |
JP2907244B2 (en) | Black level adjustment circuit | |
JP3027000B2 (en) | Image reading device | |
JP2671007B2 (en) | Image sensor circuit | |
JP3113476B2 (en) | Peak value detection and holding circuit | |
JPH0937022A (en) | Method and device for correcting multielement sensor | |
JP2614738B2 (en) | Image input device | |
JPS6020690B2 (en) | Camera information display device | |
KR810000459B1 (en) | Electron gun control system | |
JPS61257069A (en) | Correcting method for quantity of light variation | |
JPS6156581A (en) | System for controlling level of video signal | |
KR100230222B1 (en) | Laser diode emitting power control circuit |