JPS6359008A - Fm変調回路 - Google Patents
Fm変調回路Info
- Publication number
- JPS6359008A JPS6359008A JP20228586A JP20228586A JPS6359008A JP S6359008 A JPS6359008 A JP S6359008A JP 20228586 A JP20228586 A JP 20228586A JP 20228586 A JP20228586 A JP 20228586A JP S6359008 A JPS6359008 A JP S6359008A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- voltage
- controlled oscillator
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はFM変調回路に関し、特にパルス信号またはテ
レビ信号等の非対称性を有する変調信号の復調時におけ
る直流レベルの変動を抑えたFM変調回路に関する。
レビ信号等の非対称性を有する変調信号の復調時におけ
る直流レベルの変動を抑えたFM変調回路に関する。
(従来の技術)
第2150は、一般的な従来のFM変調回路の構成を示
したものであり、電圧制御発振器(VCO:Volta
ge Controlled 0scillator)
1、位相比較器(P D : Phase Dete
ctor) 2、分周器3および4、基準信号発生器5
が具備されている。
したものであり、電圧制御発振器(VCO:Volta
ge Controlled 0scillator)
1、位相比較器(P D : Phase Dete
ctor) 2、分周器3および4、基準信号発生器5
が具備されている。
第2図のFM変調回路では、入力端子Tinより入力さ
れる変調信号を電圧制御発振器1を通して変調し、被変
調信号として出力端子T outに出力する変調処理に
際して、電圧制御発振器の出力を、分周比(1/N)が
固定された分周器3により分周して位相比較器2に入力
するとともに、他方、基準信号発生器5から出力きれた
基準信号を、前記分周器3と同様に分周比(1/M)が
固定された分周器4により分周した後、前記分周器3の
出力に対する比較入力として前記位相比較器2に入力し
ている。
れる変調信号を電圧制御発振器1を通して変調し、被変
調信号として出力端子T outに出力する変調処理に
際して、電圧制御発振器の出力を、分周比(1/N)が
固定された分周器3により分周して位相比較器2に入力
するとともに、他方、基準信号発生器5から出力きれた
基準信号を、前記分周器3と同様に分周比(1/M)が
固定された分周器4により分周した後、前記分周器3の
出力に対する比較入力として前記位相比較器2に入力し
ている。
そして前記位相比較器2では、前記分周器3の出力と前
記分局器4の出力との位相を比較し、その位相差に応じ
た差信号電圧を前記電圧制御発振器1の制御端子に帰′
還させることによって前記被変調信号の周波数の安定化
を図っている。
記分局器4の出力との位相を比較し、その位相差に応じ
た差信号電圧を前記電圧制御発振器1の制御端子に帰′
還させることによって前記被変調信号の周波数の安定化
を図っている。
この種のFM変調回路では、変調信号として対称性を有
する信号を入力した場合、該信号の中心レベルからの変
動レベルに対応して出力(被変調信号)の周波数が増減
し、換言すれば変調信号の中心レベルが出力周波数のセ
ンタとなるべく動作する。
する信号を入力した場合、該信号の中心レベルからの変
動レベルに対応して出力(被変調信号)の周波数が増減
し、換言すれば変調信号の中心レベルが出力周波数のセ
ンタとなるべく動作する。
これに対し変調信号としてパルス信号またはテレビ信号
等の直流成分を含んだ非対称性を有する信号を入力した
場合には、該信号の直流成分すなわち平均電圧が出力周
波数のセンタとなるべく動作する。
等の直流成分を含んだ非対称性を有する信号を入力した
場合には、該信号の直流成分すなわち平均電圧が出力周
波数のセンタとなるべく動作する。
このため、当該出力(被変調信号)を受信側で復調した
ときには、当該復調出力に、前記変調信号の平均重圧に
対応した分の直流レベルの変動をきたすことになった。
ときには、当該復調出力に、前記変調信号の平均重圧に
対応した分の直流レベルの変動をきたすことになった。
(発明が解決しようとする問題点)
このように上記従来のFM変調回路では、パルス信号ま
たはテレビ信号等の非対称性を有する変調信号を入力し
た場合、該変調信号の平均電圧が被変調信号の周波数の
センタとなるべく動作するため、受信側で復調したとき
に復調出力の直流レベルが変動し、変調信号と一致する
復調出力が得られないという問題点があった。
たはテレビ信号等の非対称性を有する変調信号を入力し
た場合、該変調信号の平均電圧が被変調信号の周波数の
センタとなるべく動作するため、受信側で復調したとき
に復調出力の直流レベルが変動し、変調信号と一致する
復調出力が得られないという問題点があった。
(問題点を解決するための手段)
本発明のFM変調回路は、変調信号を入力とし、被変調
信号を出力とする電圧制御発振器と、該電圧制御発振器
に入力される前記変調信号の平均電圧を検出する平均電
圧検出回路と、該平均電圧検出回路の検出出力に応じて
分周比を可変設定し、該設定した分周比により前記電圧
制御発振器の出力を分周する可変分周器と、基準信号を
発生する基準信号発生器と、該基準信号発生器から発生
する基準信号を固定分周比で分周する分局器と、前記可
変分周器の出力と前記分局器の出力との位相を比較し、
該位相差に応じた差信号電圧を前記電圧制御発振器の制
御端子に帰還する位相比較器とを具備して構成されてい
る。
信号を出力とする電圧制御発振器と、該電圧制御発振器
に入力される前記変調信号の平均電圧を検出する平均電
圧検出回路と、該平均電圧検出回路の検出出力に応じて
分周比を可変設定し、該設定した分周比により前記電圧
制御発振器の出力を分周する可変分周器と、基準信号を
発生する基準信号発生器と、該基準信号発生器から発生
する基準信号を固定分周比で分周する分局器と、前記可
変分周器の出力と前記分局器の出力との位相を比較し、
該位相差に応じた差信号電圧を前記電圧制御発振器の制
御端子に帰還する位相比較器とを具備して構成されてい
る。
(作用)
本発明のFM変調回路では、位相比較器に入力される電
圧制御発振器の出力の分周比を、可変分周器により変調
入力信号の平均電圧に応じて変化させることにより、当
該変調入力信号の基準直流レベルが、常に出力(被変調
信号)M波数のセンタとなるように動作きせるようにし
ている。
圧制御発振器の出力の分周比を、可変分周器により変調
入力信号の平均電圧に応じて変化させることにより、当
該変調入力信号の基準直流レベルが、常に出力(被変調
信号)M波数のセンタとなるように動作きせるようにし
ている。
(実施例)
以下、本発明の実施例を添付図面にもとづいて詳細に説
明する。
明する。
第1図は、本発明に係るFM変調回路の一実施例を示し
たものであり、第2図に示した従来の、FM変調回路の
各部と同様の機能を果たすものについては同一の符号を
符している。
たものであり、第2図に示した従来の、FM変調回路の
各部と同様の機能を果たすものについては同一の符号を
符している。
第1図において、電圧制御発振器1の出力側と位相比較
器2との間には、新たに可変分周器6が接続されている
。
器2との間には、新たに可変分周器6が接続されている
。
また電圧制御発振器1の入力側と前記可変分周器6間に
は、当該可変分局器6の分周比を可変制御するための手
段として、平均電圧検出回路7とA/D変換器8とが接
続されている。
は、当該可変分局器6の分周比を可変制御するための手
段として、平均電圧検出回路7とA/D変換器8とが接
続されている。
このFM変調回路では、入力端子Tinより入力される
変調信号を電圧制御発振器1を通して変調し、被変調信
号として出力端子T outに出力する変調処理に際し
、平均電圧検出回路7により電圧制御発振器1に入力さ
れる変調信号の平均電圧を検出するとともに、該検出さ
れた平均電圧を、更にA/D変換器8によりアナログ信
号からディジタル信号に変換してから可変分周器6に入
力し、当該可変分周器6の分周比を、前記変調信号の平
均電圧に比例するように可変制御している。
変調信号を電圧制御発振器1を通して変調し、被変調信
号として出力端子T outに出力する変調処理に際し
、平均電圧検出回路7により電圧制御発振器1に入力さ
れる変調信号の平均電圧を検出するとともに、該検出さ
れた平均電圧を、更にA/D変換器8によりアナログ信
号からディジタル信号に変換してから可変分周器6に入
力し、当該可変分周器6の分周比を、前記変調信号の平
均電圧に比例するように可変制御している。
このため、電圧制御発振器の1の出力は、可変分周器6
を通る際、前述した如<A/D変換器8の出力に応じて
設定された分周比により分周きれた後、位相比較器2に
入力される。
を通る際、前述した如<A/D変換器8の出力に応じて
設定された分周比により分周きれた後、位相比較器2に
入力される。
一方、基準信号発生器5かも出力された基準信号は、分
周器4を経て固定きれた分周比(1/M)により分周さ
れた後、前記位相比較器2に入力される。
周器4を経て固定きれた分周比(1/M)により分周さ
れた後、前記位相比較器2に入力される。
そして位相比較器2は、前記可変分周器6の出力と前記
分周器4の出力との位相を比較し、該位相差に応じた差
信号電圧を前記電圧制御発振器1の制御端子に帰還させ
ることによって、該電圧制御発振器1の出力(被変調信
号)周波数を直線的に制御する。
分周器4の出力との位相を比較し、該位相差に応じた差
信号電圧を前記電圧制御発振器1の制御端子に帰還させ
ることによって、該電圧制御発振器1の出力(被変調信
号)周波数を直線的に制御する。
なお、平均電圧検出回路7およびA/D変換器8により
可変分周器6の分周比を変調信号の平均電圧に比例して
可変制御するにあたっては、該変調信号の平均電圧レベ
ルが変わった場合にも、当該変調信号の基準直流レベル
が、常に出力周波数のセンタとなるべく動作するように
留意する必要がある。
可変分周器6の分周比を変調信号の平均電圧に比例して
可変制御するにあたっては、該変調信号の平均電圧レベ
ルが変わった場合にも、当該変調信号の基準直流レベル
が、常に出力周波数のセンタとなるべく動作するように
留意する必要がある。
係る制御によって本発明のFM変調回路では、パルス信
号またはテレビ信号等の非対称性を有する信号を変調し
た場合にも、該被変調信号を受信側で復調したときの当
該復調信号の直流レベルを常に一定の値に維持すること
ができる。
号またはテレビ信号等の非対称性を有する信号を変調し
た場合にも、該被変調信号を受信側で復調したときの当
該復調信号の直流レベルを常に一定の値に維持すること
ができる。
また、対称性を有する信号を変調した場合には、変調信
号の平均電圧は0レベルであることから、該変調信号の
中心レベルが出力周波数のセンタとなるべく動作し、従
来通りの変調処理を行なうことができる。
号の平均電圧は0レベルであることから、該変調信号の
中心レベルが出力周波数のセンタとなるべく動作し、従
来通りの変調処理を行なうことができる。
(発明の効果)
以上説明したように本発明のFM変調回路によれば、電
圧制御発振器の出力に接続された可変分周器の分周比を
変調信号の平均電圧に応じて可変制御し、非対称性を有
する変調信号を変調する際にも当該変調信号の基準直流
レベルが出力周波数のセンタとなるべく動作させるよう
にしたため、このときの被変調信号を復調したときに、
該復調出力の直流レベルの変動を抑えることができ、変
調信号と一致する復調出力を得ることができるという優
れた効果を有する。
圧制御発振器の出力に接続された可変分周器の分周比を
変調信号の平均電圧に応じて可変制御し、非対称性を有
する変調信号を変調する際にも当該変調信号の基準直流
レベルが出力周波数のセンタとなるべく動作させるよう
にしたため、このときの被変調信号を復調したときに、
該復調出力の直流レベルの変動を抑えることができ、変
調信号と一致する復調出力を得ることができるという優
れた効果を有する。
第1図は本発明に係るFM変調回路の一実施例を示すブ
ロック図、第2図は従来のFM変調回路の構成を示すブ
ロック図である。 1・・・電圧制御発振器(VCO)、2・・・位相比較
器(PD)、3,4・・・分周器、5・・・基準信号発
生器、6・・・可変分周器、7・・・平均電圧検出回路
、8・・・A/D変換器。
ロック図、第2図は従来のFM変調回路の構成を示すブ
ロック図である。 1・・・電圧制御発振器(VCO)、2・・・位相比較
器(PD)、3,4・・・分周器、5・・・基準信号発
生器、6・・・可変分周器、7・・・平均電圧検出回路
、8・・・A/D変換器。
Claims (1)
- 変調信号を入力とし被変調信号を出力とする電圧制御発
振器と、該電圧制御発振器に入力される前記変調信号の
平均電圧を検出する平均電圧検出回路と、該平均電圧検
出回路の検出出力に応じて分周比を可変設定し、該設定
した分周比により前記電圧制御発振器の出力を分周する
可変分周器と、基準信号を発生する基準信号発生器と、
該基準信号発生器から発生する基準信号を固定分周比で
分周する分周器と、前記可変分周器の出力と前記分周器
の出力との位相を比較し、該位相差に応じた差信号電圧
を前記電圧制御発振器の制御端子に帰還する位相比較器
とを具備することを特徴とするFM変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20228586A JPS6359008A (ja) | 1986-08-27 | 1986-08-27 | Fm変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20228586A JPS6359008A (ja) | 1986-08-27 | 1986-08-27 | Fm変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359008A true JPS6359008A (ja) | 1988-03-14 |
Family
ID=16455003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20228586A Pending JPS6359008A (ja) | 1986-08-27 | 1986-08-27 | Fm変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359008A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02124607A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Ind Co Ltd | シンセサイズド信号発生装置 |
JPH04505841A (ja) * | 1989-03-27 | 1992-10-08 | モトローラ・インコーポレーテッド | Fm変調を具備する周波数シンセサイザ |
-
1986
- 1986-08-27 JP JP20228586A patent/JPS6359008A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02124607A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Ind Co Ltd | シンセサイズド信号発生装置 |
JPH04505841A (ja) * | 1989-03-27 | 1992-10-08 | モトローラ・インコーポレーテッド | Fm変調を具備する周波数シンセサイザ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
US4590602A (en) | Wide range clock recovery circuit | |
JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
US3546617A (en) | Digital frequency synthesizer | |
US4459560A (en) | Plural phase locked loop frequency synthesizer | |
JPS58105631A (ja) | 周波数変調送信機 | |
EP0164785A1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
GB2174855A (en) | Wide range digital phase/frequency detector | |
JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
US4862106A (en) | Signal generating apparatus using PLL circuit | |
JPS6359008A (ja) | Fm変調回路 | |
US4163951A (en) | Frequency discriminator producing at least one of two pulse sequences representing in average the result of frequency discrimination | |
US4884035A (en) | Wide range digital phase/frequency detector | |
US3587003A (en) | An automatic frequency control system for a frequency modulation circuit having an asymmetric input signal | |
US5027373A (en) | N-pi phase/frequency detector | |
JPS6272209A (ja) | 直流fmフエ−ズ・ロツク・ル−プを含む回路 | |
JPH06291644A (ja) | Pll回路 | |
JP3097080B2 (ja) | 位相同期ループ回路 | |
JPS59827Y2 (ja) | 位相同期回路 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JPS5936428A (ja) | 位相同期装置 | |
JPH077328A (ja) | Fm復調回路 | |
JPS6397016A (ja) | 位相同期発振回路 | |
JPS6253520A (ja) | 周波数シンセサイザ | |
JP3248453B2 (ja) | 発振装置 |