JPS6357806B2 - - Google Patents
Info
- Publication number
- JPS6357806B2 JPS6357806B2 JP16651779A JP16651779A JPS6357806B2 JP S6357806 B2 JPS6357806 B2 JP S6357806B2 JP 16651779 A JP16651779 A JP 16651779A JP 16651779 A JP16651779 A JP 16651779A JP S6357806 B2 JPS6357806 B2 JP S6357806B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 2
- 239000013641 positive control Substances 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタを用いて電子的に電源の
オン、オフを行なうように構成した電源回路に係
り、簡単な構成で電源効率の良い優れた電源回路
を提供することを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply circuit configured to electronically turn on and off a power supply using transistors, and an object of the present invention is to provide an excellent power supply circuit with a simple configuration and high power efficiency. This is the purpose.
一般にトランジスタを用いて電子的に電源のオ
ン、オフを行なわせる場合には第１図に示すよう
に入出力端子ａ，ｂ間に第１のトランジスタTR1
を接続し、このトランジスタTR1のベース、アー
ス間に抵抗R1と第２のトランジスタTR2の直列
回路を挿入し、第２のトランジスタTR2のベース
にスイツチング用の制御信号を印加することによ
り、上記第２、第１のトランジスタTR2，TR1を
それぞれオン、オフ制御し電源をオン、オフする
ように構成するのが普通である。 Generally, when turning on and off the power electronically using a transistor, a first transistor TR 1 is connected between input and output terminals a and b as shown in Figure 1.
By connecting a resistor R 1 and a series circuit of a second transistor TR 2 between the base of this transistor TR 1 and ground, and applying a switching control signal to the base of the second transistor TR 2 . Generally, the second and first transistors TR 2 and TR 1 are controlled to be turned on and off, respectively, and the power source is turned on and off.
ところで、第１図に示す従来の電源回路におい
て、第２のトランジスタTR2のベースに正の制御
信号が印加され第２、第１のトランジスタTR2，
TR1が共にオンした場合には第１のトランジスタ
TR1のベースに入力端子ａに印加された電圧Vin
と抵抗R1によつて決定されるアイドリング電流
IB、
IB＝（Vio−VBE1−VCE2）／R1
ただし、VBE1；トランジスタTR1のベース・エ
ミツタ間電圧
VCE2；トランジスタTR2のコレクタ・エミツタ
間電圧
が流れることになる。そして、このアイドリング
電流IBは通常出力端子ｂに接続された負荷に流れ
る電流すなわち、負荷電流ILが最大のときに第１
のトランジスタTR1が完全に飽和状態になるよう
に
IB＞
負荷電流ILの最大値／第１のトランジスタTR1の直流電
流増幅率He
に設定される。ところが、このアイドリング電流
IBは一旦所定の値に設定すると負荷電流ILの大き
さにかかわらず常に一定であり、低負荷時、即ち
負荷電流ILが小さい時には入力電流Iio（＝IB＋IL）
に占めるアイドリング電流IBの割合が著しく大き
くなることになり全体として電源効率Ｌ、
Ｌ＝IL／Iio＝IL／（IB＋IL）
が著しく低下するという問題があつた。 By the way, in the conventional power supply circuit shown in FIG. 1, a positive control signal is applied to the base of the second transistor TR 2 , and the second transistor TR 2 ,
If both TR 1 are turned on, the first transistor
Voltage Vin applied to input terminal a to the base of TR 1
and the idling current determined by the resistor R 1
I B , I B = (V io −V BE1 −V CE2 )/R 1 However, V BE1 : Voltage between base and emitter of transistor TR 1 V CE2 : Voltage between collector and emitter of transistor TR 2 flows . This idling current I B is the current that normally flows to the load connected to output terminal b, that is, the first current when the load current I L is at its maximum.
I B > so that the transistor TR 1 is fully saturated.
The maximum value of the load current I L is set to the DC current amplification factor He of the first transistor TR 1 . However, this idling current
Once I B is set to a predetermined value, it is always constant regardless of the magnitude of the load current I L , and when the load is low, that is, the load current I L is small, the input current I io (= I B + I L )
There was a problem in that the ratio of the idling current I B to the total of the power supply became significantly large, and the overall power supply efficiency L, L=I L /I io =I L /(I B +I L ), was significantly lowered.
本発明は以上のような従来の欠点を除去するも
のであり、簡単な構成で優れた電源回路を提供す
るものである。第２図は本発明の電源回路におけ
る一実施例の電気的結線図であり、図中、第１図
と同一符号を付したものは第１図と同一のものを
示している。そして、第１図中TR3はベースが抵
抗R2を介して第１のトランジスタTR1のコレク
タに接続され、エミツタが上記第１のトランジス
タTR1のエミツタに接続された第３のトランジス
タ、TR4はエミツタが第２のトランジスタTR2の
ベースに接続され、コレクタが抵抗R3を介して
第３のトランジスタTR3のコレクタに接続された
第４のトランジスタである。尚、第４のトランジ
スタTR4のベースには抵抗R4を介してスイツチ
ング用の制御信号が印加されるように構成されて
いる。 The present invention eliminates the above-mentioned conventional drawbacks and provides an excellent power supply circuit with a simple configuration. FIG. 2 is an electrical wiring diagram of one embodiment of the power supply circuit of the present invention, and in the figure, the same reference numerals as in FIG. 1 indicate the same components as in FIG. 1. In FIG. 1, TR 3 is a third transistor TR 3 whose base is connected to the collector of the first transistor TR 1 via a resistor R 2 and whose emitter is connected to the emitter of the first transistor TR 1 . 4 is a fourth transistor whose emitter is connected to the base of the second transistor TR 2 and whose collector is connected to the collector of the third transistor TR 3 via a resistor R 3 . Note that the fourth transistor TR 4 is configured so that a switching control signal is applied to its base via a resistor R 4 .
上記実施例において第４のトランジスタTR4の
ベースに抵抗R4を介してスイツチング用の制御
信号を印加すると第４のトランジスタTR4がオン
し、第４のトランジスタTR4のベース、エミツタ
間を通じて第２のトランジスタTR2のベースに所
定のベース電流IB2が流れ、第２のトランジスタ
TR2がオンする。そして、第２のトランジスタ
TR2がオンすると第１のトランジスタTR1がオン
しそのベースにアイドリング電流IB1が流れる。
この場合アイドリング電流IB1は次式によつて決
定される。 In the above embodiment, when a switching control signal is applied to the base of the fourth transistor TR 4 via the resistor R 4 , the fourth transistor TR 4 is turned on, and a A predetermined base current I B2 flows through the base of the second transistor TR2 , and the second transistor
TR 2 turns on. and the second transistor
When TR 2 is turned on, the first transistor TR 1 is turned on and an idling current I B1 flows through its base.
In this case, the idling current I B1 is determined by the following equation.
IB1＝IB2×第２のトランジスタTR2の直流電流
増幅度（He）
ところで出力端子ｂに接続された負荷に流れる
電流すなわち負荷電流ILが
IL＜IB1×第１のトランジスタTR1の直流電流増
幅率（He）
の場合には第１のトランジスタTR1は飽和してお
り、第３図に示す動作曲線図上の飽和領域（Ｉ）
内で動作している。そして第１のトランジスタ
TR1におけるコレクタ、エミツタ間電圧は最小の
値（VCE（sat）以下）になつており、したがつて
この状態で入力電圧Vioは最小の損失で出力側に
伝達されている。 I B1 = I B2 × DC current amplification degree of second transistor TR 2 (H e ) By the way, the current flowing to the load connected to output terminal b, that is, the load current I L is I L < I B1 × first transistor TR In the case of a DC current amplification factor (H e ) of 1 , the first transistor TR 1 is saturated, and the saturation region (I) on the operating curve diagram shown in FIG.
operating within. and the first transistor
The voltage between the collector and emitter in TR 1 is the minimum value (below V CE (sat)), and therefore, in this state, the input voltage V io is transmitted to the output side with minimum loss.
今、負荷電流ILが更に増加し、
IL＞IB1×第１のトランジスタTR1の直流電流増
幅率（He）
となつたとする。この場合には、第１のトランジ
スタTR1が飽和状態に達せず、第３図に示す動作
曲線図上の活性領域（）内で動作している。そ
して第１のトランジスタTR1のコレクタ、エミツ
タ間電圧が増大する（VCE（sat）以上）。したがつ
て、この場合には第３のトランジスタTR3が導通
状態になり第３のトランジスタTR3、抵抗R3、
第４のトランジスタTR4を介して更に第２のトラ
ンジスタTR2により多くのベース電流IB2を流す
ようになる。したがつてこの場合には第１のトラ
ンジスタTR1のベース電流IB1すなわち、アイド
リング電流が自動的に増大する。具体的には第３
図の動作曲線図において、IB＝IB1からIB＝IB1′あ
るいはIB＝IB1″へと増大することになり、第１の
トランジスタTR1は飽和状態になることになる。
そのため、この場合でも入力電圧Vioは最小の損
失で出力側に現われることになる。 Now, assume that the load current I L increases further and becomes I L > I B1 × DC current amplification factor (H e ) of the first transistor TR 1 . In this case, the first transistor TR1 does not reach saturation and operates within the active region () on the operating curve diagram shown in FIG. Then, the collector-emitter voltage of the first transistor TR1 increases (beyond V CE (sat)). Therefore, in this case, the third transistor TR 3 becomes conductive, and the third transistor TR 3 , the resistor R 3 ,
Further, a larger base current I B2 flows through the second transistor TR 2 via the fourth transistor TR 4 . Therefore, in this case, the base current I B1 of the first transistor TR 1 , that is, the idling current, automatically increases. Specifically, the third
In the operating curve diagram shown in the figure, I B = I B1 increases to I B = I B1 ' or I B = I B1 '', and the first transistor TR 1 becomes saturated.
Therefore, even in this case, the input voltage V io will appear on the output side with minimal loss.
以上、実施例より明らかなように本発明の入出
力端子間に接続された第１のトランジスタのベー
スに流れる電流を出力端子に接続された負荷に流
れる電流によつて自動的に変化させるように構成
したものであり、負荷に流れる電流によつて電源
効果が大きく変化するようなことは全くなく、低
負荷時の電源効率が著しく改善されるという特長
を有する。そして、本発明によれば、全体として
その構成も比較的簡単であり、実用上きわめて有
利なものである。 As is clear from the above embodiments, the current flowing through the base of the first transistor connected between the input and output terminals of the present invention is automatically changed by the current flowing through the load connected to the output terminal. The power supply efficiency does not change significantly depending on the current flowing through the load, and the power supply efficiency at low loads is significantly improved. According to the present invention, the structure as a whole is relatively simple and is extremely advantageous in practice.
第１図は従来の電源回路の電気的結線図、第２
図は本発明の電源回路における一実施例の電気的
結線図、第３図はトランジスタの動作曲線図であ
る。
TR1〜TR4…トランジスタ、R1〜R4…抵抗、
ａ…入力端子、ｂ…出力端子、ｃ…制御信号入力
端子。
Figure 1 is an electrical wiring diagram of a conventional power supply circuit;
The figure is an electrical connection diagram of one embodiment of the power supply circuit of the present invention, and FIG. 3 is a transistor operation curve diagram. TR 1 ~ TR 4 ... Transistor, R 1 ~ R 4 ... Resistor,
a...Input terminal, b...Output terminal, c...Control signal input terminal.
Claims (1)
された第１のトランジスタのベースとアースとの
間に第２のトランジスタのコレクタ及びエミツタ
を接続し、第２のトランジスタのベースに流れる
電流を制御して上記第１、第２のトランジスタを
オン、オフ制御するように構成した電源回路にお
いて、第１のトランジスタのエミツタ―コレクタ
間の電圧を検出する第３のトランジスタを設け、
この第３のトランジスタの出力により上記第２の
トランジスタのベース電流を制御し、第１のトラ
ンジスタのエミツタ―コレクタ間の電圧が一定値
以上増大した際に第１のトランジスタのベース電
流を増加させ、第１のトランジスタのエミツタ―
コレクタ間の電圧を一定値以下になるように構成
して成る電源回路。1 Connect the collector and emitter of a second transistor between the base of the first transistor whose emitter and collector are connected between the input and output terminals and the ground, and control the current flowing to the base of the second transistor. In the power supply circuit configured to control on and off the first and second transistors, a third transistor is provided to detect the voltage between the emitter and collector of the first transistor,
controlling the base current of the second transistor by the output of the third transistor, and increasing the base current of the first transistor when the voltage between the emitter and collector of the first transistor increases beyond a certain value; Emitter of the first transistor
A power supply circuit configured to keep the voltage between the collectors below a certain value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16651779A JPS5688514A (en) | 1979-12-20 | 1979-12-20 | Power source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16651779A JPS5688514A (en) | 1979-12-20 | 1979-12-20 | Power source circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5688514A JPS5688514A (en) | 1981-07-18 |
| JPS6357806B2 true JPS6357806B2 (en) | 1988-11-14 |
Family
ID=15832780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16651779A Granted JPS5688514A (en) | 1979-12-20 | 1979-12-20 | Power source circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5688514A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0827667B2 (en) * | 1982-06-29 | 1996-03-21 | 富士通株式会社 | Load drive circuit |
-
1979
- 1979-12-20 JP JP16651779A patent/JPS5688514A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5688514A (en) | 1981-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5981113U (en) | Output power control circuit | |
| JPS6357806B2 (en) | ||
| JPH0236728A (en) | Gain one current limiter | |
| JP2555789Y2 (en) | Constant voltage power supply circuit | |
| JP2860219B2 (en) | DC-DC converter | |
| JPS602679Y2 (en) | power switching device | |
| JPH0431614Y2 (en) | ||
| JP2854010B2 (en) | Semiconductor switch circuit | |
| CN1059999C (en) | Ringing current transducer | |
| JPH0546097Y2 (en) | ||
| JPH0158757B2 (en) | ||
| JPH0321082Y2 (en) | ||
| JPH046275Y2 (en) | ||
| JPH074654Y2 (en) | Voltage regulator circuit | |
| JPH0349461Y2 (en) | ||
| JPH0683045B2 (en) | Switching amplifier | |
| JPH0542486Y2 (en) | ||
| JPH03870Y2 (en) | ||
| KR870001208Y1 (en) | Arrangement for controlling stepping motor | |
| JPH0422519Y2 (en) | ||
| JPH0521125Y2 (en) | ||
| JPH0637615A (en) | Current switching type driving control circuit | |
| JPH0128433Y2 (en) | ||
| JPH021608Y2 (en) | ||
| JPS61123683U (en) |