JPS6354728A - Etching method - Google Patents
Etching methodInfo
- Publication number
- JPS6354728A JPS6354728A JP19718286A JP19718286A JPS6354728A JP S6354728 A JPS6354728 A JP S6354728A JP 19718286 A JP19718286 A JP 19718286A JP 19718286 A JP19718286 A JP 19718286A JP S6354728 A JPS6354728 A JP S6354728A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- sample
- plasma
- etching method
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 28
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000012495 reaction gas Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003993 interaction Effects 0.000 claims description 4
- 150000001722 carbon compounds Chemical class 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000010408 film Substances 0.000 abstract description 14
- 229920000642 polymer Polymers 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、エツチング技術、特に、半導体装置の製造に
おけるウェハ処理工程での半導体ウェハのエツチングに
適用して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an etching technique, and particularly to a technique that is effective when applied to etching a semiconductor wafer in a wafer processing step in the manufacture of semiconductor devices.
［従来の技術；
ウェハ処理工程における半導体ウェハのエツチングにつ
いては、株式会社日本工業技術センター、１９８２年１
１月発行「半導体プロセス技術」、Ｐ１１５に記載され
ている。[Prior art; Regarding etching of semiconductor wafers in the wafer processing process, see Japan Industrial Technology Center Co., Ltd., 1982, 1
It is described in "Semiconductor Process Technology" published in January, page 115.
その慨要は、エツチングすべき薄膜が全面に被着された
半導体ウェハの表面にフォトレジストなどの感光剤を塗
布した後、所定の図形に透光部が形成されたフォトマス
クなどを原版とする露光処理を行うことによって、たと
えば露光部分のみを硬化させ、さらに溶剤などによって
非露光部分を除去する現像処理などを施すことによって
半導体ウェハの表面を所定の図形で隠蔽する感光剤の層
を形成し、この感光剤の層を保護膜としてエツチングを
行うことにより、半導体ウェハの表面に形成されている
所定の物質の薄膜などを、所定の図形に残存させて所定
の図形のパターンを形成するものである。The basic idea is that a photosensitive agent such as photoresist is applied to the surface of a semiconductor wafer, the entire surface of which is covered with a thin film to be etched, and then a photomask or the like with a transparent area formed in a predetermined pattern is used as an original plate. By performing an exposure process, for example, only the exposed areas are hardened, and then a development process is performed to remove the non-exposed areas using a solvent, etc., to form a layer of photosensitizer that hides the surface of the semiconductor wafer in a predetermined pattern. By performing etching using this photosensitive agent layer as a protective film, a thin film of a predetermined substance formed on the surface of a semiconductor wafer is left in a predetermined shape to form a pattern of a predetermined shape. be.
［発明が解決しようとする問題点コ
ところで、上記のような過程で半導体ウェハの表面に所
定の図形に７オトレジストを被着させる場合、現像時に
おけるフォトレジストの残存などの欠陥を防止するため
、フォトレジストの硬化に必要な光量以上の光を照射し
て露光を行ったり、溶剤によるフォトレジストの溶解除
去に必要な最少現像時間以上の現像処理を行うと、半導
体ウェハの表面に被着されるフォトレジストの断面の幅
寸法が、目的の幅寸法よりも減少することは避けられず
、このフォトレジスト層を保護膜とするエツチングによ
って半導体ウェハに形成される所定の物質のパターンの
寸法が目的の寸法よりも小さくなるという問題を生じる
。[Problems to be Solved by the Invention] By the way, when a photoresist is deposited in a predetermined pattern on the surface of a semiconductor wafer in the process described above, in order to prevent defects such as photoresist remaining during development, If exposure is performed using more light than is necessary to harden the photoresist, or if development is performed for a longer time than the minimum development time required to dissolve and remove the photoresist using a solvent, it will adhere to the surface of the semiconductor wafer. It is inevitable that the cross-sectional width of the photoresist will be smaller than the desired width, and the dimensions of the pattern of a predetermined material formed on the semiconductor wafer by etching using this photoresist layer as a protective film will be smaller than the desired width. The problem arises that the size is smaller than the actual size.
このた約、露光時の光量や現像時間などを最適な値から
微調整することによって前記の寸法変１ヒを回避するこ
とが考えられるが、エツチングによって形成されるパタ
ーンの寸法の安定性や再現性が損なわれるなど、種々の
問題があることを本発明者は見いだした。For this reason, it is possible to avoid the above-mentioned dimensional change 1 by finely adjusting the light intensity and development time during exposure from the optimum values, but it is possible to avoid the dimensional stability and reproducibility of the pattern formed by etching. The inventors of the present invention have discovered that there are various problems such as loss of sexual characteristics.
本発明の目的は、再現性および均一性などを損なうこと
なく試料に形成されるパターンの寸法の精度を゛向上さ
せることが可能なエツチング技術を提供することにある
。An object of the present invention is to provide an etching technique that can improve the dimensional accuracy of a pattern formed on a sample without impairing reproducibility or uniformity.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。The above and other objects and novel features of the present invention include:
It will become clear from the description herein and the accompanying drawings.
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの摂要
を簡単に説明すれば、次の通りである。[Means for Solving the Problems] A brief description of the essential features of typical inventions disclosed in this application is as follows.
すなわち、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第１の段階と
、試料およびレジスト層の全面に所定の物質からなる薄
膜を被着させる第２の段階と、レジスト層の側壁部以外
に被着された薄膜を除去する第３の段階と、レジスト層
とこのレジスト層の側壁部に残存する薄膜とで隠蔽され
た試料に対してエツチングを施す第４の段階とを経てエ
ツチングが行われるようにしたものである。That is, the first step is to form a resist layer that hides the surface of the sample in a predetermined shape by photolithography, the second step is to deposit a thin film made of a predetermined substance on the entire surface of the sample and the resist layer, and a third step of removing the thin film deposited on areas other than the sidewalls of the layer; and a fourth step of etching the sample hidden by the resist layer and the thin film remaining on the sidewalls of the resist layer. The etching is performed after the process.
［作用］
上記した手段によれば、たとえば、試料の表面を所定の
図形に隠蔽するレジスト層をフォトリソグラフィによっ
て形成する第１の段階において、レジスト層の幅寸法の
再現性および均一性などを保持する目的で適正な露光お
よび現像処理を行うことに起因して、レジスト層の幅寸
法が所期の寸法から減少する場合でも、第２および第３
の段階を経ることでレジスト層の側壁部に残存される所
定の物質の薄膜によってレジスト層の幅寸法の減少が補
正されるので、再現性および均一性などを損なうことな
くレジスト層を保護膜とするエツチングによって試料に
形成されるパターンの寸法の）ｎ度を向上させることが
できる。[Operation] According to the above-described means, for example, in the first step of forming a resist layer that hides the surface of the sample in a predetermined shape by photolithography, the reproducibility and uniformity of the width dimension of the resist layer can be maintained. Even if the width dimension of the resist layer decreases from the intended dimension due to proper exposure and development processing for the purpose of
Through these steps, the decrease in the width of the resist layer is compensated for by the thin film of a predetermined substance remaining on the sidewalls of the resist layer, so the resist layer can be used as a protective film without impairing reproducibility or uniformity. It is possible to improve the size of the pattern formed on the sample by etching.
［実施例］
第１図（ａ）〜（ｄ）は、本発明の一実施例であるエツ
チング方法を工程ｊ碩に示す説明図であり、第２図は、
このエツチング方法が実施されるエツチング装置の要部
を示す説明図である。[Example] FIGS. 1(a) to 1(d) are explanatory diagrams showing the etching method according to an embodiment of the present invention in step J, and FIG.
FIG. 2 is an explanatory diagram showing the main parts of an etching apparatus in which this etching method is carried out.
始めに、第２図に示されるエツチング装置の概要を説明
する。First, the outline of the etching apparatus shown in FIG. 2 will be explained.
処理室１の内部には、導体で構成される試料台２が設け
られ、この試料台２の上には、たとえば半導体ウェハな
どの試料３が着脱自在に載置されている。A sample stage 2 made of a conductor is provided inside the processing chamber 1, and a sample 3 such as a semiconductor wafer, for example, is removably placed on the sample stage 2.
試料台２の周辺部には、接地電極４が配設されており、
試料台２に容量５を介して接続される高周波電＃ｉ６
（交流電源）から、該試料台２と接地電極４との間に所
定の高周波電力が印加される構造とされているっ
処理室１には、導波管７を介して該処理室１の内部に所
定の周波数のマイクロ波を作用させるマグネトロン８（
プラズマ形成手段）が接続されている。また、処理室１
の周囲には、該処理室１の内部に磁場を形成するソレノ
イド・コイル９が配設されている。A ground electrode 4 is arranged around the sample stage 2.
High frequency electric wire #i6 connected to sample stage 2 via capacitor 5
A predetermined high frequency power is applied between the sample stage 2 and the ground electrode 4 from an AC power supply to the processing chamber 1 via a waveguide 7. A magnetron 8 (
(plasma forming means) is connected. In addition, processing chamber 1
A solenoid coil 9 for forming a magnetic field inside the processing chamber 1 is arranged around the processing chamber 1 .
そして、処理室１の内部にガス供給口１０を通じて流入
される所定の組成の反応ガス１１が、マグネトロン８か
ら導波管７を介して作用されるマイクロ波とソレノイド
・コイル９によって形成される磁場との相互作用によっ
てプラズマ化されるものである。A reaction gas 11 having a predetermined composition, which is introduced into the processing chamber 1 through the gas supply port 10, is exposed to a magnetic field formed by microwaves applied from the magnetron 8 through the waveguide 7 and the solenoid coil 9. It is turned into plasma by interaction with.
また、処理室１の底部には、排気口１２が設けられ、図
示しない真空ポンプなどに接続されることによって、該
処理室１の内部が所定の真空度に排気される構造とされ
ている。Further, an exhaust port 12 is provided at the bottom of the processing chamber 1, and the inside of the processing chamber 1 is evacuated to a predetermined degree of vacuum by being connected to a vacuum pump (not shown) or the like.
以下、本実施例の作用について説明する。The operation of this embodiment will be explained below.
まず、処理室１の内部に位ｉされる、たとえば半導体ウ
ェハなどの試料３は、第１図（ａ）に示されるように、
半導体などからなる基板３ａの全面にエツチングすべき
所定の物質からなる被エツチング膜３ｂが被着されてお
り、さらに、この被エツチングＭ３ｂは、露光および現
像などの第１の段階を経ることによって所定の図形に形
成されたレジスト層１３が被着されている。First, as shown in FIG. 1(a), a sample 3, such as a semiconductor wafer, is placed inside the processing chamber 1.
An etching target film 3b made of a predetermined substance to be etched is adhered to the entire surface of a substrate 3a made of a semiconductor or the like, and further, this etching target M3b is formed into a predetermined film by going through a first step such as exposure and development. A resist layer 13 formed in the shape of is deposited.
ここで、試料３に被着されているレジストＮ１３の実際
の幅寸法Ｗ１ は、前記の第１の段階において、レジス
ト残りなどの欠陥を防止するとともに処理の再現性およ
び均−住などを安定にするため適正な露光および現像を
施すことにより、フォトマスクなどの原版から転写すべ
き所期の寸法ＷＯよりも小さくなっている。Here, the actual width W1 of the resist N13 adhered to the sample 3 is determined in the first step to prevent defects such as resist residue and to stabilize the reproducibility and uniformity of the processing. Therefore, by performing appropriate exposure and development, the size WO becomes smaller than the intended size WO to be transferred from an original plate such as a photomask.
次に、処理室１の内部を所定の真空度に排気するととも
に、ガス供給口１０を通じて、たとえば水素およびハロ
ゲンの少なくとも一つを含有する炭素化合物からなる反
応ガス１１を流入させ、この反応ガス１１はマグネトロ
ン８から導波管７を介して作用されるマイクロ波とソレ
ノイド・コイル９によって形成される磁場との相互作用
によってプラズマ化される。Next, the inside of the processing chamber 1 is evacuated to a predetermined degree of vacuum, and a reaction gas 11 made of, for example, a carbon compound containing at least one of hydrogen and halogen is flowed in through the gas supply port 10. is turned into plasma by the interaction between the microwave applied from the magnetron 8 through the waveguide 7 and the magnetic field formed by the solenoid coil 9.
さらに、試料台２と接地電極４との間に所定の高周波電
力を印加し、反応ガス１１のプラズマと試料３との間に
、第３図に示されるように薄膜１４の堆積速度がイオン
の入射によるエツチング速度よりも澄勢とｔ；る範囲の
直流バイアスを発生させることで、第１図（ｂ）に示さ
れるように、該反応ガス１１を構成する元素の重合物な
どからなる薄膜１４が試料３および該試料３の表面に所
定の図形で被着されているレジスト層１３の全域に被着
される第２の段階が実施される。Furthermore, a predetermined high frequency power is applied between the sample stage 2 and the ground electrode 4, and the deposition rate of the thin film 14 is increased to increase the ion rate between the plasma of the reaction gas 11 and the sample 3, as shown in FIG. As shown in FIG. 1(b), by generating a DC bias in a range where the etching rate is faster than the etching rate due to the incident gas, a thin film 14 made of a polymer of the elements constituting the reaction gas 11 is formed. A second step is carried out in which the resist layer 13 is deposited over the entire surface of the sample 3 and the resist layer 13 that is deposited on the surface of the sample 3 in a predetermined pattern.
この時、前記の直流バイアスの値は、該直流バイアスに
よって加速されて反応ガス１１のプラズマから試料３に
入射されるイオンの入射エネルギが、前記薄膜１４の形
成を阻害しない範囲に制御される。At this time, the value of the DC bias is controlled within a range in which the incident energy of ions accelerated by the DC bias and incident on the sample 3 from the plasma of the reaction gas 11 does not inhibit the formation of the thin film 14.
ここで、反応ガス１１を構成する元素の重合物などから
なる薄膜１４の厚さＷ２ は、レジスト層１３の所期の
幅寸法Ｗ。と実際の幅寸法Ｗ１ との差のほぼ１／２
となるように、第２の段階の継続時間などの諸条件が設
定される。Here, the thickness W2 of the thin film 14 made of a polymer of elements constituting the reaction gas 11 is the intended width W of the resist layer 13. Approximately 1/2 of the difference between and the actual width dimension W1
Conditions such as the duration of the second stage are set so that.
また、反応ガス１１としては、取り扱いの容易さなどか
ら、たとえばＣ２Ｃ１３Ｆ３ やＣ４Ｆｌｌなどが考え
られる。Further, as the reaction gas 11, for example, C2C13F3 or C4Fll can be considered from the viewpoint of ease of handling.
その後、反応ガス１１の組成を、たとえば０２、 Ｓ
Ｆ６ 、 ＮＦ３ などに切り換え、該反応ガス１１の
プラズマを形成するとともに、反応ガス１１のプラズマ
と試料台２に載置される試料３との間の直流バイアスを
適宜制御することにより、この直流バイアスによって加
速されて反応ガス１１のプラズマから試料３の表面にほ
ぼ垂直に入射されるイオンの入射エネルギを大きくして
異方性のエツチングを進行させることにより、試料３お
よびレジスト層１３の表面に被着されている薄膜１４が
、レジスト層１３の側壁部を除いて除去され、笑１図（
Ｃ）に示されるように、厚さＷ２ の薄膜１４がレジス
ト層１３の両側壁に残存される第３０没階が行われる。Thereafter, the composition of the reaction gas 11 is changed to, for example, 02, S
By switching to F6, NF3, etc. to form a plasma of the reaction gas 11, and controlling the DC bias between the plasma of the reaction gas 11 and the sample 3 placed on the sample stage 2 as appropriate, this DC bias can be reduced. The surfaces of the sample 3 and the resist layer 13 are coated by increasing the incident energy of ions that are accelerated by the plasma of the reactive gas 11 and are incident almost perpendicularly onto the surface of the sample 3 to advance anisotropic etching. The attached thin film 14 is removed except for the sidewalls of the resist layer 13, as shown in Figure 1 (Figure 1).
As shown in C), a 30th step is performed in which a thin film 14 having a thickness of W2 remains on both side walls of the resist layer 13.
この結果、試料３の被エツチング膜３ｂを隠蔽するレジ
スト層１３は、所期の幅寸法Ｗ。よりも小さな実際の幅
寸法Ｗ１ が両側壁部に残存する厚さＷ２ の薄膜１４
に補正され、所期の幅寸法Ｗ。As a result, the resist layer 13 that hides the film to be etched 3b of sample 3 has the desired width W. A thin film 14 having a thickness W2 with an actual width W1 smaller than that remaining on both side walls.
The width is corrected to the desired width W.
にほぼ等しくされている。is approximately equal to .
さらに、反応ガス１１のプラズマから直流バイアスによ
って加速されて試料３０表面に入射するイオンによる異
方性のエツチングを継続させることで、第１図Ｉ’ｄ）
に示されるように試料３の被エツチング１ｉＪ３ｂをエ
ツチングすることで、所期の幅寸法Ｗ。のパターン３ｃ
が正確に形成される第４の段階が行われる。Furthermore, by continuing anisotropic etching by ions that are accelerated by a DC bias from the plasma of the reaction gas 11 and incident on the surface of the sample 30,
By etching the etched portion 1iJ3b of sample 3 as shown in , the desired width W is obtained. pattern 3c
A fourth step is carried out in which the is precisely formed.
また、この第４の段階において直流バイアスの値を適宜
制御し、たとえば反応ガス１１を構成する元素の重合物
などの被エツチング膜３ｂの側壁への堆使作用と、試料
３にほぼ垂直に入射するイオンによる異方性のエツチン
グ作用とを同時に進行させることで、反応ガス１１のプ
ラズマに含まれるフリーラジカルなどによる化学的で等
方的なエツチング作用に起因する該被エツチング膜３ｂ
の側壁部の侵食を防止することができる。In addition, in this fourth step, the value of the DC bias is appropriately controlled, so that, for example, the reaction gas 11 has a deposition effect on the side wall of the film to be etched 3b, such as a polymer of elements constituting the reaction gas 11, and an almost perpendicular incidence on the sample 3. By simultaneously proceeding with the anisotropic etching action by ions, the film to be etched 3b is removed due to the chemical and isotropic etching action by free radicals contained in the plasma of the reaction gas 11.
It is possible to prevent erosion of the side wall of the
このように本実施例においては以下の効果を得ることが
できる。In this way, the following effects can be obtained in this embodiment.
（１）、半導体ウェハなどの試料３の表面を所定の図形
にＩ’ｌｌするレジスト層１３をフォトリソグラフィに
よって形成する第１の段階と、マイクロ波と磁場とのｔ
ｂ互作用によって反応ガス１１のプラズマを形成するこ
とで、試料３およびレジスト層１３の全面に反応ガス１
１を構成する元素の重合物などを堆積させて構成される
薄膜１４を被着させる第２の段階と、反応ガス１１のプ
ラズマに含まれるイオンを高周波電力の印加による直流
バイアスによって試料３に垂直に入射させる異方性のエ
ツチングによってレジスト層１３の側壁部以外に被着さ
れた薄膜１４を除去する第３の段階と、レジスト層１３
と該レジスト１１３の側壁部に残存する薄膜１４とで隠
蔽された試料３の被エツチング膜３ｂに対して反応ガス
１１のプラズマに含まれるイオンを高周波電力の印加に
よる直流バイアスによって入射させて異方性のエツチン
グを施す第４の段階とを経てエツチングが行われるため
、たとえば、第１の段階において試料３に対して所定の
図形にレジスト層１３を被着させる際の再現性や均一性
などを保持する目的で適正な露光および現像などを行う
ことに起因して、該レジスト層１３の実際の幅寸法Ｗ１
が所期の幅寸法Ｗ。よりも減少しても、第２および第
３の段階を経ることで、レジスト層１３の両側壁部に残
存される薄膜１４の厚さＷ２ によって、レジスト層１
３の実際の幅寸法Ｗ１ と所期の幅寸法Ｗｏ との差
を補正することができ、試料３に対する所定の図形のレ
ジスト層１３を被着する際の再現性および均一性などを
損なうことなく、レジスト層１３を保護膜とするエツチ
ングによって試料３の被エツチング膜３ｂに所期の幅寸
法Ｗ。でパターン３Ｃを形成することが可能となり、形
成されるパターン３Ｃの寸法精度が向上される。(1) A first step in which a resist layer 13 is formed by photolithography to shape the surface of a sample 3 such as a semiconductor wafer into a predetermined shape, and
By forming a plasma of the reactive gas 11 through b interaction, the reactive gas 1 is spread over the entire surface of the sample 3 and the resist layer 13.
A second step is to deposit a thin film 14 formed by depositing a polymer of elements constituting the sample 3, and to apply ions contained in the plasma of the reaction gas 11 perpendicularly to the sample 3 by applying a DC bias by applying high-frequency power. a third step in which the thin film 14 deposited on areas other than the sidewalls of the resist layer 13 is removed by anisotropic etching applied to the resist layer 13;
Ions contained in the plasma of the reaction gas 11 are made incident on the film to be etched 3b of the sample 3, which is hidden by the thin film 14 remaining on the side wall portion of the resist 113, using a DC bias caused by the application of high-frequency power. Since the etching is performed through a fourth step of applying a specific etching process, for example, the reproducibility and uniformity of applying the resist layer 13 to a predetermined shape on the sample 3 in the first step are evaluated. Due to proper exposure and development for the purpose of retention, the actual width dimension W1 of the resist layer 13
is the desired width dimension W. Even if the thickness W2 of the thin film 14 remaining on both side walls of the resist layer 13 is reduced by going through the second and third stages, the resist layer 1
The difference between the actual width W1 and the intended width Wo of sample 3 can be corrected without impairing the reproducibility and uniformity of depositing the resist layer 13 of a predetermined shape on sample 3. By etching using the resist layer 13 as a protective film, the film to be etched 3b of the sample 3 is etched to a desired width W. It becomes possible to form the pattern 3C in this manner, and the dimensional accuracy of the formed pattern 3C is improved.
（２）、前記（１）の結果、適正な露光および現像など
で試料３にレジスト層１３を形成することに起因する該
レジスト層１３の寸法の減少を、フォトマスクなどの原
版に形成された転写図形の寸法を予め大きくして補正す
ることが不可能な微細なパターン３Ｃの形成が可能とな
る。(2) As a result of (1) above, the reduction in the dimensions of the resist layer 13 caused by forming the resist layer 13 on the sample 3 through appropriate exposure and development, etc., can be reduced by reducing the size of the resist layer 13 formed on the original plate such as a photomask. It becomes possible to form a fine pattern 3C that cannot be corrected by increasing the size of the transferred figure in advance.
（３）、前記（１）の結果、試料３にレジストＮ１３を
形成する際の露光および現像などの諸条件を最適化する
ことができるので、たとえば露光光学系の解像度を最大
限に生かすことが可能となる。(3) As a result of (1) above, it is possible to optimize various conditions such as exposure and development when forming resist N13 on sample 3, so it is possible to make maximum use of the resolution of the exposure optical system, for example. It becomes possible.
〔４）、前記（１）〜（３）の結果、半導体装置の製造
における生産性が向上される。[4) As a result of (1) to (3) above, productivity in manufacturing semiconductor devices is improved.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、第１の段階に
おける露光操作は、通常の光を用いるものに限らず、Ｘ
線、さらには、電子線による直接描画など、いかなる方
式であってもよい。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the exposure operation in the first stage is not limited to using ordinary light;
Any method may be used, such as direct drawing using a line or an electron beam.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ウェハのエツ
チング技術に適用した場合について説明したが、それに
限定されるものではなく、たとえば、フォトリソグラフ
ィによって微細なパターンを形成することが必要とされ
る技術に広く適用できる。The above explanation has mainly been about the application of the invention made by the present inventor to the application field for semiconductor wafers, which is the background of the invention, but the invention is not limited thereto. It can be widely applied to technologies that require the formation of unique patterns.
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly described below.
すなわち、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第１の段階と
、前記試料および前記レジスト層の全面に所定の物質か
らなる薄膜を被着させる第２の段階と、前記レジスト層
の側壁部以外に被着された前記薄膜を除去する第３の段
階と、前記レジスト層と該レジスト層の側壁部に残存す
る前記薄膜とで隠蔽された前記試料に対してエツチング
を施す第４の段階とを経てエツチングが行われるので、
たとえば、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第１の段階第
１の段階において、レジスト層の幅寸法の再現性および
均一性などを保持する目的で適正な露光および現像処理
を行うことに起因して、レジスト層の幅寸法が所期の寸
法から減少する場合でも、第２および第３の段階を経る
ことでレジスト層の側壁部に残存される所定の物質の薄
膜によってレジスト層の幅寸法の減少が補正されるので
、再現性および均一性などを損なうことなくレジスト層
を保護膜とするエツチングによって試料に形成されるパ
ターンの寸法の精度を向上させることができる。That is, a first step of forming a resist layer that hides the surface of the sample in a predetermined shape by photolithography, and a second step of depositing a thin film made of a predetermined substance on the entire surface of the sample and the resist layer. a third step of removing the thin film deposited on areas other than the sidewalls of the resist layer; and etching the sample hidden by the resist layer and the thin film remaining on the sidewalls of the resist layer. Etching is performed after the fourth step of applying
For example, in the first step of forming a resist layer that hides the surface of the sample in a predetermined shape by photolithography, appropriate exposure is performed in order to maintain the reproducibility and uniformity of the width dimension of the resist layer. Even if the width dimension of the resist layer decreases from the intended dimension due to the development process, the prescribed substance remaining on the side wall portion of the resist layer through the second and third steps. Since the thin film compensates for the decrease in the width of the resist layer, it is possible to improve the dimensional accuracy of the pattern formed on the sample by etching using the resist layer as a protective film without impairing reproducibility or uniformity. can.
第１図（ａ）〜（ｄ）は、本発明の一実施例であるエツ
チング方法を工程順に示す説明図、
第２図は、このエツチング方法が実施されるエツチング
装置の要部を示す説明図、
第３図は、本実施例の作用を説明する線図である。
１・・・処理室、２・・・試料台、３・・・試料、３ａ
・・・基板、３ｂ・・・被エツチング膜、３Ｃ・・・パ
ターン、４・・・接地電極、５・・・容量、６・・・高
周波電源（交流電源）、７・・・導波管、８・・・マグ
ネトロン（ブラズ、マ形成手段）、９・・・ソレノイド
・コイル（プラズマ形成手段）、１・０・・・ガス供給
口、１１・・・反応ガス、１２・・・排気口、１３・・
・レジスト層、１４・・・薄膜、’ｖＶｏ ・・・レ
ジスト層１３０所期の幅寸法、Ｗｌ ・・・レジスト層
１３の実際の幅寸法、Ｗ２ ・・・薄膜１４の犀さ。FIGS. 1(a) to (d) are explanatory diagrams showing the steps of an etching method according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing the main parts of an etching apparatus in which this etching method is carried out. , FIG. 3 is a diagram illustrating the operation of this embodiment. 1... Processing chamber, 2... Sample stand, 3... Sample, 3a
...Substrate, 3b... Film to be etched, 3C... Pattern, 4... Ground electrode, 5... Capacitance, 6... High frequency power supply (AC power supply), 7... Waveguide , 8... Magnetron (plasma forming means), 9... Solenoid coil (plasma forming means), 1.0... Gas supply port, 11... Reaction gas, 12... Exhaust port , 13...
- Resist layer, 14... Thin film, 'vVo... Intended width dimension of the resist layer 130, Wl... Actual width dimension of the resist layer 13, W2... Rigidity of the thin film 14.
Claims (1)
ォトリソグラフィによって形成する第１の段階と、前記
試料および前記レジスト層の全面に所定の物質からなる
薄膜を被着させる第２の段階と、前記レジスト層の側壁
部以外に被着された前記薄膜を除去する第３の段階と、
前記レジスト層と該レジスト層の側壁部に残存する前記
薄膜とで隠蔽された前記試料に対してエッチングを施す
第４の段階とからなることを特徴とするエッチング方法
。 ２、前記第２の段階における前記薄膜の形成が、水素お
よびハロゲンの少なくとも一つを含有する炭素化合物か
らなる反応ガスをプラズマ化することによって行われる
ことを特徴とする特許請求の範囲第１項記載のエッチン
グ方法。 ３、前記炭素化合物が、ＣＦ＿４、ＣＨＦ＿３、ＣＨ＿
２Ｆ＿２、Ｃ＿２Ｆ＿６、Ｃ＿３Ｆ＿６、Ｃ＿４Ｆ＿６
、Ｃ＿２ＣｌＦ＿５、Ｃ＿２Ｃｌ＿２Ｆ＿４、Ｃ＿２Ｃ
ｌ＿３Ｆ＿３、ＣＢｒＦ＿３、Ｃ＿２Ｂｒ＿２Ｆ＿４、
ＣＣｌ＿４のうちの少なくとも一つを含むガスであるこ
とを特徴とする特許請求の範囲第２項記載のエッチング
方法。 ４、前記第２および第３の段階と前記第４の段階とを連
続して行うことを特徴とする特許請求の範囲第１項記載
のエッチング方法。 ５、前記第１の段階を経た被処理物が収容される処理室
と、この処理室内に供給される所定の組成の反応ガスの
プラズマを形成するプラズマ形成手段と、前記処理室内
において前記試料を支持する試料台と前記反応ガスのプ
ラズマとの間に交流電力を作用させる際に発生される直
流バイアスを可変に制御することによって、前記反応ガ
スのプラズマから前記試料に入射するイオンの入射エネ
ルギを制御する交流電源とを備えたプラズマ処理装置を
使用し、前記第２および第３の段階と、前記第４の段階
とを前記処理室内において連続して行うことを特徴とす
る特許請求の範囲第２項記載のエッチング方法。 ６、前記処理室内における前記試料および前記レジスト
層の全面に所定の物質からなる薄膜を被着させる第２の
段階は、前記反応ガスのプラズマから前記試料に入射す
るイオンの入射エネルギを、前記薄膜の形成を阻害しな
い範囲に制御することで行われることを特徴とする特許
請求の範囲第５項記載のエッチング方法。 ７、前記プラズマ形成手段が、前記処理室内に磁場を形
成するソレノイド・コイルと、前記処理室内にマイクロ
波を作用させるマグネトロンとからなり、前記処理室内
における前記反応ガスのプラズマの形成が、磁場とマイ
クロ波との相互作用により行われることを特徴とする特
許請求の範囲第５項記載のエッチング方法。 ８、前記交流電源により、前記試料を支持する試料台と
前記反応ガスのプラズマとの間に作用される交流電力が
、周波数がほぼ１００ＫＨｚ〜２７ＭＨｚの範囲の高周
波電力であることを特徴とする特許請求の範囲第５項記
載のエッチング方法。[Claims] 1. A first step of forming a resist layer that hides the surface of the sample in a predetermined shape by photolithography, and depositing a thin film made of a predetermined substance on the entire surface of the sample and the resist layer. a second step of removing the thin film deposited on areas other than the sidewall portions of the resist layer;
An etching method comprising a fourth step of etching the sample hidden by the resist layer and the thin film remaining on the sidewall of the resist layer. 2. Formation of the thin film in the second step is performed by turning a reactive gas made of a carbon compound containing at least one of hydrogen and halogen into plasma. Etching method described. 3. The carbon compound is CF_4, CHF_3, CH_
2F_2, C_2F_6, C_3F_6, C_4F_6
, C_2ClF_5, C_2Cl_2F_4, C_2C
l_3F_3, CBrF_3, C_2Br_2F_4,
3. The etching method according to claim 2, wherein the etching method is a gas containing at least one of CCl_4. 4. The etching method according to claim 1, wherein the second and third steps and the fourth step are performed successively. 5. A processing chamber in which the object to be processed that has passed through the first step is accommodated, a plasma forming means for forming a plasma of a reactive gas of a predetermined composition supplied into the processing chamber, and a plasma forming means for forming a plasma of a reactive gas having a predetermined composition; By variably controlling the DC bias generated when AC power is applied between the supporting sample stage and the reactive gas plasma, the incident energy of ions entering the sample from the reactive gas plasma can be controlled. Claim 1, characterized in that the second and third stages and the fourth stage are performed successively in the processing chamber using a plasma processing apparatus equipped with a controlled AC power supply. The etching method described in Section 2. 6. The second step of depositing a thin film made of a predetermined material on the entire surface of the sample and the resist layer in the processing chamber is to apply the incident energy of ions incident on the sample from the plasma of the reaction gas to the thin film. 6. The etching method according to claim 5, wherein the etching method is controlled within a range that does not inhibit the formation of. 7. The plasma forming means includes a solenoid coil that forms a magnetic field within the processing chamber and a magnetron that applies microwaves within the processing chamber, and the formation of the plasma of the reaction gas within the processing chamber is controlled by the magnetic field. 6. The etching method according to claim 5, wherein the etching method is performed by interaction with microwaves. 8. A patent characterized in that the alternating current power applied between the sample stage supporting the sample and the plasma of the reaction gas by the alternating current power source is high frequency power having a frequency in the range of approximately 100 KHz to 27 MHz. An etching method according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718286A JPS6354728A (en) | 1986-08-25 | 1986-08-25 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718286A JPS6354728A (en) | 1986-08-25 | 1986-08-25 | Etching method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354728A true JPS6354728A (en) | 1988-03-09 |
Family
ID=16370167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19718286A Pending JPS6354728A (en) | 1986-08-25 | 1986-08-25 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6354728A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288021A (en) * | 1986-10-17 | 1988-11-25 | Hitachi Ltd | Method and device for plasma processing |
| US5595941A (en) * | 1994-06-01 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Method of forming fine patterns |
-
1986
- 1986-08-25 JP JP19718286A patent/JPS6354728A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288021A (en) * | 1986-10-17 | 1988-11-25 | Hitachi Ltd | Method and device for plasma processing |
| US5595941A (en) * | 1994-06-01 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Method of forming fine patterns |
| US5688723A (en) * | 1994-06-01 | 1997-11-18 | Mitsubishi Denki Kabushiki Kaisha | Method of forming fine patterns |
| US5710066A (en) * | 1994-06-01 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Method of forming fine patterns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5674375B2 (en) | Plasma processing method and plasma processing apparatus | |
| US10763123B2 (en) | Method for processing workpiece | |
| US8263499B2 (en) | Plasma processing method and computer readable storage medium | |
| US20060049137A1 (en) | Multi-step process for etching photomasks | |
| KR970005035B1 (en) | Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field | |
| JPH0336300B2 (en) | ||
| JP5271267B2 (en) | Mask layer processing method before performing etching process | |
| US20030089680A1 (en) | Method and apparatus for the etching of photomask substrates using pulsed plasma | |
| JP2001168086A (en) | Method of manufacturing semiconductor device and manufacturing apparatus | |
| TWI707382B (en) | Method for processing an object | |
| TW202045749A (en) | Method for processing substrates | |
| KR101097025B1 (en) | Plasma processing method and computer readable storage medium | |
| JPS6354728A (en) | Etching method | |
| TW201729285A (en) | Etching method | |
| JP2851765B2 (en) | Plasma generation method and apparatus | |
| JPS63116428A (en) | Dry etching method | |
| JP2007189153A (en) | Process for fabrication of semiconductor device | |
| JP3172340B2 (en) | Plasma processing equipment | |
| JPS6191930A (en) | Cleaning method of semiconductor substrate | |
| JPS62249420A (en) | Apparatus for plasma treatment | |
| JPH0234453B2 (en) | ||
| JP3176312B2 (en) | Dry etching method for aluminum alloy film | |
| JP2622188B2 (en) | Fine processing method of thin film device | |
| JPH0794485A (en) | Method and apparatus for surface treatment | |
| JPH10274700A (en) | Method for ultramicro machining |