JPS6353593B2

JPS6353593B2 -

Info

Publication number: JPS6353593B2
Application number: JP53161875A
Authority: JP
Inventors: Mitsutoshi Yahagi
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-12-27
Filing date: 1978-12-27
Publication date: 1988-10-24
Also published as: JPS5587985A

Description

【発明の詳細な説明】この発明は、外部スイツチの操作により計数歩
進する計数装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a counting device that performs counting steps by operating an external switch.

従来から、人員、個数等の数量を計数するため
の電子的計数装置は種々実用化されている。この
ような計数装置では、スイツチ操作毎に確実に計
数が行なわれていることを確認するために、スイ
ツチの操作毎に確認音を発生させるようにしたも
のがある。 BACKGROUND ART Various electronic counting devices for counting quantities such as personnel and number of items have been put into practical use. Some of these counting devices generate a confirmation sound every time a switch is operated, in order to confirm that counting is being performed reliably every time the switch is operated.

しかしながら、従来の計数装置においては、計
数中に途中の概算値を知るには、その都度計数装
置の表示部を見なければならず、測定対象物への
注意力がおろそかになり、計数操作を誤まる恐れ
があつた。 However, with conventional counting devices, in order to know the approximate value during counting, it is necessary to look at the display of the counting device each time, which makes it difficult to pay attention to the object to be measured and prevents the counting operation. There was a risk of making a mistake.

この発明は、上述した事情にもとづいてなされ
たもので、計数装置の表示部を見なくても計数値
の概算値を確認することができる計数装置を提供
することを目的とする。 The present invention has been made based on the above-mentioned circumstances, and an object of the present invention is to provide a counting device that allows an approximate value of a count value to be confirmed without looking at the display section of the counting device.

以下、この発明を図面に示す実施例にもとづい
て詳細に説明する。第１図は、この発明による計
数装置を電子時計に組込んだ場合の一実施例を示
す回路構成図である。図において符号１は基準信
号を発生する発振回路であり、この発振回路１か
らの出力信号は、分周回路２で１Hzの信号に分周
され、計時計数回路３に入力される。上記計時計
数回路３では、秒、分、時、日付、曜日、月等の
時刻情報を得ており、この時刻情報はアンド回路
４ａの一方の入力端に送られる。スイツチS₁は時
刻モードとカウンタモードとを切換えるスイツチ
であり、このスイツチ出力はトリガフリツプフロ
ツプ５ａに入力されている。このトリガフリツプ
フロツプ５ａの出力は上記アンド回路４ａの他
方の入力端に加えられると共にアンド回路８ａ，
８ｂに与えられ、トリガフリツプフロツプ５ａの
Ｑ出力はアンド回路４ｂ，４ｃに入力されると共
にアンド回路１０ａ，１０ｂ，１０ｃ，１０ｄに
加えられる。 Hereinafter, the present invention will be explained in detail based on embodiments shown in the drawings. FIG. 1 is a circuit diagram showing an embodiment of a counting device according to the present invention incorporated into an electronic timepiece. In the figure, reference numeral 1 denotes an oscillation circuit that generates a reference signal, and the output signal from the oscillation circuit 1 is frequency-divided into a 1 Hz signal by a frequency divider circuit 2 and input to a counter circuit 3. The counting circuit 3 obtains time information such as seconds, minutes, hours, dates, days of the week, months, etc., and this time information is sent to one input terminal of the AND circuit 4a. Switch _S1 is a switch for switching between time mode and counter mode, and the output of this switch is input to trigger flip-flop 5a. The output of this trigger flip-flop 5a is applied to the other input terminal of the AND circuit 4a, and the AND circuit 8a,
8b, and the Q output of trigger flip-flop 5a is input to AND circuits 4b and 4c, and is also applied to AND circuits 10a, 10b, 10c, and 10d.

またスイツチS₂は時刻モードにおいては時刻表
示と時刻修正とを切換え、カウンタモードにおい
ては計数値表示と特定値設定とを切換えるスイツ
チであり、このスイツチS₂の出力はトリガフリツ
プフロツプ５ｂに入力されている。トリガフリツ
プフロツプ５ｂの出力はアンド回路４ｃのゲー
ト信号として入力されると共に上記アンド回路１
０ａ，１０ｃに入力され、Ｑ出力はアンド回路４
ｂのゲート信号として入力されると共にアンド回
路８ａ，８ｂ，１０ｂ，１０ｄに入力される。 Switch _S2 is a switch that switches between time display and time correction in time mode, and between count value display and specific value setting in counter mode, and the output of switch _S2 is sent to trigger flip-flop 5b. It has been entered. The output of the trigger flip-flop 5b is input as a gate signal to the AND circuit 4c, and is also input to the AND circuit 1.
0a, 10c, Q output is AND circuit 4
It is inputted as a gate signal of gate signal b and is also inputted to AND circuits 8a, 8b, 10b, and 10d.

また、スイツチS₃は、カウンタモードではカウ
ントスイツチとなり、時刻モードでは修正桁選択
スイツチとなるスイツチとなり、このスイツチS₃
は一回操作するごとにワンシヨツト回路１１を介
してワンシヨツト信号が出力されるようになつて
いる。スイツチS₃の操作によるワンシヨツト信号
はアンド回路１０ａを介してカウンタ計数回路１
２及びアンド回路１３ａ，１３ｂに入力されると
共に、アンド回路８ａ，１０ｂを介して設定回路
９に入力される。 In addition, switch S ₃ functions as a count switch in counter mode, and as a correction digit selection switch in time _mode .
A one-shot signal is outputted via the one-shot circuit 11 each time the button is operated. The one shot signal generated by the operation of switch _S3 is sent to counter counting circuit 1 via AND circuit 10a.
2 and AND circuits 13a and 13b, and is also input to setting circuit 9 via AND circuits 8a and 10b.

また、スイツチS₄は、カウンタモードではカウ
ンタ計数回路のリセツトスイツチとなり、時刻モ
ードでは時刻修正スイツチとなるスイツチで、ス
イツチS₄は一回操作するごとにワンシヨツト回路
１４を介してワンシヨツト信号が出力されるよう
になつている。 Further, the switch _S4 is a switch that functions as a reset switch for the counter counting circuit in the counter mode and as a time correction switch in the time mode, and a one shot signal is outputted via the one shot circuit 14 each time the switch _S4 is operated. It is becoming more and more common.

上記スイツチS₄の操作によるワンシヨツト信号
はアンド回路１０ｃを介してカウンタ計数回路１
２、およびフリツプフロツプ１５のリセツト端子
に加えられると共にアンド回路８ｂ，１０ｄを介
して設定回路９に入力される。 The one shot signal generated by the operation of the switch _S4 is sent to the counter counting circuit 1 via the AND circuit 10c.
2 and the reset terminal of flip-flop 15, and is also input to setting circuit 9 via AND circuits 8b and 10d.

上記設定回路９は、スイツチS₁〜S₄の所定の操
作により記憶回路１６に特定値の設定を行うか或
いは計時計数回路３の時刻情報の修正を行なう回
路である。 The setting circuit 9 is a circuit that sets a specific value in the memory circuit 16 or corrects the time information of the counting circuit 3 by predetermined operations of the switches _S1 to _S4 .

上記記憶回路１６の特定値は、前記アンド回路
４ｂに供給されると共に一致回路１７に送られ
る。また、カウンタ計数回路１２の計数値はアン
ド回路４ｃおよび一致回路１７に送られており、
この一致回路１７によりカウンタ計数回路１２の
計数値と記憶回路１６に設定された特定値との一
致を検出し、一致したときは、一致信号を出力
し、この一致信号はフリツプフロツプ１５のセツ
ト端子Ｓに与えられるようになつている。このフ
リツプフロツプ１５の、Ｑ出力はゲート信号と
して夫々アンド回路１３ａ，１３ｂの一方端に与
えられており、これらのアンド回路１３ａ，１３
ｂの他方端にはスイツチS₃の操作に伴うワンシヨ
ツト回路１１からのワンシヨツト信号がアンド回
路１０ａを介して与えられている。そしてアンド
回路１３ａからの出力信号はカウント音発生回路
１８ａに与えられ、第２図イに示す信号がオア回
路１９を介して発音装置２０に与えられ、発音装
置２０は第２図イに応じた発音を行なう。一方、
アンド回路１３ｂからの出力信号が得られた場合
には第２図ロに示す信号がカウント音発生回路１
８ｂから発生されオア回路１９を介して発音装置
２０に与えられ第２図ロに応じた発音が行なわれ
るようになつている。 The specific value in the storage circuit 16 is supplied to the AND circuit 4b and also to the matching circuit 17. Further, the count value of the counter counting circuit 12 is sent to the AND circuit 4c and the coincidence circuit 17,
This coincidence circuit 17 detects a coincidence between the count value of the counter counting circuit 12 and the specific value set in the storage circuit 16, and when they match, outputs a coincidence signal, and this coincidence signal is sent to the set terminal S of the flip-flop 15. It is beginning to be given to The Q output of this flip-flop 15 is given as a gate signal to one end of AND circuits 13a and 13b, respectively.
A one shot signal from the one shot circuit ₁₁ accompanying the operation of the switch S3 is applied to the other end of the switch S3 via the AND circuit 10a. The output signal from the AND circuit 13a is given to the count sound generation circuit 18a, and the signal shown in FIG. Perform pronunciation. on the other hand,
When the output signal from the AND circuit 13b is obtained, the signal shown in FIG.
8b and is applied to the sound generating device 20 via the OR circuit 19, so that the sound according to FIG. 2B is produced.

次に、上記のように構成された計数装置の動作
について説明する。 Next, the operation of the counting device configured as described above will be explained.

まず、通常の時刻モードではトリガフリツプフ
ロツプ５ａの出力信号によりアンド回路４ａが
開かれていて、計時計数回路３の時刻情報が表示
部７にて表示される。この状態でスイツチS₂を操
作してトリガフリツプフロツプ５ｂを反転し、Ｑ
出力が得られると、表示部７を見ながらスイツチ
S₃，S₄を操作することにより、設定回路９から計
時計数回路３に時刻修正信号を送り、その時刻を
修正できる。 First, in the normal time mode, the AND circuit 4a is opened by the output signal of the trigger flip-flop 5a, and the time information of the counting circuit 3 is displayed on the display section 7. In this state, operate switch _S2 to reverse the trigger flip-flop 5b and
When the output is obtained, turn on the switch while looking at the display section 7.
By operating S ₃ and S ₄ , a time correction signal is sent from the setting circuit 9 to the counting circuit 3, and the time can be corrected.

スイツチS₁を操作してカウンタモードに切換え
ると、トリガフリツプフロツプ５ａからのＱ出力
がアンド回路４ｂ、および４ｃに入力し、記憶回
路１６からの記憶データ、あるいはカウンタ計数
回路１２からのカウント信号を選択的に表示部７
に送る状態にある。その後にスイツチS₂を操作し
てカウント動作可能状態（Ｑ出力）にする。こう
してカウントスイツチS₃を操作するごとに、計数
が行なわれる。そしてはじめのうちはカウンタ計
数回路１２のカウント値は記憶回路１６内の特定
値に到つていないので一致回路１７からの一致出
力が得られずフリツプフロツプ１５は側からの
出力があるためスイツチS₃の操作毎にカウント音
発生回路１８ａが駆動され、所定の周波数による
カウント音Ａを発生装置２０より発生させる。ス
イツチS₃の操作によりカウントが進み、記憶回路
１６にて記憶している特定値になると、一致回路
１７より一致信号がフリツプフロツプ１５のセツ
ト端子に入力し、フリツプフロツプ１５の出力
が停止して、Ｑ出力がカウント音発生回路１８ｂ
に入力する。このために、カウント音発生信号
は、第２図ロで設定したカウント音Ｂを発生し、
発音装置にて発音する。こうすれば測定対象物か
ら目を離さずとも、カウント計数中に発生するカ
ウント音の違いを判断して、予め設定しておいた
計数値或いは計数領域に到達したことを確認する
ことができるので、測定対象物への注意力がおろ
そかになつてカウント操作を誤まる等の弊害がな
くなる。 When the switch _S1 is operated to switch to the counter mode, the Q output from the trigger flip-flop 5a is input to the AND circuits 4b and 4c, and the stored data from the memory circuit 16 or the count from the counter counting circuit 12 is input to the AND circuits 4b and 4c. Selectively display signal 7
It is ready to be sent to. After that, operate switch _S2 to enable counting operation (Q output). In this way, each time the count switch _S3 is operated, counting is performed. In the beginning, the count value of the counter counting circuit 12 has not reached the specific value in the memory circuit 16, so no coincidence output is obtained from the coincidence circuit 17, and since the flip-flop 15 has an output from the side, the switch _S3 The count sound generation circuit 18a is driven every time the count sound A is operated, and the generation device 20 generates the count sound A at a predetermined frequency. When the count advances by operating the switch _S3 and reaches the specific value stored in the memory circuit 16, a match signal is input from the match circuit 17 to the set terminal of the flip-flop 15, and the output of the flip-flop 15 is stopped. Output is count sound generation circuit 18b
Enter. For this purpose, the count sound generation signal generates the count sound B set in Figure 2 B,
Pronounce with a sound device. In this way, you can judge the difference in the counting sound that occurs during counting without taking your eyes off the object to be measured, and confirm that the preset count value or counting area has been reached. This eliminates negative effects such as erroneous counting operations caused by neglecting to pay attention to the object to be measured.

次に、この発明による他の実施例を第３図に示
した回路構成図にもとづいて詳細に説明する。計
時計数回路３の時刻情報はアンド回路４ａに送ら
れ、トリガフリツプフロツプ５の出力が得られ
ているとき、オア回路６を介して表示部７にて表
示される。また上記トリガフリツプフロツプ５の
Ｑ出力信号は、アンド回路４ｂのゲート信号とし
て入力しており、スイツチS₁の操作によりトリガ
フリツプフロツプが反転されると、カウンタ計数
回路２１の計数値をオア回路６を介して表示部７
に表示するようになつている。 Next, another embodiment of the present invention will be described in detail based on the circuit diagram shown in FIG. Time information from the counting circuit 3 is sent to an AND circuit 4a, and displayed on a display section 7 via an OR circuit 6 when the output from the trigger flip-flop 5 is obtained. The Q output signal of the trigger flip-flop 5 is input as a gate signal to the AND circuit 4b, and when the trigger flip-flop is inverted by operating the switch _S1 , the count value of the counter counting circuit 21 is through the OR circuit 6 to the display section 7
It is now displayed in

上記カウンタ計数回路２１は計数値の桁ごとに
10進のカウント計数部２１ａ，２１ｂ，２１ｃ，
２１ｄを具備している。上記カウント計数部２１
ａは１位の桁、２１ｂは10位の桁、２１ｃは100
位の桁、２１ｄは1000位の桁を計数するように構
成されており、上記カウンタ計数回路２１には、
カウントスイツチS₃の操作毎にワンシヨツト回路
１１からカウント信号が入力し、＋１される。ま
た上記ワンシヨツト回路１１からのカウント信号
はアンド回路２２ａ，２２ｂ，２２ｃ，２２ｄに
それぞれ入力されている。上記カウント計数部２
１ａ〜２１ｄから発生されるキヤーリ信号はフリ
ツプフロツプ２４ａ〜２４ｄのセツト端子に加え
られる。 The counter counting circuit 21 is configured for each digit of the counted value.
Decimal count counting units 21a, 21b, 21c,
21d. The above count counting section 21
a is the 1st digit, 21b is the 10th digit, 21c is 100
The digit 21d is configured to count the 1000th digit, and the counter counting circuit 21 includes:
Each time the count switch _S3 is operated, a count signal is input from the one shot circuit 11 and is incremented by one. Further, the count signal from the one-shot circuit 11 is input to AND circuits 22a, 22b, 22c, and 22d, respectively. The above count counting section 2
The carry signals generated from 1a-21d are applied to the set terminals of flip-flops 24a-24d.

また、上記フリツプフロツプ２４ａ〜２４ｄの
各Ｑ出力はワンシヨツト回路１１からの信号と共
に夫々アンド回路２２ａ〜２２ｄに与えられる。
アンド回路２２ａ〜２２ｄの各出力は夫々カウン
ト音発生回路２３ａ，２３ｂ，２３ｃ，２３ｄに
与えられる。フリツプフロツプ２４ａのリセツト
端子にはフリツプフロツプ２４ｂ，２４ｃ，２４
ｄの各Ｑ出力がオア回路２５を介して与えられ、
フリツプフロツプ２４ｂのリセツト端子にはフリ
ツプフロツプ２４ｃ，２４ｄの各Ｑ出力がオア回
路２６を介して与えられ、フリツプフロツプ２４
ｃのリセツト端子にはフリツプフロツプ２４ｄの
Ｑ出力、オア回路２７を介して与えられている。 The Q outputs of the flip-flops 24a-24d are applied together with the signal from the one-shot circuit 11 to AND circuits 22a-22d, respectively.
Each output of AND circuits 22a to 22d is applied to count sound generation circuits 23a, 23b, 23c, and 23d, respectively. Flip-flops 24b, 24c, 24 are connected to the reset terminal of flip-flop 24a.
Each Q output of d is given via an OR circuit 25,
The Q outputs of the flip-flops 24c and 24d are applied to the reset terminal of the flip-flop 24b via an OR circuit 26.
The Q output of the flip-flop 24d is applied via the OR circuit 27 to the reset terminal of the flip-flop 24d.

また、スイツチS₄はリセツトスイツチであり、
このスイツチS₄の操作出力はワンシヨツト回路１
４に与えられ、このワンシヨツト回路１４からの
リセツト信号はカウンタ計数回路２１のリセツト
端子に与えられると共にオア回路２６，２７を介
してフリツプフロツプ２４ｂ，２４ｃのリセツト
端子に与えられる。又、ワンシヨツト回路１４か
らのリセツト信号はフリツプフロツプ２４ｄのリ
セツト端子に直接与えられると共にフリツプフロ
ツプ２４ａのセツト端子に与えられる。 In addition, switch _S4 is a reset switch,
The operation output of this switch S ₄ is one-shot circuit 1.
The reset signal from the one-shot circuit 14 is applied to the reset terminal of the counter counting circuit 21, and is also applied via OR circuits 26 and 27 to the reset terminals of flip-flops 24b and 24c. Further, the reset signal from the one-shot circuit 14 is applied directly to the reset terminal of the flip-flop 24d and also to the set terminal of the flip-flop 24a.

上記各カウント音発生回路２３ａ，２３ｂ，２
３ｄからの出力信号はオア回路２８を介して発音
装置２９に与えられており、各カウント音発生回
路に設定された夫々異つた所定のカウント音Ａ〜
Ｄを発生するように構成されている。 Each of the above count sound generation circuits 23a, 23b, 2
The output signal from 3d is given to the sound generation device 29 via the OR circuit 28, and the output signal is given to the sound generation device 29 through the OR circuit 28, and the output signal is sent to the sound generation device 29, which generates a different predetermined count sound A~ set in each count sound generation circuit.
It is configured to generate D.

次に、上記のように構成された他の実施例にお
ける動作について説明する。まず、計数装置とし
て使用する場合は、スイツチS₁を操作してトリガ
フリツプフロツプ５のＱ出力信号によりアンド回
路４ｂのゲートを開いて、カウンタ計数回路２１
の計数値を表示できるようにする。つづいて、リ
セツトスイツチS₄を操作すると、ワンシヨツト回
路１４からのリセツト信号によりカウンタ計数回
路２１がクリヤーされると共にフリツプフロツプ
２４ａがセツトされる。この状態で、カウントス
イツチS₃を操作する毎にワンシヨツト回路１１か
らのカウント信号はカウンタ計数回路２１を＋１
歩進させると共にアンド回路２２ａを介してカウ
ント音発生回路２３ａを駆動し、カウント音Ａを
発音装置２９より発生する。また、カウントが進
み、カウンタ計数回路２１の計数値が９から10に
なる時に、カウント計数部２１ａからキヤリー信
号が出力されてフリツプフロツプ２４ｂがセツト
されると共に、このフリツプフロツプ２４ｂのＱ
出力信号により、フリツプフロツプ２４ａがリセ
ツトしてカウント音発生回路２３ａに代わつて、
カウント音発生回路２３ｂを駆動し、スイツチが
操作される毎にカウント音Ｂを発音装置２９より
発生させる。 Next, the operation of another embodiment configured as described above will be explained. First, when using it as a counting device, operate the switch _S1 to open the gate of the AND circuit 4b using the Q output signal of the trigger flip-flop 5.
Enable to display the count value. Subsequently, when the reset switch _S4 is operated, the counter counting circuit 21 is cleared by the reset signal from the one-shot circuit 14, and the flip-flop 24a is set. In this state, each time the count switch _S3 is operated, the count signal from the one shot circuit 11 increases the counter counting circuit 21 by +1.
While stepping, the count sound generation circuit 23a is driven via the AND circuit 22a, and the count sound A is generated from the sound generation device 29. Further, when the count progresses and the count value of the counter counting circuit 21 changes from 9 to 10, a carry signal is output from the count counting section 21a, and the flip-flop 24b is set, and the Q of this flip-flop 24b is set.
The flip-flop 24a is reset by the output signal, and instead of the count sound generation circuit 23a,
The count sound generation circuit 23b is driven, and the count sound B is generated from the sound generation device 29 every time the switch is operated.

以下同様にカウントが進み、カウンタ計数回路
２１の計数値が99から100になる時、並びに999か
ら1000になる時にフリツプフロツプ２４ｃ，２４
ｄをセツトして夫々カウント音発生回路２３ｃ，
２４ｄを駆動し、スイツチが操作される毎に夫々
カウント音Ｃ，Ｄを発音装置２９から発生させ
る。 Thereafter, the count progresses in the same manner, and when the count value of the counter counting circuit 21 goes from 99 to 100, and when it goes from 999 to 1000, the flip-flops 24c and 24
d, and the count sound generating circuit 23c,
24d, and the sound generating device 29 generates count sounds C and D, respectively, each time the switch is operated.

このように、上記実施例では、計数値の領域を
桁数によつて区分し、各桁数毎にカウント音を相
違させて発音させるようにしたので、計数中に計
数対象物から目を離さなくとも概算の計数値が判
別できる。 In this way, in the above embodiment, the area of the counted value is divided according to the number of digits, and a different count sound is emitted for each number of digits, so that it is possible to avoid taking your eyes off the object to be counted during counting. At least an approximate count value can be determined.

なお、この発明におけるカウント音は、周波数
の違いによる高低の違いだけでなく、音質、音程
などを変化させて、所定の計数値或いは計数領域
が判別できるようにしても良いものである。 Note that the count sound in the present invention may not only have a difference in pitch due to a difference in frequency, but also may be made by changing the sound quality, pitch, etc. so that a predetermined count value or count area can be discriminated.

また、カウント音を異ならせる計数値の領域は
上記２つの実施例に限らず例えばある特定値を２
つ設定して、この特定値の間だけカウント音を異
ならせて、その区間を計数していることを知らせ
るようにすることもできるし、また、ある数を計
数する毎にカウント音を異ならせる例えば０〜
９、10〜19、20〜29、…の領域の夫々でカウント
音を異ならせてそのカウント音で何十位を計数し
ているかを知らせるようにすることもできる。更
に、予め設定した特定値例えば桁数が変わる値の
みカウント音を変えその特定値に達したことを知
らせるようにすることもできる。 Furthermore, the area of the count value that makes the count sound different is not limited to the above two embodiments.
You can also set a count sound that differs only during this specific value to let you know that you are counting in that section, or you can set a count sound that differs every time you count a certain number. For example 0~
It is also possible to make different count sounds for each of the areas 9, 10 to 19, 20 to 29, etc., and use the count sounds to indicate which decimal place is being counted. Furthermore, it is also possible to change the count sound only for a preset specific value, such as a value where the number of digits changes, to notify that the specific value has been reached.

以上詳細に説明したように本発明による計数装
置は、外部操作スイツチS₃と、この外部操作スイ
ツチの操作信号を計数する計数回路１２，２１
と、前記外部操作スイツチの操作毎に駆動信号が
供給されて確認音を発生する報音装置２０，２９
とを備えた計数装置に於いて、前記外部操作スイ
ツチの操作により前記計数回路で計数される計数
値があらかじめ定められた値になつたことを記憶
する記憶手段１５，２４ａ〜２４ｄと、この記憶
手段からの記憶出力信号によつて前記外部操作ス
イツチが操作される毎に前記駆動信号とは異なる
報音用駆動信号を前記駆動信号に換えて前記報音
装置に供給する報音切換制御手段１３ａ，１３
ｂ，１８ａ，１８ｂ，１９，２２ａ〜２２ｄ，２
３ａ〜２３ｄ，２８と、リセツトスイツチS₄と、
このリセツトスイツチの操作によつて前記計数回
路及び前記記憶手段の両方をリセツトするリセツ
ト信号を出力するリセツト信号出力手段１４，１
０ｃ，２６，２７とを具備したので表示部を見な
くとも音で計数値の概算値がわかり、使用者は測
定対象物に十分注意を払うことができるので確実
に誤操作を防止でき、正確な計数が行なえるもの
である。 As described above in detail, the counting device according to the present invention includes an external operation switch _S3 and counting circuits 12 and 21 for counting operation signals of this external operation switch.
and a sound alarm device 20, 29 which generates a confirmation sound by being supplied with a drive signal each time the external operation switch is operated.
A counting device comprising: storage means 15, 24a to 24d for storing that the count value counted by the counting circuit has reached a predetermined value by operation of the external operation switch; Alarm switching control means 13a which converts an alarm drive signal different from the drive signal into the drive signal and supplies it to the alarm apparatus each time the external operation switch is operated by a stored output signal from the means; ,13
b, 18a, 18b, 19, 22a-22d, 2
3a to 23d, 28, reset switch _S4 ,
Reset signal output means 14, 1 outputs a reset signal for resetting both the counting circuit and the storage means by operating this reset switch.
0c, 26, and 27, the approximate value of the count value can be heard by sound without looking at the display, and the user can pay sufficient attention to the object to be measured, which can reliably prevent erroneous operation and ensure accurate measurement. It is something that can be counted.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、この発明を電子時計に適用した場合
の実施例を示す回路構成図、第２図イ，ロは、こ
の発明によるカウント音発生回路から出力される
信号の波形図、第３図は、この発明の他の実施例
を示す回路構成図である。３……計時計数回路、７……表示部、９……設
定回路、１２……カウンタ計数回路、１６……記
憶回路、１７……一致回路、１８ａ，１８ｂ……
カウント音発生回路、２０……発音装置、２１…
…カウンタ計数回路、２１ａ〜２１ｄ……カウン
ト計数部、２３ａ〜２３ｄ……カウント音発生回
路、２９……発音装置。 FIG. 1 is a circuit configuration diagram showing an embodiment in which the present invention is applied to an electronic timepiece, FIG. FIG. 2 is a circuit configuration diagram showing another embodiment of the present invention. 3... Counting circuit, 7... Display section, 9... Setting circuit, 12... Counter counting circuit, 16... Memory circuit, 17... Matching circuit, 18a, 18b...
Counting sound generation circuit, 20... Sound generation device, 21...
... Counter counting circuit, 21a to 21d... Count counting section, 23a to 23d... Count sound generation circuit, 29... Sound generating device.

Claims

【特許請求の範囲】[Claims]

１外部操作スイツチと、この外部操作スイツチ
の操作信号を計数する計数回路と、前記外部操作
スイツチの操作毎に駆動信号が供給されて確認音
を発生する報音装置とを備えた計数装置に於い
て、前記外部操作スイツチの操作により前記計数
回路で計数される計数値があらかじめ定められた
値になつたことを記憶する記憶手段と、この記憶
手段からの記憶出力信号によつて前記外部操作ス
イツチが操作される毎に前記駆動信号とは異なる
報音用駆動信号を前記駆動信号に換えて前記報音
装置に供給する報音切換制御手段と、リセツトス
イツチと、このリセツトスイツチの操作によつて
前記計数回路及び前記記憶手段の両方をリセツト
するリセツト信号を出力するリセツト信号出力手
段とを具備したことを特徴とする計数装置。1. A counting device equipped with an externally operated switch, a counting circuit that counts the operation signal of the externally operated switch, and an alarm device that generates a confirmation sound when a drive signal is supplied each time the externally operated switch is operated. a storage means for storing that the count value counted by the counting circuit reaches a predetermined value due to the operation of the external operation switch; and a memory output signal from the storage means to control the external operation switch. a sound alarm switching control means which converts a sound alarm drive signal different from the drive signal into the drive signal and supplies the sound alarm device to the sound alarm device each time the sound alarm is operated; a reset switch; A counting device comprising: reset signal output means for outputting a reset signal for resetting both the counting circuit and the storage means.