JPS6352202A - Digital control method and circuit - Google Patents
Digital control method and circuitInfo
- Publication number
- JPS6352202A JPS6352202A JP62158790A JP15879087A JPS6352202A JP S6352202 A JPS6352202 A JP S6352202A JP 62158790 A JP62158790 A JP 62158790A JP 15879087 A JP15879087 A JP 15879087A JP S6352202 A JPS6352202 A JP S6352202A
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- output
- digital
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000004044 response Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 21
- 229920005994 diacetyl cellulose Polymers 0.000 description 12
- 238000012886 linear function Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
- H03H11/265—Time-delay networks with adjustable delay
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル制御方法及びデジタル制’＜’ＩＪ
回路に関し、特に、制御Ｊ電圧に対して、被制御回路の
出力が非線形応答をする回路の為のデジタル制御方法及
びデジタル制御回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a digital control method and a digital system '<'IJ
The present invention relates to circuits, and particularly to a digital control method and a digital control circuit for a circuit in which the output of a controlled circuit responds nonlinearly to a control J voltage.
〔従来技術及び発明が解決しようとする問題点〕各種回
路の出力をアナログ制ｉ１１電圧によって変化させるこ
とは、従来から広く行われている。例えば増幅器の利得
制御、発振器の発振周波数制御、遅延回路の遅延時間制
御、減衰器の減衰度制御、フィルタの特性制御など多く
の事例がある。斯かる回路をアナログ制御電圧で制御す
る場合、一般に回転型又はスライド型のポテンショメー
タなどにより行っている。この場合、制御分解能を原理
的には無限小にとれる。しかし、制御ｌ電圧と被制御回
路の出力応答との関係は、一般に非線形であるので、制
？ｉｌｔ圧の変化量に厳密に比例した出力の変化量は期
待できず、特に高精度の調整を必要とする場合には、回
路の非線形性が無視できない。[Prior Art and Problems to be Solved by the Invention] It has been widely practiced in the past to vary the outputs of various circuits using analog i11 voltages. For example, there are many examples such as gain control of an amplifier, oscillation frequency control of an oscillator, delay time control of a delay circuit, attenuation degree control of an attenuator, and filter characteristic control. When such a circuit is controlled using an analog control voltage, it is generally performed using a rotary or slide type potentiometer. In this case, the control resolution can be made infinitely small in principle. However, since the relationship between the control l voltage and the output response of the controlled circuit is generally nonlinear, is it possible to control it? The amount of change in output that is strictly proportional to the amount of change in ilt pressure cannot be expected, and the nonlinearity of the circuit cannot be ignored, especially when highly accurate adjustment is required.
また、最近のマイクロプロセッサ（ＭＰＵ）を搭載した
機器に応用する場合には、当然制御電圧をデジタル制御
する必要性が生じる。デジタル制御データをデジタル・
アナログ変換器（ＤＡＣ）でアナログ信号に変換して制
御電圧とすることは、従来から行われている。デジタル
制御による制御電圧の制御分解能を向上する為には、デ
ジタル制御データのビット数を増加すればよい、しかし
、それは技術的にもコスト的にも限界があって、デジタ
ル制御分解能は、アナログ制御の場合のように小さくで
きず、デジタル制御特有の誤差を生じる。更に、制御電
圧を等分割する限り、制御電圧に対して被制御ｎ回路の
出力応答が非線形であるので、制御電圧の任意の最小分
割区間に対する出力の変化量は一定にならない、すなわ
ち、出力の変化率が一定でないにも拘らず、制御電圧を
等間隔に分割する為出力の変化率の大きい部分では制？
ＩＩＪ圧分解能に対する出力の変化量は大きくなって制
御分解能の不足をきたすので、高精度の制御の場合には
無視できない、逆に出力の変化率が小さい部分では制御
電圧分解能に対する出力の変化量は、極めて小さくなっ
てしまい、制御分解能を必要以上に小さくする結果とな
りかねない。Furthermore, when applied to equipment equipped with a recent microprocessor (MPU), it is naturally necessary to digitally control the control voltage. Digital control data
It has been conventionally practiced to convert an analog signal into an analog signal using an analog converter (DAC) and use it as a control voltage. In order to improve the control resolution of the control voltage by digital control, it is possible to increase the number of bits of digital control data.However, there are technical and cost limits to this, and the digital control resolution is higher than that of analog control. cannot be made as small as in the case of , resulting in errors peculiar to digital control. Furthermore, as long as the control voltage is divided equally, the output response of the controlled n circuits is nonlinear with respect to the control voltage, so the amount of change in the output for any minimum division interval of the control voltage will not be constant. Even though the rate of change is not constant, the control voltage is divided into equal intervals, so is it possible to control the area where the rate of change in the output is large?
The amount of change in output with respect to IIJ pressure resolution becomes large and causes a lack of control resolution, so it cannot be ignored in the case of high-precision control.On the other hand, in areas where the rate of change in output is small, the amount of change in output with respect to control voltage resolution becomes , becomes extremely small, which may result in making the control resolution smaller than necessary.
従って制御電圧に対して被制御回路の出力応答が非線形
である回路をデジタル制御する場合、制御電圧を等間隔
に分割することは適当な方法ではない、即ち、非線形な
出力を制御する場合には、出力の変化率が大きい部分で
は制御分解能を小さくし、出力の変化率が小さい部分で
は制御分解能をあまり小さくしないという方法で制御す
ることが望ましい、こうすれば制御電圧を等分割して−
様な分解能で制御する場合に比べ、非線形応答の特性に
応じて適当な分解能でデジタル制御することが可能とな
り、実質的に制御誤差が減少できる。Therefore, when digitally controlling a circuit in which the output response of the controlled circuit is nonlinear with respect to the control voltage, dividing the control voltage into equal intervals is not an appropriate method. It is desirable to control by reducing the control resolution in areas where the rate of change in the output is large, and not reducing the control resolution too much in areas where the rate of change in the output is small.In this way, the control voltage can be divided equally and -
Compared to the case where control is performed with various resolutions, digital control can be performed with an appropriate resolution according to the characteristics of the nonlinear response, and control errors can be substantially reduced.
また厳密には、どんなに分解を小さくしても、制御分解
能以下の区間で、出力応答は非線形となるが、必要な精
度を保証する範囲で非線形出力応答を線形近似すること
が望ましい、線形近似することにより、非線形回路の制
御が実質的に線形回路と同じように可能になる。Strictly speaking, no matter how small the decomposition is, the output response will be nonlinear in the interval below the control resolution, but it is desirable to linearly approximate the nonlinear output response within a range that guarantees the necessary accuracy. This allows nonlinear circuits to be controlled substantially in the same way as linear circuits.
従って本発明の目的は、制；ｎ電圧に対して被制御ル回
路の出力応答が非線形である回路のデジタル制御方法及
びそのデジタル制御回路を提供することであって、この
デジタル制御方法及び回路によって非線形出力応答の特
性に即した制御及び必要精度を保証する範囲での線形近
似制御を可能にすることである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a digital control method and a digital control circuit for a circuit in which the output response of a controlled circuit is non-linear with respect to a controlled voltage. The objective is to enable control in accordance with the characteristics of nonlinear output response and linear approximation control within a range that guarantees the required accuracy.
本発明によるデジタル制御方法は、制御電圧に対して被
制御回路の出力応答が非線形である回路を制御する為に
、先ず制御電圧を可変範囲全域にわたり順次変化させ、
被制御回路の出力を検出し、制御電圧ではなく、その出
力の可変範囲全域を２’個の等間隔な区間に分割する。In the digital control method according to the present invention, in order to control a circuit in which the output response of the controlled circuit is nonlinear with respect to the control voltage, first, the control voltage is sequentially varied over the entire variable range,
The output of the controlled circuit is detected, and the entire variable range of the output, rather than the control voltage, is divided into 2' equally spaced sections.
この時出力の各区間に対応する制御電圧の各区間は、制
御電圧と出力の関係が非線形であるので等間隔にはなら
ない。At this time, each section of the control voltage corresponding to each section of the output is not equally spaced because the relationship between the control voltage and the output is nonlinear.
この制御電圧の各区間を各区間内で各々線形近似するよ
うに２Ｎ個の微小区間に各々等分割する。Each section of this control voltage is equally divided into 2N minute sections so that each section is linearly approximated.
こうすると２＋″個の区間の中で出力の変化率が大きい
区間では制御電圧の変化量（即ち、制御電圧の分解能）
は小さくなり、逆に出力の変化率が小さい区間では制御
電圧の変化量（制御電圧の分解能）は大きくなる。また
、これら２′４個の区間は、各々が区間内で変化率一定
の線形関数として近似される。全体として、被制御ｎ回
路の非線形出力応答関数は、２′４個の線形関数の集合
として近似される０分割数２Ｈ及び２Ｎを適宜設定して
必要な精度を実現できる。In this way, in the section where the rate of change in the output is large among the 2+'' sections, the amount of change in the control voltage (i.e., the resolution of the control voltage)
becomes small, and conversely, in a section where the rate of change in the output is small, the amount of change in the control voltage (resolution of the control voltage) becomes large. Further, each of these 2'4 sections is approximated as a linear function with a constant rate of change within the section. Overall, the nonlinear output response function of the n controlled circuits can be approximated as a set of 2'4 linear functions, and the necessary accuracy can be achieved by appropriately setting the zero division numbers 2H and 2N.
本発明によるデジタル制御回路は、（？ｌ ＋ Ｎ）ビ
ットのデジタル制御データにより制御される。この上位
Ｍビットの値ｍは第１及び第２ランダム・アクセス・メ
モリ（ＲＡＭ）のアドレスＩ旨定をする。第１ ＲＡＭ
の各アドレスには、被制御回路の出力範囲を２′４等分
する為の制御電圧を発生するのに必要なデータを予め格
納している。第１ ＲＡＭの出力は、第１ ＤＡＣに入
力し、第１ ＤＡＣの出力は粗調整用制御電圧となる。The digital control circuit according to the present invention is controlled by (?l + N) bits of digital control data. The value m of the upper M bits defines the address I of the first and second random access memories (RAMs). 1st RAM
Data necessary for generating control voltages for dividing the output range of the controlled circuit into 2'4 equal parts is stored in each address in advance. The output of the first RAM is input to the first DAC, and the output of the first DAC becomes a coarse adjustment control voltage.
−力筒２ ＲＡＭの出力は第２ ＤＡＣに入力し、第２
ＤＡＣの出力は任意のｍと（ｓ＋１）の間の粗調整用
制御電圧の線形的イ頃き電圧となるように第２ ＲＡＭ
のアドレスデータは予め調整されている。第２ ＤＡＣ
の出力と下位Ｎビットのデジタル制御御データの値ｎを
乗算器に入力し、その積を微調整用制御電圧とする。粗
調整用制御電圧と微調整用制御電圧が加算器で加算され
て、本発明のデジタル制御回路による制御電圧となる。-The output of power cylinder 2 RAM is input to the second DAC,
The output of the DAC is set to the second RAM so that the output is a linear voltage of the coarse adjustment control voltage between arbitrary m and (s+1).
The address data of is adjusted in advance. 2nd DAC
The output and the value n of the digital control data of the lower N bits are input to a multiplier, and the product is used as the fine adjustment control voltage. The coarse adjustment control voltage and the fine adjustment control voltage are added by an adder to form a control voltage by the digital control circuit of the present invention.
第２図は、本発明によるデジタル制御方法及びデジタル
制御回路を制御電圧に対して非線形応答する被制御回路
に応用する場合の原理を示すブロック図である。ここで
は被制御回路α匂として、入力及び出力端子を有し、入
出力間の伝達関数を制御電圧Ｖｃで制御する場合を示し
ているが、被制御回路α旧よ制御電圧入力端子以外に入
力端子を持たないものでも良い０本発明のデジタル制御
方法によれば（Ｍ＋Ｎ）ビットのデジタル制御データに
より被制御回路α（至）を制御する場合、先ず被制御回
路の非線形出力を全範囲に渡り２Ｍ個の等区間に分割す
る。これら出力の各分割点に対応する制御電圧の各個は
、被制御回路αｌの非線形性の為に等間隔にならない、
即ち、２″′個の各区間に於て、出力の変化率の大きい
区間に対応する制御電圧の区間の変化量は小さく、出力
の変化率の小さい区間に対応する制御電圧の区間の変化
量は大きくなる。FIG. 2 is a block diagram showing the principle of applying the digital control method and digital control circuit according to the present invention to a controlled circuit that responds nonlinearly to a control voltage. Here, a case is shown in which the controlled circuit α has input and output terminals, and the transfer function between the input and output is controlled by the control voltage Vc. According to the digital control method of the present invention, when controlling the controlled circuit α (to) using (M+N) bits of digital control data, first, the nonlinear output of the controlled circuit is controlled over the entire range. Divide into 2M equal intervals. Each of the control voltages corresponding to each division point of these outputs is not equally spaced due to the nonlinearity of the controlled circuit αl.
That is, in each of the 2'' sections, the amount of change in the control voltage section corresponding to the section where the rate of change in the output is large is small, and the amount of change in the section of the control voltage corresponding to the section where the rate of change in the output is small is the amount of change. becomes larger.
次に、これら等間隔ではない２Ｍ個の制御電圧の各区間
を夫々２Ｎ個の微小部分に等分割する。こうすると、制
御電圧の分解能は出力の変化率の大きい区間に対しては
小さくなり、出力の変化率の小さい区間に対しては大き
くなるので、非線形被制御回路０υの為の合理的な線形
近似デジタル制御が可能となる。また、本発明のデジタ
ル制御方法を実現する為の回路が線形近似デジタル制御
回路Ｃ！俤である。このデジタル制御回路な鴫は（Ｍ
＋ Ｎ）ビットのデジタル制御データに応じて、被制御
回路０乃の制御電圧に対する非線形出力応答に対し、合
理的に線形近似（折線近似）したアナログ制ｆｆｌ電圧
Ｖｃを発生する。この回路の詳細な構成については後述
する。Next, each of these 2M non-equally spaced control voltage sections is equally divided into 2N minute portions. In this way, the resolution of the control voltage becomes smaller for sections where the rate of change of the output is large, and becomes larger for sections where the rate of change of the output is small, so a reasonable linear approximation for the nonlinear controlled circuit 0υ is possible. Digital control becomes possible. Further, a circuit for realizing the digital control method of the present invention is a linear approximation digital control circuit C! It's a cloud. This digital control circuit is (M
+ N) bits of digital control data, an analog-controlled ffl voltage Vc that is reasonably linearly approximated (broken line approximation) is generated for the nonlinear output response to the control voltage of the controlled circuit 0 to. The detailed configuration of this circuit will be described later.
本発明の好適実施例として、第３図に示したブロック図
は、非線形被制御回路として可変遅延回路α場を利用し
て構成したデジタル遅延ｌ制御装置ＧＯ＋を示している
。この実施例で使用している可変遅延回路の１例は、米
国特許出願第８４６，３２０号（日本特許出願６２−６
０８８２号「可変遅延回路」に対応）の明細書に開示し
ているように、複数のインダクタを直列接続し、各接続
点と接地間にデカップリング（減結合）コンデンサーと
可変容量ダイオードとの直列回路を夫々接続し、これら
の可変容量ダイオードに共通の可変制御電圧を印加する
ものである。この可変遅延回路の遅延時間は制御電圧の
変化に対し連続的に変化するが、厳密に言えば、制御電
圧に対する出力応答（遅延時間の変化）は非線形になっ
ている。As a preferred embodiment of the present invention, the block diagram shown in FIG. 3 shows a digital delay l control device GO+ constructed using a variable delay circuit α field as a nonlinear controlled circuit. One example of the variable delay circuit used in this example is U.S. Patent Application No. 846,320 (Japanese Patent Application No. 62-6).
As disclosed in the specification of No. 0882 "Variable Delay Circuit"), multiple inductors are connected in series, and a decoupling capacitor and a variable capacitance diode are connected in series between each connection point and ground. The circuits are connected to each other and a common variable control voltage is applied to these variable capacitance diodes. Although the delay time of this variable delay circuit changes continuously in response to changes in the control voltage, strictly speaking, the output response (change in delay time) to the control voltage is nonlinear.
第３図のデジタル遅延制御装置叫に於て、入力信号Ｖｉ
ｎは可変遅延回路α榎を通って、例えば３ナノ秒の遅延
範囲内の可変遅延時間Ｔｄだけ遅延した出力信号Ｖｏに
なる。可変遅延時間顛の遅延時間Ｔｄの長さは、可変遅
延回路α咎に印加される可変制御電圧Ｖｃの大きさによ
って制御される。可変制御電圧Ｖｃは、デジタル制御回
路ＱΦによって発生される。In the digital delay control device shown in FIG.
n passes through a variable delay circuit α and becomes an output signal Vo delayed by a variable delay time Td within a delay range of, for example, 3 nanoseconds. The length of the delay time Td of the variable delay time sequence is controlled by the magnitude of the variable control voltage Vc applied to the variable delay circuit α. The variable control voltage Vc is generated by a digital control circuit QΦ.
制御電圧Ｖｃの値は、コンピュータαｅにより発生され
制御線（２２）を介してデジタル制御回路（至）へ入力
される（Ｍ＋Ｎ）ビット制御データの値の関数である。The value of the control voltage Vc is a function of the value of (M+N) bit control data generated by the computer αe and input to the digital control circuit (to) via the control line (22).
デジタル制御回路ＱΦは、制御線（２２）上のデータの
各個に対して個別の値の制御電圧Ｖｃを出力するので２
Ｍ＋Ｎ個の異なる制御電圧Ｖｃの大きさが得られる。し
たがって、可変遅延回路α（至）の遅延時間Ｔｄは、例
えば、Ｍ＋Ｎ＋！＋＜１６ビツトならば６５５３６個の
異なる時間の１つになる。可変遅延回路０田の遅延時間
の範囲は、例えば１０〜１ポルトの制御電圧入力Ｖｃに
対して６〜９ナノ秒（即ち、遅延変化幅は３ナノ秒）で
ある。The digital control circuit QΦ outputs a control voltage Vc of an individual value for each piece of data on the control line (22), so 2
M+N different control voltage Vc magnitudes are obtained. Therefore, the delay time Td of the variable delay circuit α (to) is, for example, M+N+! If +<16 bits then it will be one of 65536 different times. The range of the delay time of the variable delay circuit 0 is, for example, 6 to 9 nanoseconds (that is, the delay variation width is 3 nanoseconds) for a control voltage input Vc of 10 to 1 port.
かくして、デジタル制御回路ＱＱにより可変遅延回路α
樽を制御して、入力信号Ｖｉｎを可変遅延時間Ｔｄだけ
遅延した出力信号Ｖｏを発生する。遅延時間Ｔｄの長さ
は、第４図に示すような、コンピュータａＩ９が発生し
た（？Ｉ ＋ Ｎ）ビットの出力データワードの値によ
って制御される。このデータワードの上位Ｍピント及び
下位Ｎピントデータの値は夫々小文字ｍ及びｎで表わす
、Ｍ、Ｎを夫々８ビツトとし、可変遅延回路ＯＩの可変
遅延時間を３ナノ秒とすると、このデジタル遅延制御装
置α呻による遅延時間Ｔｄはピコ秒以下の分解能を有す
る。遅延時間分解能は、制御電圧Ｖｃをより小さい単位
電圧に分解すぺ＜１６ビツトを超える制御ビットに応答
するデジタル制御回路（至）を用いることにより改善で
きる。Thus, the variable delay circuit α is controlled by the digital control circuit QQ.
The barrel is controlled to generate an output signal Vo which is the input signal Vin delayed by a variable delay time Td. The length of the delay time Td is controlled by the value of the (?I + N) bit output data word generated by computer aI9, as shown in FIG. The values of the upper M pinto and lower N pinto data of this data word are represented by lowercase letters m and n, respectively.Assuming that M and N are 8 bits each, and the variable delay time of the variable delay circuit OI is 3 nanoseconds, this digital delay The delay time Td caused by the control device α has a resolution of less than a picosecond. Delay time resolution can be improved by using digital control circuits responsive to more than 16 control bits to resolve the control voltage Vc into smaller unit voltages.
第１図は、第３図のデジタル制御回路Ｑ場のブロック図
を示す、この本発明によるデジタル制御回路Ｉ２＠は、
２個のＲＡＭ（２４） 、 （２６）、３個のＤＡＣ（
２８） 。FIG. 1 shows a block diagram of the digital control circuit Q field of FIG. 3. This digital control circuit I2@ according to the present invention is
2 RAMs (24), (26), 3 DACs (
28).
（３０） 、 （３２）及びアナログ加算回路（３４）
を含む。ＲＡＭ（２４）は、第１図のコンピュータα口
からの制御線（２２）上のデータの上位Ｍビットにより
アドレス指定され、その各アドレスにはＭビットアドレ
スデータの値ｍを特定の制御電圧ＶｅＯ値に関係付ける
データを記憶する。メモリ読出動作モードで、ＲＡＭ（
２４）が値ｍによりアドレス指定されると、アドレスｍ
に記憶されていたデータがＲＡＭ（２４）からＤＡＣ（
２８）に出力される。 ＤＡＣ（２８）は、このデータ
をＲＡＭ（２４）のアドレス指定用データ値ｍの第１可
変関数である電圧Ｖｌ（ｍ）に変換する。コンピュータ
αｅは、自身とＲＡＭ（２４）とを接続しているデータ
入力及びリード／ライト制御線（２３）を介してＲＡＭ
（２４）の各アドレスにデータを記憶させる。ＲＡＭ
（２４）に記憶されたデータは変更できるから、ＶＨ
ｍ）の値は任意のｍ値に対して独立して調整できる。(30), (32) and analog addition circuit (34)
including. The RAM (24) is addressed by the upper M bits of data on the control line (22) from the computer α port in FIG. Store data that is associated with a value. In memory read operation mode, RAM (
24) is addressed by the value m, then the address m
The data stored in is transferred from RAM (24) to DAC (
28). The DAC (28) converts this data into a voltage Vl(m) which is a first variable function of the addressing data value m of the RAM (24). Computer αe connects itself to RAM (24) via a data input and read/write control line (23).
Data is stored in each address of (24). RAM
(24) Since the data stored in VH can be changed,
The value of m) can be adjusted independently for any m value.
コンピュータαｅからの制御線（２２）上のデータの上
位Ｍビットは、ＲＡＭ （２６）のアドレス指定にも用
いられる。ＲＡＭ（２６）の各アドレスには、そのアド
レス値ｍに対応した傾きデータを記憶する。コンピュー
タａ匂は、自身をＲＡＭ （２６）に接続しているデー
タ入力及びリード／ライト制御線（２３）及びアドレス
線（２２）を用いてＲＡＭ （２６）内に傾きデータを
書込む。メモリ続出動作モードで、ＲＡＭ （２６）が
値ｍによりアドレス指定されると、アドレスｍに記憶さ
れているデータがＤＡＣ（３０）に送出される。 ＤＡ
Ｃ（３０）は、そのデータをデータ値ｍの第２可変関数
である電圧Ｖｒ（■）に変換する。電圧Ｖｒ （ｍ）は
、［１ＡＣ（３２）用の基準電圧となる。ＤＡＣ（３２
）は、線（２２）上のデータの下位Ｎビットの値ｎに対
応する電圧ｖ２（ｍ、ｎ）に変換する。電圧Ｖ２（ｍ、
ｎ）はＶｒ （ｍ）とｎとの積に等しい、 （Ｖ２（ａ
＋、ｎ）＝ｎＶｒ（ｍ））電圧ＶＨｍ）及びＶ２（ｍ、
ｎ）は、アナログ加算回路（３４）で加算され、デジタ
ル制御回路な＠の制御電圧出力Ｖｃ（＋ｗ、ｎ）となる
。The upper M bits of the data on the control line (22) from the computer αe are also used for addressing the RAM (26). Each address of the RAM (26) stores slope data corresponding to the address value m. The computer writes slope data into the RAM (26) using the data input and read/write control lines (23) and address lines (22) connecting it to the RAM (26). In continuous memory mode of operation, when RAM (26) is addressed by a value m, the data stored at address m is sent to DAC (30). D.A.
C(30) converts the data into a voltage Vr(■) which is a second variable function of the data value m. The voltage Vr (m) becomes the reference voltage for [1AC (32). DAC (32
) is converted into a voltage v2(m,n) corresponding to the value n of the lower N bits of the data on line (22). Voltage V2 (m,
n) is equal to the product of Vr (m) and n, (V2(a
+, n) = nVr(m)) voltage VHm) and V2(m,
n) is added by the analog adder circuit (34), and becomes the control voltage output Vc (+w, n) of the digital control circuit @.
即ち、下記（１）式が成立する。That is, the following formula (1) holds true.
Ｖｃ（ｍ、ｎ） ＝ＶＨｍ） ＋ ｎ−Ｖｒ（＋Ｉ＋）
−（１１第５図の上半分に、入力制御電圧Ｖｃ
（ｍ、ｎ）に対する遅延時間Ｔｄについて、可変遅延回
路０乃の伝達関数の微小一部分の例を示す、遅延回路θ
場は１〜ｌＯボルトの入力制御電圧を受けるが、第５図
の実線で示された遅延回路伝達関数の微小部分の制御電
圧Ｖｃ（ｍ、ｎ）の範囲は３．２３８〜３．３−＋ｓボ
ルトである。この制御電圧範囲は、遅延時間Ｔｄの８．
２５４ナノ秒から８．２１８ナノ秒の範囲に対応する。Vc (m, n) = VHm) + n-Vr (+I+)
-(11 In the upper half of Figure 5, the input control voltage Vc
Regarding the delay time Td for (m, n), the delay circuit θ shows an example of a small part of the transfer function of the variable delay circuit 0.
Although the field receives an input control voltage of 1 to 10 volts, the control voltage Vc(m,n) for the small portion of the delay circuit transfer function shown by the solid line in FIG. 5 ranges from 3.238 to 3.3- +s volts. This control voltage range is 8.8% of the delay time Td.
Corresponding to the range from 254 nanoseconds to 8.218 nanoseconds.
第５図の下半分に第３図のデジタル制御回路（至）の制
御電圧出力Ｖｃ（ｍ、ｎ）と、こめ回路へのＭ及びＮビ
ット制御データ入力の値ｍ及びｎとの関係を表わすデジ
タル制御回路（至）の伝達関数の微小部分を示す、この
デジタル制御回路ｃ！鴫の伝達関数の微小部分は、前述
した可変遅延回路αＱの伝達関数部分と同じ＜ ３．２
３８〜３．３４６ボルトの制御電圧出力Ｖｃ（ｓ、ｎ）
の範囲に対応している。制御回路ｔ２Φの制御電圧出力
Ｖｃ（ｍ、ｎ）は、制御データ入力の値（＋、ｎ）の部
分的線形（折線近似）関数である。（ｍ、ｎ）は（Ｍ＋
Ｎ）ビットのデジタルワードの値を表わす。ｍは上位Ｍ
ビットの値であり、ｎは下位Ｎビットの値である。 Ｒ
ＡＭ（２４）及び（２６）に記憶されたデータは、値ｍ
がＶｃ（ｍ、ｎ）を粗く定め、値ｎが隣接する２つのｍ
値に対応する２つの出力制御電圧間でＶｃ（ｍ、ｎ）を
細かく定めるように調整される。ｎ 、！ｌ＜ ０なら
ば、Ｖ２（ｍ、Ｏ）がＯとなり、Ｖｃ（＋ａ、ｎ）はＶ
ｌ （＋＊）と等しくなる。この場合、Ｖｃ（ｍ、ｎ）
は第１図のＲＡＭ（２４）に記憶されたデータのみによ
って定める。例えば、ｎがＯ１且つｍが５７、即ち（ｍ
、ｎ） ＝（５７，０）の時、制御回路Ｈ（７）出力、
電圧Ｖｃ（５７，０） ＝３．２７４ ホルトになる。The lower half of Fig. 5 shows the relationship between the control voltage output Vc (m, n) of the digital control circuit (to) in Fig. 3 and the values m and n of the M and N bit control data input to the circuit. This digital control circuit c! shows the minute part of the transfer function of the digital control circuit (to)! The infinitesimal part of Shizu's transfer function is the same as the transfer function part of the variable delay circuit αQ described above < 3.2
Control voltage output Vc(s,n) from 38 to 3.346 volts
It corresponds to the range of The control voltage output Vc (m, n) of the control circuit t2Φ is a partially linear (broken line approximation) function of the control data input value (+, n). (m, n) is (M+
N) represents the value of a digital word of bits. m is top M
It is the value of the bit, and n is the value of the lower N bits. R
The data stored in AM (24) and (26) has the value m
roughly defines Vc (m, n), and the value n is determined by two adjacent m
It is adjusted to finely define Vc (m, n) between two output control voltages corresponding to the values. n,! If l< 0, V2(m, O) becomes O, and Vc(+a, n) becomes V
It becomes equal to l (+*). In this case, Vc(m,n)
is determined only by data stored in the RAM (24) in FIG. For example, n is O1 and m is 57, i.e. (m
, n) = (57, 0), the control circuit H(7) output,
Voltage Vc (57,0) = 3.274 Holt.
（ｍ、ｎ）＝（５８，０）の時Ｖｃ （５８，０）
＝ ３．３１０ボルトトである。 （鴎、ｎ） ＝（５
７，０）と（ｍ、 ｎ） ＝ （５８，０）との間の制
御回路伝達関数の傾きは、第１図のＤＡＣ（３０）の出
力したＶｒ’（５７）の値で決まる。 ＲＡＭ（２６）
のアドレス（５７）に記ｔなされるデータは（ｍ、 ｎ
） ＝ （５７゜０）と軸、ｎ） ＝（５８，０）との
間の制御回路伝達関数が直線的かつ連続的になるように
選定される。即ち、ＲＡＭ（２６）に記憶されるデータ
は、（ｍ、Ｏ）と（ｍ＋ １ 、０）との間の伝達関数
の傾きＶｒ（ｓ＋）が次式（２）で決まるように選定さ
れる。When (m, n) = (58, 0), Vc (58, 0)
= 3.310 volts. (gull, n) = (5
The slope of the control circuit transfer function between (m, n) = (58, 0) and (m, n) = (58, 0) is determined by the value of Vr' (57) output from the DAC (30) in FIG. RAM (26)
The data written at address (57) is (m, n
) = (57°0) and the axis n) = (58,0) is chosen such that the control circuit transfer function is linear and continuous. That is, the data stored in the RAM (26) is selected such that the slope Vr(s+) of the transfer function between (m, O) and (m+ 1, 0) is determined by the following equation (2). .
Ｖｒ（ｍ）＝ （Ｖｌ（ｍ＋１）−ＶＨｍ）） ／
２’ ・・ （２１上記（１）式より、ｖｃ（ｍ
＋ｎ）の値はｎの値に比例して増加する。仮に、Ｍ及び
Ｎを夫々８ピントとすると、ｍ及びｎは各々、最大２５
６個の数をとり得る。第５図から判るように、（閤、ｎ
） ＝（５７，０）に対する制御電圧出力Ｖｃは３．２
７４ボルトであり、（ｓ、ｎ）＝ （５８，０）に対す
る制御電圧出力Ｖｃは３．３１０ボルトである。よって
、ｍ＝５７に対するＶｒ（ｍ）ずなわちＶｒ （５７）
が次式（３）のようになるようＲＡＭ （２６）のデー
タは選定される。Vr(m)=(Vl(m+1)-VHm))/
2'... (21 From equation (1) above, vc(m
+n) increases in proportion to the value of n. If M and N are each 8 pinto, m and n each have a maximum of 25
It can take 6 numbers. As can be seen from Figure 5, (閤, n
) = (57,0), the control voltage output Vc is 3.2
74 volts, and the control voltage output Vc for (s,n)=(58,0) is 3.310 volts. Therefore, Vr(m) for m=57, that is, Vr (57)
The data in RAM (26) is selected so that the following equation (3) is satisfied.
Ｖｒ（５７） ＝ ＜３．３１０−３．２７４）／２５
６＝Ｏ，０Ｏ０１４１ポルト・・・（３）
その結果、（ｍ、ｎ） ＝ （５７，０）から（ｍ、
ｎ） ＝ （５８，Ｏ）までのＶｃの変化は、ｎの値の
全範囲（０〜２５５）に亘って略ｎの連続線形関数とな
る。制御データ値（ｍ、ｎ）が（５７，１５４）であれ
ば、第５図に示すようにその制御電圧出力Ｖｃは３．２
９６ボルトになる。このように、ｍの値は、ｖ、Ｃ（１
，Ｑ）を粗く定め、ｎの値はＶｃ（ｏ＋、ｎ）を細かく
定める。Vr(57) = <3.310-3.274)/25
6=O,0O0141 Porto...(3) As a result, (m, n) = (57,0) to (m,
The change in Vc up to n) = (58, O) is approximately a continuous linear function of n over the entire range of values of n (0 to 255). If the control data value (m, n) is (57, 154), the control voltage output Vc is 3.2 as shown in FIG.
It will be 96 volts. Thus, the value of m is v, C(1
, Q) are roughly determined, and the value of n is finely determined as Vc(o+, n).
第５図では、（＋ｉ、ｎ）値に対応する可変遅延回路Ｑ
′ａの遅延時間Ｔｄは一目で判るように、両グラフのＶ
ｃ軸を揃えである０例えば、（偏、ｎ） ＝ （５７，
０）のとき、制御電圧Ｖｃは３．２７４ボルトであり、
この制御電圧値によって得られる遅延時間Ｔｄは８．２
４２ナノ秒であると判る。同様に、 （ｍ、 ｎ） ＝
（５８，Ｏ）のときのＴｄは８．２３０ナノ秒である
と判る。In FIG. 5, the variable delay circuit Q corresponding to the (+i, n) value
As can be seen at a glance, the delay time Td of ′a is V in both graphs.
For example, (biased, n) = (57,
0), the control voltage Vc is 3.274 volts,
The delay time Td obtained by this control voltage value is 8.2
It turns out to be 42 nanoseconds. Similarly, (m, n) =
It turns out that Td at (58, O) is 8.230 nanoseconds.
第１図のデジタル制御回路１１２１内のＲＡ？Ｉ （２
４）に記憶されたデータは、ｎ＝ｏのとき可変遅延回路
αＱの遅延時間Ｔｄがデジタル制御回路ローに与えられ
るＭビット制御データの値ｍの線形関数となるように調
整される。第５図から判るように、（ｍ、ｎ）−（５６
，０）のときＴｄは８．２５４ナノ秒である。ｎが００
ままｍが５７へ増えると、Ｔｄは、０．０１２ナノ秒減
少して８．２４２ナノ秒になる０ｍが更に５８へと増加
すると、Ｔｄは再び０．０１２ナノ秒減少して８．２３
０ナノ秒になる。ＲＡＭ （２４）に記憶されるデータ
は、ｎ＝Ｏとして任意のｍ値についてｍが１だけ増えた
とき、Ｔｄが０．０１２ナノ秒だけ減少するように選定
される。RA? in the digital control circuit 1121 in FIG. I (2
The data stored in 4) is adjusted so that when n=o, the delay time Td of the variable delay circuit αQ becomes a linear function of the value m of the M-bit control data applied to the digital control circuit low. As can be seen from Figure 5, (m, n) - (56
, 0), Td is 8.254 nanoseconds. n is 00
As m increases to 57, Td decreases by 0.012 nanoseconds to 8.242 nanoseconds.As m increases further to 58, Td decreases by 0.012 nanoseconds again to 8.23 nanoseconds.
It becomes 0 nanoseconds. The data stored in RAM (24) is chosen such that for any value of m, with n=O, when m increases by 1, Td decreases by 0.012 nanoseconds.
要するに、第１図及び第５図から判るように、制御電圧
Ｖｃ（ｏ＋、ｎ）の値は、粗調整信号Ｖｌ（ｉｔ）と微
調整信号Ｖ２（ｍ、ｎ）の和であり、Ｖ２（ＩＩＩ、ｎ
）は、ｎと基準信号Ｖｒ（＋ｉ）の積である。また、関
数Ｖｌ（幻は、可変遅延回路α榎の遅延時間Ｔｄが、ｎ
＝ｏのときｍの線形関数となるように、ＲＡＭ （２４
）に記ｔαされる一タ値を調整することにより決まる。In short, as can be seen from FIGS. 1 and 5, the value of the control voltage Vc (o+, n) is the sum of the coarse adjustment signal Vl (it) and the fine adjustment signal V2 (m, n), and V2 ( III,n
) is the product of n and the reference signal Vr(+i). In addition, the function Vl (phantom is that the delay time Td of the variable delay circuit α Enoki is n
RAM (24
) is determined by adjusting the ta value tα.
ｎ＝０のときｍの線形関数になるとは、Ｔｄ（ｍ、０）
＝ａｍ＋ｂ（ａ。When n=0, it becomes a linear function of m: Td(m, 0)
=am+b(a.
ｂは定数）となることである。更に、関数Ｖｒ（ｍ）は
、Ｖｃ（ｍ、０）とＶｃ（ｍ＋１．０） との間で、Ｖ
ｃ（ｍ、ｎ）がｎに対して線形に変化するよう上記（２
）式に従ってＲＡＭ （２６）にデータ値を記憶させる
ことにより決まる。b is a constant). Furthermore, the function Vr(m) is defined as Vc(m, 0) and Vc(m+1.0).
The above (2
) is determined by storing the data value in RAM (26) according to the formula.
このようにして、ＲＡＭ （２４）、（２６）のデータ
が決まると、第１図のデジタル制御回路ＱＩ１１はＴｄ
とｍ値との関係を線形にし、且つＴｄと（ＭＡＮ）ビッ
ト入力制御データとの関係も路線形的にする。第５図に
おいて、（ｍ、 ｎ） ＝ （５７，１５４）であれば
、デジタル制御回路ＱΦの出力電圧Ｖｃは３．２９６ボ
ルトである。この電圧による実際の遅延時間はＴａ （
約８．２３９ナノ秒）である。しかし、コンピュータ叫
は、ｌ？Ａ？Ｉ （２４） 。In this way, when the data in RAMs (24) and (26) are determined, the digital control circuit QI11 in FIG.
The relationship between Td and the m value is made linear, and the relationship between Td and (MAN) bit input control data is also made linear. In FIG. 5, if (m, n) = (57, 154), the output voltage Vc of the digital control circuit QΦ is 3.296 volts. The actual delay time due to this voltage is Ta (
approximately 8.239 nanoseconds). But the computer screams, l? A? I (24).
（２６）の記憶データを決定するとき、可変遅延回路Ｃ
１ｍの伝達関数を第５図に破線で示すように折線近似に
よるモデル化を行っているので、コンピュータＱ５１が
ｍ及びｎの値を夫々５７．１５４にセットしたとき、そ
の近似遅延時間Ｔｉは可変遅延回路α勾の折線近似関数
とＶｃ＝３．２９６との交点で決まる約８．２３６ナノ
秒になる。ＴａとＴｉとの差は、Ｖｃ ＝ ３．２７４
ボルトとＶｃ＝３．３１０ボルトとの間のＴｄの非線形
性によって生じる誤差である。この誤差を小さくするに
は、（ＲＡ？Ｉの容量を増加させる必要があるが）制御
データＭのビット数を増加させて可変遅延回路０榎の折
線近似関数をより実際の関数に近づけるようにすればよ
い。(26) When determining the stored data, variable delay circuit C
Since the transfer function of 1 m is modeled by broken line approximation as shown by the broken line in Figure 5, when the computer Q51 sets the values of m and n to 57.154, the approximate delay time Ti is variable. The time is about 8.236 nanoseconds, which is determined by the intersection of the polygonal line approximation function of the delay circuit α slope and Vc=3.296. The difference between Ta and Ti is Vc = 3.274
This is the error caused by the nonlinearity of Td between volts and Vc=3.310 volts. In order to reduce this error, the number of bits of the control data M should be increased (although it is necessary to increase the capacity of RA?I) to make the linear approximation function of the variable delay circuit 0 closer to the actual function. do it.
ＲＡＭ （２４）、（２６）の記憶データを適正に決定
するためには、可変遅延回路へ鴫の応答特性を測定する
必要がある。第３図に戻り、可変遅延回路Ｏ１の出力信
号ｖＯは、コンピュータαＱの制御によりスイ。In order to properly determine the data stored in the RAMs (24) and (26), it is necessary to measure the response characteristics of the variable delay circuit. Returning to FIG. 3, the output signal vO of the variable delay circuit O1 is switched under the control of the computer αQ.
チ（３６）を介して可変遅延回路α榎の入力端へ帰還さ
れる。可変遅延回路Ｑｌの入力端には、同じ（コンピュ
ータＱ＋９によって制御されるスイッチ（４０）を介し
てパルス発生器（３８）の出力が入力される。デジタル
制御回路（至）へ入力される特定のｍ値に対応する遅延
時間Ｔｄを求めるためには次のような手順をとる。まず
、コンピュータαＱがスイッチ（３６） 、 （４０）
を閉じると共に、ｍをその特定値にセントし、且つｎを
０にセントする０次に、パルス発生器（３８）へ制御信
号を送り、可変遅延回路ａ（至）へパルスを出力させる
。このパルスは、可変遅延回路α梼を通って再び可変遅
延回路（１１の入力端へ戻って（る、よって、このパル
スは、スイッチ（３６）を開（まで、可変遅延回路α樽
及びスイッチ（３６）を通って循環する。このとき、入
力端がスイッチ（３６）の一端に接続された周期カウン
タ（４２）によりスイッチ（３６）を通過するパルスの
発生間隔（周期）を測定し、その測定結果データをコン
ビエータａｓへ送る。コンピュータα鴫は、このデータ
から、ｍの特定値に対応する可変遅延回路α樽の遅延時
間Ｔｄを算出する。It is fed back to the input terminal of the variable delay circuit α Enoki via the channel (36). The output of the pulse generator (38) is input to the input terminal of the variable delay circuit Ql via the same switch (40) controlled by the computer Q+9. In order to obtain the delay time Td corresponding to the m value, the following steps are taken: First, the computer αQ selects the switches (36) and (40).
is closed, m is set to its specific value, and n is set to 0. Then, a control signal is sent to the pulse generator (38) to output a pulse to the variable delay circuit a (to). This pulse passes through the variable delay circuit α barrel and returns to the input terminal of the variable delay circuit (11). 36). At this time, the period counter (42) whose input end is connected to one end of the switch (36) measures the generation interval (period) of the pulse passing through the switch (36), and the measurement The result data is sent to the combiator as. From this data, the computer α calculates the delay time Td of the variable delay circuit α corresponding to the specific value of m.
そこで、コンピュータαｅは、ＲＡＩＩ （２４）のア
ドレスｍに記憶されたデータの値を増加または減少させ
て、そのｍ値に対する遅延時間が予期する遅延時間とな
るようにする。この測定及び調整過程を繰返すことによ
り、コンピュータＯＱは、可変遅延回路α樽の遅延時間
Ｔｄが、線（２２）上のデータの上位Ｍピントの値ｍの
線形関数となるよう、各ｍ値に対してＲＡｌ’ｌ （２
４）内のデータ値を調整する０次に、コンピュータａｔ
ａは、ＲＡＭ （２６）内のデータ値を上記（２）式に
従って選定して、Ｖｃ値が線（２２）上のデータの下位
Ｎビットの値ｎに比例して微小変化するようになす。Therefore, the computer αe increases or decreases the value of the data stored at the address m of the RAII (24) so that the delay time for the value of m becomes the expected delay time. By repeating this measurement and adjustment process, the computer OQ adjusts each m value so that the delay time Td of the variable delay circuit α barrel becomes a linear function of the value m of the upper M focus of the data on the line (22). Against RAl'l (2
4) Adjust the data values in the 0th order, then the computer at
a selects the data value in the RAM (26) according to the above equation (2) so that the Vc value changes minutely in proportion to the value n of the lower N bits of the data on the line (22).
このように、デジタル制御回路（至）は、遅延時間が制
御電圧の大きさの非直線関数である可変遅延回路に対す
る制御電圧を発生する。デジタル制御回路（至）の出力
電圧Ｖｃは、デジタル制御データ入力の値により決まる
が、デジタル制御回路Ｑ場はデジタル制御データ入力の
各個に対して出力する制？１電圧Ｖｃの値を独立して調
整する手段を有する。制御データ入力の１範囲に対する
可変遅延回路ａ樽の遅延時間応答を測定し、制御電圧Ｖ
ｃを調整することによって、可変遅延回路Ｏｌの非線形
応答が線形近似（折線近似）され、その遅延時間がデジ
タル制御回路四へのデジタル制御データ人力の路線形的
な関数になる。Thus, the digital control circuit generates a control voltage for the variable delay circuit whose delay time is a non-linear function of the magnitude of the control voltage. The output voltage Vc of the digital control circuit (to) is determined by the value of the digital control data input, but does the digital control circuit Q field have an output limit for each digital control data input? 1 has means for independently adjusting the value of voltage Vc. The delay time response of the variable delay circuit a barrel to one range of control data input is measured, and the control voltage V
By adjusting c, the nonlinear response of the variable delay circuit Ol is linearly approximated (broken line approximation), and the delay time becomes a linear function of the digital control data input to the digital control circuit 4.
このように本実施例では、非線形応答の可変遅延回路を
利用して、遅延時間を高分解能かつ線形的に制御可能な
デジタル遅延制御装置を実現している。In this way, this embodiment utilizes a nonlinear response variable delay circuit to realize a digital delay control device that can linearly control delay time with high resolution.
以上本発明の１実施例としてデジタル遅延制御装置を構
成したが、この中で用いた可変遅延回路のデジタル制御
回路は、この実施例以外にも種々応用可能である。即ち
制Ｊ’ｌｊ電圧に対して被制御回路の出力が非線形応答
する可変利得増幅器、可変減衰器、電圧制御発振器等の
各種回路に対し、非線形応答に適した線形近似を可能に
するものであって、様々に応用可能であることは当業者
にとって明らかである。Although the digital delay control device has been constructed as one embodiment of the present invention, the digital control circuit of the variable delay circuit used therein can be applied in various ways other than this embodiment. In other words, it is possible to perform linear approximation suitable for the nonlinear response of various circuits such as variable gain amplifiers, variable attenuators, and voltage controlled oscillators in which the output of the controlled circuit responds nonlinearly to the control J'lj voltage. It will be obvious to those skilled in the art that the invention can be applied in a variety of ways.
本発明のデジタル制御方法及びデジタル制御回路によれ
ば、制御電圧に対して非線形出力応答する様々な被制御
回路について、それらの回路の出力可変範囲を複数の等
区間に分割し、次にこれら出力の各区間に対応する制御
電圧の各区間を更に複数の等区間に分割して線形近似（
折線近似）制御することにより、回路の非線形出力応答
に応じて適切な制御電圧の分解能がとれるので、極めて
合理的な線形近似デジタル制御が可能となり、応用範囲
は極めて広い。また、デジタル制御データをＭ及びＮビ
ットに分割したことにより、メモリ容量の節約及びＤＡ
Ｃの分解能（ビット数）の低減によりコストも低減でき
る上に、高精度のデジタル制御を可能にしている。According to the digital control method and digital control circuit of the present invention, for various controlled circuits that have a nonlinear output response to a control voltage, the output variable range of these circuits is divided into a plurality of equal intervals, and then these output Each section of the control voltage corresponding to each section of is further divided into multiple equal sections and linear approximation (
By using polygonal linear approximation) control, appropriate control voltage resolution can be achieved according to the nonlinear output response of the circuit, making it possible to perform extremely rational linear approximation digital control, which has an extremely wide range of applications. In addition, by dividing digital control data into M and N bits, memory capacity can be saved and DA
By reducing the resolution (number of bits) of C, not only can costs be reduced, but also highly accurate digital control is possible.
第１図は本発明によるデジタル制御回路Ｑ＠のブロック
図、第２図は本発明の応用例の原理図、第３図は本発明
を応用したデジタル遅延制御装置（ｌｏｔのブロック図
、第４図はデジタル制御回路０１を制御するデジタル制
御データを示す図、第５図は可変遅延回路α目の伝達関
数及び線形近似関数を一部分拡大して示した図であるゆ
（２４） 、 （２６）は第１及び第２記憶手段、（２
８） 、 （３０）は第１及び第２変換手段、（３２）
は乗算手段、（３４）は加算手段である。FIG. 1 is a block diagram of a digital control circuit Q@ according to the present invention, FIG. 2 is a principle diagram of an application example of the present invention, and FIG. 3 is a block diagram of a digital delay control device (lot) to which the present invention is applied. The figure shows the digital control data that controls the digital control circuit 01, and FIG. 5 is a partially enlarged view of the α-th variable delay circuit's transfer function and linear approximation function. are first and second storage means, (2
8), (30) are the first and second conversion means, (32)
(34) is a multiplication means and an addition means.
Claims (1)
する回路のデジタル制御方法であって、上記回路の可変
範囲の出力を、複数の等間隔に分割することと、各分割
点の出力に対応する複数の制御電圧の各区間を各々線形
近似するように複数の微小制御電圧に分割することとを
順次行い、上記回路の非線形応答を線形近似することを
特徴とするデジタル制御方法。 ２、制御電圧に対して被制御回路の出力が非線形応答を
する回路のデジタル制御回路であって、制御用デジタル
信号の第１部分を受けるランダム・アクセス型の第１及
び第２記憶手段と、該第１及び第２記憶手段のデジタル
信号を各々アナログ出力に変換する第１及び第２変換手
段と、該第２変換手段の出力及び上記制御用デジタル信
号の第２部分の値の積を出力する乗算手段と、該乗算手
段の出力及び上記第１変換手段の出力の和を出力する加
算手段とを具え、該加算手段の出力を上記回路の制御電
圧とすることにより、上記回路の非線形応答を線形近似
することを特徴とするデジタル制御回路。[Claims] 1. A digital control method for a circuit in which the output of a controlled circuit responds non-linearly to a control voltage, the method comprising dividing the output in a variable range of the circuit into a plurality of equal intervals. , the nonlinear response of the circuit is linearly approximated by sequentially dividing each section of the plurality of control voltages corresponding to the output of each division point into a plurality of minute control voltages so as to linearly approximate each section. Digital control method. 2. A digital control circuit for a circuit in which the output of the controlled circuit responds nonlinearly to a control voltage, and random access type first and second storage means for receiving a first portion of a control digital signal; first and second converting means for converting the digital signals of the first and second storage means into analog outputs, respectively; outputting the product of the output of the second converting means and the value of the second portion of the control digital signal; and an addition means for outputting the sum of the output of the multiplication means and the output of the first conversion means, and by using the output of the addition means as the control voltage of the circuit, the nonlinear response of the circuit can be adjusted. A digital control circuit characterized by linear approximation.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US846319 | 1986-03-31 | ||
| US06/846,319 US4766559A (en) | 1986-03-31 | 1986-03-31 | Linearity correcting control circuit for tunable delay line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352202A true JPS6352202A (en) | 1988-03-05 |
Family
ID=25297548
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062355A Expired - Fee Related JPH07114341B2 (en) | 1986-03-31 | 1987-03-17 | Digital delay controller |
| JP62158790A Pending JPS6352202A (en) | 1986-03-31 | 1987-06-25 | Digital control method and circuit |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062355A Expired - Fee Related JPH07114341B2 (en) | 1986-03-31 | 1987-03-17 | Digital delay controller |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4766559A (en) |
| EP (1) | EP0239696B1 (en) |
| JP (2) | JPH07114341B2 (en) |
| DE (1) | DE3689333T2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2614695B1 (en) * | 1987-04-28 | 1989-06-23 | Commissariat Energie Atomique | METHOD FOR THE DIGITIZATION AND LINEARIZATION OF A SENSOR WITH QUASI-SINUSOIDAL PERIODIC CHARACTERISTICS AND CORRESPONDING DEVICE |
| FR2671245B1 (en) * | 1990-12-27 | 1993-03-05 | Bull Sa | ADJUSTABLE DELAY DEVICE. |
| FR2671244B1 (en) * | 1990-12-27 | 1993-03-05 | Bull Sa | ADJUSTABLE DELAY DEVICE. |
| JP2675455B2 (en) * | 1991-06-28 | 1997-11-12 | 三洋電機株式会社 | Variable delay device |
| US5373457A (en) * | 1993-03-29 | 1994-12-13 | Motorola, Inc. | Method for deriving a piecewise linear model |
| WO2001037365A1 (en) | 1999-11-18 | 2001-05-25 | Paratek Microwave, Inc. | Rf/microwave tunable delay line |
| US6522983B1 (en) | 2001-03-05 | 2003-02-18 | Tektronix, Inc. | Timebase calibration method for an equivalent time sampling digitizing instrument |
| US20040064749A1 (en) * | 2002-09-30 | 2004-04-01 | Grossnickle Byron D. | Fully digitally controlled delay element with wide delay tuning range and small tuning error |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5077734A (en) * | 1973-11-15 | 1975-06-25 | ||
| JPS54130772A (en) * | 1978-04-01 | 1979-10-11 | Toshiba Corp | Controller for valve having nonlinear opening characte ristic |
| US4282578A (en) * | 1980-03-17 | 1981-08-04 | Burr-Brown Research Corporation | System for linearizing non-linear transducer signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3206686A (en) * | 1962-12-31 | 1965-09-14 | Gen Electric | Delay-time controller employing output of compared delayed and undelayed reference signal as delay-line correction signal |
| US4064396A (en) * | 1976-12-13 | 1977-12-20 | Sangamo Weston, Inc. | Dynamic linearization system for a radiation gauge |
| FR2452746B1 (en) * | 1979-03-27 | 1986-01-17 | Ibar Jean Pierre | DEVICE FOR MODIFYING OR CONTROLLING THE SHAPE OF AN ELECTRICAL OUTPUT SIGNAL |
| US4349886A (en) * | 1979-03-27 | 1982-09-14 | Ibar Jean Pierre | Device for modifying or controlling the shape of an electrical output signal |
-
1986
- 1986-03-31 US US06/846,319 patent/US4766559A/en not_active Expired - Lifetime
- 1986-10-16 DE DE3689333T patent/DE3689333T2/en not_active Expired - Lifetime
- 1986-10-16 EP EP86308024A patent/EP0239696B1/en not_active Expired - Lifetime
-
1987
- 1987-03-17 JP JP62062355A patent/JPH07114341B2/en not_active Expired - Fee Related
- 1987-06-25 JP JP62158790A patent/JPS6352202A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5077734A (en) * | 1973-11-15 | 1975-06-25 | ||
| JPS54130772A (en) * | 1978-04-01 | 1979-10-11 | Toshiba Corp | Controller for valve having nonlinear opening characte ristic |
| US4282578A (en) * | 1980-03-17 | 1981-08-04 | Burr-Brown Research Corporation | System for linearizing non-linear transducer signals |
| JPS56160612A (en) * | 1980-03-17 | 1981-12-10 | Baaaburaun Research Corp | Linearizing method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0239696B1 (en) | 1993-11-24 |
| JPS62233917A (en) | 1987-10-14 |
| DE3689333D1 (en) | 1994-01-05 |
| US4766559A (en) | 1988-08-23 |
| DE3689333T2 (en) | 1994-05-19 |
| EP0239696A2 (en) | 1987-10-07 |
| JPH07114341B2 (en) | 1995-12-06 |
| EP0239696A3 (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647873A (en) | Adaptive linear FM sweep corrective system | |
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| EP0601201B1 (en) | Waveform a/d converter and d/a converter | |
| US4578667A (en) | Digital acquisition system including a high-speed sampling gate | |
| US4876655A (en) | Method and apparatus for evaluating jitter | |
| JP2002508120A (en) | Programmable delay circuit with calibratable delay | |
| JPS6323687B2 (en) | ||
| KR960700569A (en) | Apparatus and Method for Producing an Analog Output Signal from a Digital Input Word | |
| JPS6352202A (en) | Digital control method and circuit | |
| US4149120A (en) | Circuit arrangement for linearizing the output signal of a test sensor | |
| JPH0652872B2 (en) | Digital-to-analog converter | |
| US4417218A (en) | Linearizing circuit for a high frequency voltage controlled oscillator | |
| US4872011A (en) | Plural stage switched capacitor integrating digital-to-analog converter | |
| US4034367A (en) | Analog-to-digital converter utilizing a random noise source | |
| EP0693692A2 (en) | Voltage and resistance synthesizer using pulse width modulation | |
| US5619535A (en) | Digital frequency synthesizer | |
| EP0738439B1 (en) | Low resolution, high linearity digital-to-analog converter without trim | |
| US4843395A (en) | Large dynamic range analog to digital converter | |
| JPS5819201B2 (en) | Circuit device that linearizes the output signal of the detection section | |
| JPH0440007A (en) | Temperature compensator and method of preparing temperature compensating data | |
| JPH05196657A (en) | Method for measuring peak value of ac voltage | |
| JPH057900B2 (en) | ||
| KR100446283B1 (en) | Multi-stage programmable gain control amplifying apparatus including analog to digital converter and method for correcting gain error in response to the same, especially implementing pga and adc at the same time | |
| JPH09116438A (en) | Digital/analog converter | |
| JPH11296237A (en) | Power supply device |