JPS6351792B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、CO₂溶接、MIG溶接に代表される消
耗電極アーク溶接装置の出力制御装置に係るもの
であり、溶接装置に新しい出力制御装置を付加す
ることにより溶接性の改善を図るとともに、溶接
アークの制御を可能にしたものである。

消耗電極アーク溶接用電源としては、通常定電
圧特性のものが用いられ、最近は出力制御に制御
整流素子（以下サイリスタと記す）を用いる場合
が多い。また、出力制御方式として、出力信号
（電圧値）を帰還制御し定電圧特性を得る場合と、
単に出力電圧値を指定制御する場合がある。

しかしながら、アーク溶接の場合、負荷状態は
短絡とアークをくりかえし行うため短絡時におけ
る負荷電流の立ち上がりなどの短絡特性は、溶接
作業性に大きな影響を与える。このため通常は、
溶接出力回路中にインダクタンスを設け、短絡特
性の調整を行うことにより、作業性の改善を図つ
ている。しかし、実際溶接時においては、採用す
る溶接電流、溶接速度、溶接姿勢などにより、最
適なインダクタンス量が異るが、平均的使用状態
に合わせてインダクタンス量を決定している。

これはインダクタンス量の調整が容易でないこ
とと、重量が重く、高価になるために実際的にイ
ンダクタンス量が調整可能となつていないのであ
る。

本発明は、溶接作業に重要な影響を与える短絡
時の出力制御を電気的に行うことにより、適正な
溶接作業状態が容易に選択でき、かつ経済的に行
えるようにしたものである。

本発明の構成を以下、図面とともに詳述する。
本発明は前述のように、溶接用電源の出力制御装
置に係るものであるが、説明を容易にするため
に、溶接用電源装置の全体構成を第１図に示す。

図において、T₁は一次巻線と二次巻線とを有
する主変圧器、SCR₁〜SCR₆は制御整流素子（サ
イリスタ）、G₁〜G₆はそのゲート、K₁〜K₆は同
じくそのカソード、L₁は相間リアクトル、L₂は
リアクトル、１は消耗電極、２は被溶接母材、３
はアークである。そして図のように、主変圧器
T₁の二次側を二重星形結線とし、各星形結線間
に相間リアクトルL₁を配置している。

このように現在サイリスタを用いた溶接電源装
置は、通常200Vの三相交流を入力とし、主変圧
器T₁を介しての直流出力回路とは、溶接中にお
こる消耗電極１と母材２の短絡に際し、適当な電
流立ち上がりを設定できるリアクトルL₂を配置
している。もちろん第１図に示すような主回路構
成は現用されており、他にも主変圧器の結線方法
の異つたものも用いられている。第１図におい
て、サイリスタのゲート回路は、K₁−G₁とK₄―
G₄，K₂―G₂とK₅―G₅，K₃―G₃とK₆―G₆を組と
する位相の異つた三種類が必要である。

従来のこのようなサイリスタ式電源において、
ゲート回路構成としては、各サイリスタを定位相
で動作させ平均出力制御を行うオープンループ制
御と、溶接中の出力電圧を帰還して設定した平均
出力を得るための制御を行うフイードバツク制御
が行われているが、通常このような制御は系の安
定性を確保するため制御応答時間を大体6msec以
下にすることは不可能であつた。しかしながら、
溶接時における短絡時間は大体３〜15msecが適
当であるため、短絡時の電流立ち上がり抑制用と
して直流側に調整困難なリアクトルを必要として
いた。

すなわち、このように、リアクトルを用いて短
絡時の溶接電流の立ち上がりを調整する方式にお
いては、前述のように溶接電流や溶接速度、溶接
姿勢などにより、最適な値に調整することはきわ
めて困難といえる。

以上の点をかんがみ、本発明の基本的な意図の
第１は、出力状態がアーク時と短絡時を区別し
て、それぞれに適した制御を行う装置を提供する
ことである。これについての基本的な構成を第２
図に示す。図において、SCRはサイリスタ群、
１，２，３は第１図と同様消耗電極、被溶接母
材、アーク、４は出力状態検出回路、５は平均出
力制御回路、６は短絡特性改善制御回路、７はゲ
ート回路である。主回路部にはサイリスタ群
SCRが配置され、ゲート回路７よりの指示で出
力制御を行う。次に出力状態がアーク時か短絡時
かを検出する回路４を設け、各々の状態により制
御を行う。

原理的には、アーク時においては設定された平
均出力（溶接電流に適合した溶接電圧）を制御
し、短絡時においては短絡後ただちに出力を低下
させ（サイリスタの導通期間をαだけ短かくす
る）、その後、短絡期間中徐々にアーク時の設定
出力（サイリスタの導通期間は基準導通期間Ｔ）
に向つて増加させる制御を行うものである。すな
わち、短絡時の出力低下量およびその後出力増加
度合により、短絡時の出力電流を適正に制御し得
るものである。

次に本発明の基本的な意図の第２は、溶接電流
の大きさによつて、前述した短絡後の出力低下量
（サイリスタの導通期間α）の値を変え、溶接電
流が小さい時には、短絡後の出力低下量を小さな
値とし、すなわち導通期間αの値を小さくし、溶
接電流の増大にともない、短絡後の出力低下量を
大きな値とし、すなわち導通期間αの値を大きく
する制御を自動的に行うことである。これについ
ての基本的な構成は第２図に示されている。図に
おいて、８は溶接電流の大きさに比例した電圧信
号を発生する溶接電流信号発生回路である。この
溶接電流信号発生回路８の出力は短絡特性改善制
御回路６に接続され、溶接電流の大きさによつ
て、短絡後の出力低下量（サイリスタの導通期間
α）の値を自動的に制御する。

以下、実施例にもとずき具体的説明を行う。第
３図に一般的な出力状態検出回路４を示す。

図中、９は溶接電源、R₁〜R₈は抵抗、ZD₁は
定電圧ダイオード、Q₁，Q₂はトランジスタ、＋Ｅ
は直流電源、PC₁，PC₂はフオトカプラである。
こゝでかりに出力状態が短絡になると、トランジ
スタQ₁はカツトオフされ、トランジスタQ₂のベ
ース電位が上がり、それが導通状態になり、フオ
トカプラPC₁に電流が流れ、フオトカプラPC₁は
動作する。アーク時には、トランジスタQ₁のベ
ース電位が上がり、それが導通状態となり、フオ
トカプラPC₂に電流が流れ、フオトカプラPC₂は
動作する。各々の抵抗は回路を安定に動作させる
ものである。フオトカプラPC₁，PC₂を用いるの
は後で述べるゲート回路７との絶縁を図るためで
ある。以上のように結果的にはフオトカプラ
PC₁，PC₂の動作が出力状態を示すことになる。
次に実施例としての一般的なゲート回路７を第４
図に示す。なお、ゲート回路７は三相の入力電源
に同期しており、第４図に示す回路と同様な回路
が三組必要である。図中、T₂は変圧器、D₁〜D₁₀
はダイオード、R₉〜R₂₀は抵抗、C₁，C₂はコンデ
ンサ、VR₁は可変抵抗、Q₃，Q₄はトランジスタ、
PUT₁はプログラマブルユニジヤンクシヨントラ
ンジスタ、PT₁はパルストランス、＋E₁〜＋E₄は
直流電源を示している。第４図はゲート回路にお
いて、変圧器T₂、トランジスタQ₃はゲート回路
の電源同期をとるためのものである。この回路動
作のうち、重要な点はコンデンサC₂の両端電圧
と、トランジスタPUT₁のゲート電圧の関係であ
る。すなわち、トランジスタPUT₁はほぼアノー
ド電位とゲート電位が等しくなつた時に導通状態
になるものであるため、ゲート電位を定める＋
E₄（抵抗R₁₄，R₁₅は一定であるため）とアノード
電位を定めるコンデンサC₂の両端電圧が重要と
なる。

第５図にコンデンサC₂の両端電圧波形を示す。
こゝにおいてt₁はリセツト期間であり、回路上は
抵抗R₁₀，R₉により設定される。またV₁電圧は可
変抵抗VR₁の調整により行われるものであり、平
均出力を決定するものである。

次にt₂時間は＋E₃電源により抵抗１３を介して
コンデンサ（C₁＋C₂）に一定充電される期間で
あり、充電勾配は一定である。V₂は＋E₄電源が
抵抗R₁₄とR₁₅で分割された電圧値であり、コン
デンサC₂の電圧がV₂になると、トランジスタ
PUT₁が動作し、サイリスタ点弧位置を指示す
る。トランジスタPUT₁のアノード・カソード間
が導通になると、トランジスタQ₄が導通状態に
なり、パルストランスPT₁の一次側に電圧が印加
され、G₁―K₁間、G₄―K₄間にパルス電圧が発生
し、第１図のサイリスタSCR₁とSCR₄を導通状態
にさせる。

以上が概略的な第４図の説明であり、説明中に
記述されなかつた抵抗、ダイオード類は回路の安
定動作を行わせるに必要な部品である。

第５図はサイリスタの導通期間t₃を決めるV₂電
圧が一定の場合を示しており、即ち第４図におい
てV₂電圧を定める＋E₄電源の電圧が一定値（電
圧値を＋E_4Cとする）の場合である。本発明はV₂
電圧レベルを溶接出力状態によつて変化させ、即
ち＋E₄電圧レベルを変化させて、サイリスタの
導通期間を溶接出力状態によつて変化させて良好
な溶接結果を得る装置に関する。

次に本発明の特長の１つである短絡特性改善制
御回路例の一部を第６図に示す。なお、ゲート回
路は第４図を使用するものとする。第６図におい
て、R₂₁，R₂₂は抵抗、C₃はコンデンサ、PC₁は第
１図のフオトカプラPC₁と同一のフオトカプラ、
D₁₁はダイオード、＋E₆は第４図の＋E₄と同一電
圧の電源、＋E₅は＋E₆より高い電圧の電源、＋E₄
電源は第４図の＋E₄電源の働きをする。フオト
カプラPC₁はすでに説明したように出力が短絡状
態で導通するスイツチング素子である。すなわ
ち、第６図において、アーク時は＋E₆電源によ
り第５図のV₂が決定され、サイリスタ群は定位
相通電されている。しかし出力が短絡すると、フ
オトカプラPC₁が導通し、＋E₄は瞬時に＋E₅にな
る。その後、＋E₄は（＋E₅×R₂₂／R₂₁＋R₂₂）の電圧 に向けて（C₃×R₂₁＋R₂₂／R₂₁R₂₂）の時定数で減少す る。もちろんその途中に短絡が解放され、出力状
態がアークになると、フオトカプラPC₁が不導通
になり、＋E₄は＋E₆になり出力制御を行う。すな
わち第６図の回路を設けることにより、第５図の
V₂を瞬時に変化させる（V₂を高くする）ことで
サイリスタの導通期間を短かくし、出力を低下さ
せる働きがある。

以上第６図に説明した短絡特性改善制御回路
は、短絡直後のサイリスタの位相を定める＋E₅
電源の電圧が一定の場合の具体例であるが、次に
本発明の第２の特長である溶接電流を検出して動
作する短絡特性改善制御回路例を第７図に示す。

第７図において、R₂₃〜R₂₇は抵抗、＋E′₅，＋E₇
は直流電源、IC₁は演算増幅器、Q₅はトランジス
タである。他の記号は第６図と同一である。

演算増幅器IC₁の出力は、溶接電流信号電圧の
大きさにほヾ比例して得られ、電源＋E₇の直流
電圧はこの直線的な比例関係の傾きを適正な値に
設定するための働きをする。そして演算増幅器
IC₁の出力は、トランジスタQ₅によりインピーダ
ンス変換がなされて、コンデンサC₃の充電々圧
を与えている。第７図と第６図の基本的な相異点
は、第６図においては、＋E₅は一定であるから短
絡直後のV₂変化量（第８図V₃）は一定であるの
に比し、第７図においては、第６図の＋E₅の値
が演算増幅器IC₁の出力によつて決定されており、
この演算増幅器IC₁の出力は溶接電流値によつて
異る点にある。溶接電流が小なる場合は、溶接電
流信号電圧は小さく、演算増幅器IC₁の出力は小
となり、溶接電流が大なる場合は、溶接電流信号
電圧は大きく、演算増幅器IC₁の出力は大となり、
この演算増幅器IC₁の出力の大きさにより、第５
図のV₂が定まり、V₂の大きさによりサイリスタ
の導通期間が定まる。

以上のような本発明による出力短絡時の様相を
模式的に第８図に示す。出力短絡と同時にV₂が
上昇し（V₂が高い程、出力は低下される）、アー
クに移行すると同時に設定されたV₂（すなわち＋
E₆）にもどる。こゝで＋E₅の量、V₂の降下勾配
を任意に選択することにより、短絡電流の立ち上
がりが容易に、自由に選択でき、実験的に溶接作
業性の良好な量が決定できる。

第９図は、第８図ｃのV₂波形と、サイリスタ
の位相がどのように変化するかについて模式的に
示している。第９図において、V₂が一定で定常
出力のときの通電期間はＴであるが、溶接電流が
大で、演算増幅器IC₁の出力が大きいときのV₂波
形をV₂₁とすれば、短絡直後の導通期間は通電期
間Ｔに比しα₁だけ短かくなり、出力は低下する。
また溶接電流が小で、演算増幅器IC₁の出力が小
さいときのV₂波形をV₂₂とすれば、短絡直後の導
通期間は通電期間Ｔに比しα₂だけ短かくなり、出
力の低下度は小さい。

V₂₁′は時間の経過にともない、サイリスタの通
電期間がどのように変化するかを示している。

第１０図は、V₂波形のピーク値（短絡直後の
V₂電圧）＋E₅の値が溶接電流によつて、どのよう
な値を示した場合に、最適な作業性が得られるか
について実験的に求めた結果であり、このような
制御を行うと、スパツタの減少、溶接ビード端部
に生じるヒゲの減少等、きわめて良好な溶接が行
え、しかも価格的にも第１図のリアクトルL₂に
比し安価である。第２図に示す８は、溶接電流の
大きさに比例した電圧信号を発生する溶接電流信
号発生回路であつて、具体例としてシヤントなど
が考えられるが、消耗電極送給モータの誘起電圧
出力回路でも良い。

次に本発明は出力が短絡からアークに移行した
時にもよりアークの安定性を増す働きをさせる要
件を加えることができる。これは第１図のリアク
トルL₂は単に短絡電流を抑制する働き以外に、
アーク移行時にキツク電圧を発生させる働きがあ
るので、同様な働きを電気的に行う装置である。

すなわち、本発明の第３の基本的な意図は、短
絡が開放されてアークが発生した瞬時に出力を増
大させ（サイリスタの導通期間をβだけ長くす
る）、その後アーク発生中徐々にサイリスタの基
準導通期間Ｔに向つて出力を低下させる制御を行
うものである。具体回路例を第１１図に示す。図
において、R₂₂，R₂₈は抵抗、D₁₂，D₁₃はダイオ
ードであり、＋E₈は直流電源で＋E_4C電圧より低く
設定されている。PC₂は第３図と同じフオトカプ
ラであり、アーク時に導通状態となる。＋E₆電源
は第４図の＋E₄電源と同一電圧の電源である。＋
E₄電源は第４図の＋E₄電源の働きをする。短絡
状態においては、コンデンサC₄の充電々圧はフ
オトカプラPC₂が不導通状態であるため、＋E₈で
定められた、＋E_4C電圧より低い値に充電されてい
る。今短絡からアークに移行すると、フオトカプ
ラPC₂は導通状態となるので、抵抗R₂₈，R₂₂で定
まる充電時定数で充電され、＋E_4C電圧まで、すな
わち第５図V₂まで上昇する。抵抗R₂₂はフオトカ
プラPC₂が不導通状態である時、すなわち短絡状
態であるとき、V₂電圧まで充電されたコンデン
サC₄の電荷は＋E₈電圧まで放電する働きをする。

このようなアーク特性改善制御回路を設けるこ
とにより、短絡が開放され、アークに移行した時
は、直流電源＋E₈の電圧は＋E_4C電圧より低く設
定されているため、出力は増大し、第１図のリア
クトルL₂によるキツク電圧に相当するエネルギ
ーを負荷に供給することができる。すなわち第７
図と第１１図を接続して（接続した場合の具体回
路例は省略する）、溶接を行うと、第１２図に示
す状態が得られる。次に第１２図ｃの波形につい
て説明する。第１２図ｃにおいて、短絡期間の波
形は第８図ｃと同一であるので省略する。

次にアーク時の波形について説明する。

短絡からアークに移行すると、PC₂は導通状態
となるので、＋E_4C電圧より低い＋E₈電圧に充電さ
れていたコンデンサC₄は抵抗R₂₈，R₂₂で定まる
充電時定数で充電され、＋E_4C電圧まで、即ち第５
図のV₂まで上昇する。

この結果、第１２図ｃに示すアーク時の波形が
得られる。

こゝにおいて短絡時の様相は第８図と同様であ
るが、アークに移行した時V₂を低下させ、すな
わち、出力を増大させて負荷に高い電圧を供給す
ることにより、アークが燃え上つてもアーク切れ
を起させず、アークを維持する機能が付加された
ことになる。もちろんアーク移行後、V₂を増加
させる、すなわち出力を設定値にもどす時間と、
直流電源＋E₈の電圧値は作業条件によつて適正
に実験的に選択する必要がある。特に、短絡直後
の抑制電圧＋E₅（第１０図）が大きい時は、第１
１図の＋E₈電圧を下げて、より出力を増大させ
てアークを安定に維持することが必要である。溶
接電流に対する＋E₈電圧の実験的に求めた関係
を第１０図に点線で示す。第１０図の点線出力を
得るためには、第１１図の＋E₈電源として、溶
接電流信号電圧を入力端子とした演算増幅器を用
いて構成できるが、こゝではその具体回路例を省
略する。

以上説明したように本発明は、溶接用電源出力
制御装置に係り、出力状態により最適な制御を行
い、溶接作業性を著しく向上させるとともに、従
来直流リアクトルを用いて行われていた調整方法
を電気的に行いうるため、個々の作業状態で最適
な作業性、アーク安定性を得るとともに、価格的
にも安価である効果を有するものである。

【図面の簡単な説明】

第１図は一般の溶接用電源装置の基本的な回路
図、第２図は本発明による溶接用電源出力制御装
置を付加した溶接用電源装置の基本的なブロツク
図、第３図は同装置における一般的な出力状態検
出回路の回路図、第４図も同じく同装置における
一般的なゲート回路の回路図、第５図は同ゲート
回路におけるコンデンサC₂の両端電圧波形図、
第６図は本発明における短絡特性改善制御回路の
一部の回路図、第７図は同全部の回路図、第８図
ａ，ｂ，ｃは短絡時の各種特性図、第９図は短絡
特性改善制御回路を用いた場合のサイリスタの通
電期間を示す模式図、第１０図は溶接電流に対す
る第６図の＋E₅電圧特性図、第１１図は本発明
による出力制御装置におけるアーク特性改善制御
回路の一部の回路図、第１２図ａ，ｂ，ｃは短絡
時およびアーク時の各種特性図である。 SCR……制御整流素子（サイリスタ）群、
SCR₁〜SCR₆……制御整流素子（サイリスタ）、
１……消耗電極、２……被溶接母材、３……アー
ク、４……出力状態検出回路、５……平均出力制
御回路、６……短絡特性改善制御回路、７……ゲ
ート回路、８……溶接電流信号発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 消耗電極を用いるアーク溶接装置において、
   出力制御手段としての制御整流素子群と、出力状
   態がアーク状態であるか短絡状態であるかを検知
   する出力状態検出回路と、前記制御整流素子群の
   溶接出力値に応じた基準導通期間Ｔを設定する平
   均出力制御回路と、前記溶接出力値を検出する溶
   接電流信号発生回路と、前記出力状態検出回路の
   短絡状態検出直後は前記基準導通期間Ｔより小な
   る導通期間をαとして前記制御整流素子群の導通
   期間を（Ｔ―α）に設定し、短絡状態の時間経過
   にともない前記αの値を徐徐に小さくさせ、かつ
   短絡状態検出直後のαの値について溶接出力値が
   低い時は小さい値に設定し、溶接出力値の増大に
   ともない前記αの値を大きい値となるように構成
   した短絡特性改善制御回路を備えた溶接用電源出
   力制御装置。 ２ 消耗電極を用いるアーク溶接装置において、
   出力制御手段としての制御整流素子群と、出力状
   態がアーク状態であるか短絡状態であるかを検知
   する出力状態検出回路と、前記制御整流素子群の
   溶接出力値に応じた基準導通期間Ｔを設定する平
   均出力制御回路と、前記溶接出力値を検出する溶
   接電流信号発生回路と、前記出力状態検出回路の
   短絡状態検出直後は前記基準導通期間Ｔより小な
   る導通期間をαとして前記制御整流素子群の導通
   期間を（Ｔ―α）に設定し、短絡状態の時間経過
   にともない前記αの値を徐徐に小さくさせ、かつ
   短絡状態検出直後のαの値について溶接出力値が
   低い時は小さい値に設定し、溶接出力値の増大に
   ともない前記αの値を大きい値に設定し、さらに
   前記出力状態検出回路のアーク状態検出直後は前
   記αとは異なる導通期間をβとして前記制御整流
   素子群の導通期間を（Ｔ＋β）に設定し、アーク
   状態の時間経過にともない前記βの値を徐徐に小
   さくなるように構成した短絡特性改善制御回路を
   備えた溶接用電源出力制御装置。