JPS6351603B2

JPS6351603B2 -

Info

Publication number: JPS6351603B2
Application number: JP57179321A
Authority: JP
Inventors: Atsushi Ogawa
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-10-13
Filing date: 1982-10-13
Publication date: 1988-10-14
Also published as: JPS5970012A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はテープレコーダのノイズリダクシヨ
ン装置において、可変フイルタ回路の出力レベル
を検波し、この可変フイルタ回路の周波数特性を
制御する直流電圧を設定するノイズリダクシヨン
装置の検波回路に関する。

〔発明の技術的背景〕

周知のように、テープレコーダの分野では種々
のノイズリダクシヨン（以下NRと称す）装置が
広く普及されるようになり、特にカセツトテープ
レコーダにおいては、テープ自体に存在するヒス
ノイズを充分に低減できるようになつて、良好な
音響再生が可能となつている。

第１図は現在最も広く普及されているドルビー
（＝商標）方式NR装置Ｂタイプ１１の基本構成
を示すもので、NR録音を可能とするエンコーダ
とNR再生を可能とするデコーダが兼用されてい
る。まず、エンコーダとして動作させる場合、録
再切換スイツチS₁をＲ（レコード）側に接続して、
図示しないオーデイオアンプ等からの音声信号を
入力端子INに供給する。この音声信号は反転増
幅器１２で増幅された後、主信号路１３を経て差
動増幅器１４に供給されると共に、副信号路１５
の可変フイルタ１６に供給される。この可変フイ
ルタ１６は入力信号の高域成分を抽出するもの
で、その出力信号は緩衝用増幅器１７を介して可
変フイルタ制御回路１８に供給される。この可変
フイルタ制御回路１８は反転増幅器１９及び検波
回路２０で構成されるもので、検波回路２０の整
流回路２１及び積分回路２２によつて可変フイル
タ１６の出力レベルを検知し、これに対応する直
流電圧に変換する。そして、この直流電圧を上記
可変フイルタ１６の制御入力端に供給し、可変フ
イルタ１６内部の可変インピーダンスを変化さ
せ、可変フイルタ１６の出力レベルに応じてカツ
トオフ周波数を移動させるように制御している。

すなわち、副信号路１５の音声信号は可変フイ
ルタ１６によつて低レベルの高域成分だけが通過
され、緩衝用増幅器１７及びリミツタ回路２３を
介して上記差動増幅器１４に供給される。そし
て、この差動増幅器１４によつて主信号路１３の
信号と副信号路１５の低レベルの高域成分だけに
なつた信号とが加算され、高域成分の増強された
音声信号にエンコードされて出力端子OUTより
図示しないテープレコーダの録音増幅器に供給さ
れ、NR録音が可能となる。

一方、上記ＢタイプのNR装置１１をデコーダ
として動作させる場合、録音切換スイツチS₁をＰ
（プレイ）側に接続し、図示しないテープレコー
ダの再生増幅器から再生信号を入力端子INに供
給する。この再生信号は反転増幅器１２で増幅さ
れた後、主信号路１３を介して差動増幅器１４に
供給される。この差動増幅器１４の出力信号は副
信号路１５を経て上記エンコーダの場合と同様に
低レベルの高域成分だけと信号となつて差動増幅
器１４に供給される。副信号路１５の信号は差動
増幅器１４により主信号路１５の信号に対して逆
位相であり、差動増幅器１４で両信号を加算する
と、再生信号から高域成分が減算され、ここにテ
ープレコーダ再生信号がデコードされて出力端子
OUTに出力されるものである。

第２図は上記ＢタイプのNR装置１１の副信号
路１５の具体的な構成を示すもので、副信号路１
５の入力信号は可変フイルタ１６のコンデンサ２
４，２５及びカツトオフ周波数を制御する抵抗２
６と可変インピーダンス回路を構成する抵抗２
７、FET２８、電源２９によつて高域成分が抽
出される。そして、抵抗２６と可変インピーダン
ス回路のインピーダンスとの比で制御される時定
数によつて減衰され出力される。この低レベル高
域信号は緩衝用増幅器１７、反転増幅器１９を介
して、検波回路２０の整流回路２１に供給され
る。この整流回路２１はゲルマニウムダイオード
３０で半波整流し、コンデンサ３１で平滑するも
ので、入力信号を直流電圧に変換して積分回路２
２に供給する。この積分回路２２はシリコンダイ
オード３２、抵抗３３及びコンデンサ３４で構成
される非直線積分回路である。すなわち、入力レ
ベルが小さいときはシリコンダイオード３２がオ
フ状態となり、抵抗３３とコンデンサ３４でつく
られる充電速度、つまり時定数によつて直流電圧
変化の応答性をゆるやかにし、入力レベルが大き
いときはシリコンダイオード３２がオン状態とな
つて応答性をはやくするものである。コンデンサ
３４の充電電圧は可変フイルタ１６のFET２８
ゲートＧに印加され、可変インピーダンスを制御
すると共に減衰量も制御している。

このように制御された可変フイルタ１６の出力
信号は緩衝増幅器１７、リミツタ回路２３を介し
て差動増幅器１４に供給され、主信号路１３の信
号に加算されるようになる。

上記ＢタイプのNR装置１１を発展させ、さら
にNR効果を高めるＣタイプのNR装置が近時広
く普及し始めている。周知のようにこのＣタイプ
のNR装置はＢタイプのNR装置１１を２段直列
に接続し、前段がハイレベルステージとして高域
信号を、後段がローレベルステージとして中高域
信号をエンコード或いはデコードするもので、そ
の動作原理はＢタイプのNR装置１１と同様であ
るのでその説明を省略する。

したがつて、このＣタイプのNR装置のローレ
ベルステージをオフとし、ハイレベルステージの
エンコードまたはデコード特性をつくる定数を切
り換えればＢタイプのNR装置１１としてきわめ
て容易に切り換え使用することができる。

現在、この種のNR装置はIC化されているが、
すでに普及されているＢタイプのNR装置１１と
切り換え可能とするため、上記で述べたようにハ
イレベルステージのエンコードまたはデコード特
性を作る素子をICの外付けにして、トランジス
タ等のスイツチング素子を用いて各定数の切り換
えを行なつている。

第３図はIC化されたＣタイプのNR装置ハイレ
ベルステージ検波回路部に対して各素子を外付け
した構成を示すもので、IC内部では図示しない
可変フイルタ制御回路の増幅器出力端と接続され
る整流回路３５のゲルマニウムダイオード３６
が、IC外部端子ａと共に積分回路３７のシリコ
ンダイオード３８に接続される。このシリコンダ
イオード３８は外部端子ｂと共に図示しない可変
フイルタの可変インピーダンス回路に接続されて
いる。このようなICの外部端子ａにコンデンサ
３９、外部端子ｂにコンデンサ４０を接続し、ま
た端子ａ〜ｂ間を抵抗４１を介して接続する。こ
の状態でＢタイプの検波回路として作動するが、
さらにＣタイプの検波回路と切り換え可能とする
ために、IC内部のスイツチング素子４２，４３
をそれぞれ外部端子ｃ，ｄを介してコンデンサ４
４，４５に接続し、スイツチング素子４２，４３
を閉じることによつてコンデンサ４４，４５をそ
れぞれコンデンサ３９，４０に並列接続されるよ
うにしている。

すなわち、上記検波回路の時定数はコンデンサ
の個数を切り換えることによつて変化されるもの
で、スイツチング素子を開閉することによりＢタ
イプとＣタイプのNR装置検波回路を容易に切り
換えることができる。

〔背景技術の問題点〕

しかし、上記のようにコンデンサの個数を切り
換えて時定数を変える方法はIC外部付きの素子
数が多くなり、テープレコーダ内のNR装置がし
めるスペースが大きくなつてしまう。また、IC
内部で切り換えを行なう場合にはICの端子数を
ふやさなければならないので好ましくない。

〔発明の目的〕

この発明は上記欠点を改善し、NR装置ICの外
部付きとなる素子数を少なくし、さらにICの端
子数を減らしてIC内部で時定数の切り換えを行
なうことのできるノイズリダクシヨン装置の検波
回路を提供するものである。

〔発明の概要〕

すなわちこの発明におけるノイズリダクシヨン
装置の検波回路は二段の差動増幅器を用いて、一
段目を小信号用、二段目を大信号用とし、それぞ
れ入力信号に対応する電流を外部付きのコンデン
サに出力するもので、この検波回路の各差動増幅
器に供給するコンデンサ充電用電流源及び抵抗を
IC内部のスイツチによつて切り換えてコンデン
サへ流れる電流量を変えて時定数を変化させるも
のである。

〔発明の実施例〕

以下、図面についてこの発明の一実施例を説明
する。

第４図はその構成を示す等価回路図であり、
NR装置IC内部では図示しない可変フイルタ制御
回路の増幅器出力端を検波回路入力端４６の緩衝
用トランジスタQ₁のベースに接続し、可変フイ
ルタの出力する低レベル高域信号を増幅してい
る。このトランジスタQ₁はコレクタ＋V_CC電源に
接続し、エミツタを一段目の差動増幅回路４７の
入力端であるトランジスタQ₂のベースに接続す
ると共に、抵抗R₁を介して二段目の差動増幅回
路４８の入力端であるトランジスタQ₃のベース
に接続し、さらにトランジスタQ₁を動作させる
定電流源I₁にも接続している。

すなわち、図中Ａ点にオフセツト電圧ΔV（＝
I₁・R₁）を作り、トランジスタQ₁のエミツタ出
力信号が小さいうちは一段目の差動増幅回路４７
を動作させ、また出力信号が大きくなつてオフセ
ツト電圧ΔVを越えたときに抵抗R₁を介して二段
目の差動増幅回路４８を動作させるようにしてい
る。

上記一段目の差動増幅回路４７では、＋V_CC電
源にトランジスタQ₄のエミツタとダイオードD₁
とを接続してカレントミラー回路を形成してい
る。このカレントミラー回路はその出力端をトラ
ンジスタQ₂およびQ₆の各コレクタに接続し、各
トランジスタQ₂，Q₆に流れる電流が常に等しく
なるように制御している。このトランジスタQ₂，
Q₆は各エミツタを共通接続して、定電流源I₂およ
びスイツチング素子S₁₀の動作に対応して並列接
続されているI₃に接続し、差動回路を構成してい
る。スイツチング素子S₁₀はNR装置Ｂタイブと
Ｃタイプの切り換えを行なうもので、この定電流
源I₂，I₃等によつて、第１の可変定電流源を構成
している。

上記差動回路の出力端となるトランジスタQ₂
のコレクタはトランジスタQ₅のベースに接続し、
差動回路の出力信号に対応してトランジスタQ₅
のコレクタ電流を制御する。このトランジスタ
Q₅はエミツタ−ベース間にダイオードD₂を接続
してトランジスタQ₅を保護しており、エミツタ
を＋V_CC電源に接続し、コレクタをトランジスタ
Q₆のベースに接続して差動回路を制御すると共
に、外部端子４９を介して外付コンデンサC₁に
充電電流を供給する。

二段目の差動増幅回路４８は、一段目の差動増
幅回路４７とほぼ同構成であり、カレントミラー
回路を形成するトランジスタQ₆とダイオードD₃
によつて＋V_CC電源を差動回路のトランジスタ
Q₃，Q₈に供給する。このトランジスタQ₃，Q₈の
各エミツタを抵抗R₂およびスイツチング素子S₁₁
の動作に対応して並列接続される抵抗R₃に接続
し、差動回路を形成するもので、この抵抗R₂，
R₃は第２の可変定電流源を構成するようにする。
すなわちこの抵抗R₂およびR₃は高抵抗とし、定
電流源を代用するものである。また、スイツチン
グ素子S₁₁はNR装置ＢタイプとＣタイプの切り
換えを行なうものである。

上記差動回路は出力端であるトランジスタQ₃
のコレクタより出力用トランジスタQ₇に差動回
路の出力信号を供給する。このトランジスタQ₇
はベース−エミツタ間を保護用ダイオードD₄を
介して接続し、供給される信号に対応して＋V_CC
電流よりコンデンサC₁へ充電電流を流すと共に
トランジスタQ₈へ出力して差動回路を制御して
いる。尚、コンデンサC₁はその充電電圧を外部
端子４９を介して図示しない可変フイルタ回路に
供給している。また、コンデンサC₁に並列に接
続されるスイツチング素子S₁₂と定電流源I₄はコ
ンデンサC₁の放電時定数切換え用である。

上記のように構成されるNR装置検波回路は
NR装置Ｂタイプとして使用する場合、NR装置
外部切換スイツチとして連動するIC内部のスイ
ツチング素子S₁₀，S₁₁，S₁₂をオフ状態に設定す
る。そして、可変フイルタ出力信号の低レベル高
域信号を増幅器よりトランジスタQ₁に供給され
ると、入力信号の振幅がオフセツト電圧ΔVを越
えないうちは一段目の差動増幅回路４７が働き、
信号の振幅がオフセツト電圧ΔVを越えると、二
段目の差動増幅回路も働くようになる。この働き
は第３図のシリコンダイオード３８と抵抗４１の
動作に一致する。

一段目の差動増幅回路４７では差動回路のトラ
ンジスタQ₂，Q₆を定電流源I₂で働かせているの
で、差動回路の最大出力電流はカレントミラー回
路によりI₂／２となる。したがつて、出力用トランジスタQ₅の最大ベース電流はI₂／２であり、これに対応するコレクタ電流までの範囲で電流制御され
てコンデンサC₁を充電することになる。

一方、図中Ｂ点の電位は差動回路の働きにより
Ａ点の電位と等しくなるが、Ａ点の電位が下がつ
たときコンデンサC₁の充電圧V_Cにより、Ｂ点の
電位は下がらない。すなわち、Ａ点の電位が下が
つている間はコンデンサQ₆のベース電圧V_Cによ
り、差動回路の出力電流は一定になる。この動作
は第３図の整流回路３５の動作と一致する。

二段目の差動増幅回路４８は上記差動増幅回路
４７と同様に抵抗R₂によつてきまる差動回路の
最大出力電流範囲内でトランジスタQ₇を制御し、
このトランジスタQ₇のコレクタ電流は、一段目
の差動増幅回路４７の出力と共にコンデンサC₁
に充電電流を供給する。したがつて、充電速度は
急激に増してコンデンサC₁の充電電圧V_Cの立ち
上がり時間、すなわち時定数を短くすることにな
る。この働きは第３図の積分回路３７の動作に一
致する。

すなわち、上記NR装置Ｂタイプとしての検波
回路に、第５図Ａに示すようなピーク電圧V_IN1
（≦ΔV）のトーンバースト波を入力すると、一
段目の差動増幅回路４７だけが作動して、その出
力電圧V_OUT1はＢ図に示すようにトーンバースト
波の周期および振幅に対応して、段階的に上昇
し、最終的に入力ピーク電圧V_IN1に対応する値
V_OUT1となる。この入力されてからピーク電圧
V_OUT1に達するまでの時間が時定数t₁である。ま
た、同様に第６図Ａに示すようなピーク電圧V_IN2
（≧ΔV）のトーンバースト波を入力すると、二
段目の差動増幅回路４８も作動するようになり、
充電電流が増加するので、その出力電圧V_OUT2は
Ｂ図で示すように時定数t₁′の立ち上がり速度で
変化する。尚、第５図、第６図のそれぞれＡで示
す入力信号の変化がなくなると、それぞれＢ図で
示す各出力信号は次段の可変フイルタのインピー
ダンスできまる時定数T₁或いはT₁′で放電してい
く。

上記検波回路をNR装置Ｃタイプとして使用す
る場合、スイツチング素子S₁₀，S₁₁，S₁₂をオン
とする。このとき、一段目の差動増幅回路４７の
定電流源はI₂＋I₃となり、最大出力電流I₂＋I₃／２となる。この差動増幅回路４７の入力電圧が変化し
たときの出力電圧の変化する速度は、定電流源の
電流値に比例するので、コンデンサC₁の電圧立
ち上がり時間、すなわち時定数は定電流源I₂だけ
の時よりも短くなる。これは二段目の差動増幅回
路４８についても同様で、第３図のコンデンサ４
４，４５の作用と一致する。第５図および第６図
のそれぞれＣは、NR装置Ｃタイプの場合の検波
回路にそれぞれＡで示すトーンバースト波を入力
したときの出力電圧V_OUT1，V_OUT2の波形を示すも
ので、このときの立ち上がり時定数t₂およびt₂′は
t₂＜t₁，t₂′＜t₁′となる。また、放電時定数T₂及び
T₂′は定電流源I₄できまる。

したがつて、従来の検波回路の特性を損なうこ
となく、外部端子および外付コンデンサの数を減
らすことができる。

第７図は上記実施例に基いて出力トランジスタ
のコレクタ電流を定電流源によつて変化させるよ
うにしたNR装置検波回路の等価回路を示すもの
で、入力端をトランジスタQ₉のベースとし、そ
のエミツタ電流を定電流源I₅及び抵抗R₄によるオ
フセツト電圧ΔVを基準に、入力信号の振幅が小
さいとき一段目の差動増幅回路５０の働かせ、振
幅がΔVを越えるときに二段目の差動増幅回路５
１も働かせるようになつている。

一段目の差動増幅回路５０は、トランジスタ
Q₁₀とダイオードD₅とでカレントミラー回路を構
成し、＋V_CC電源から差動回路を構成するトラン
ジスタQ₁₁，Q₁₂の各コレクタそれぞれに同等の
電流量を供給する。この電流量の最大値はトラン
ジスタQ₁₁，Q₁₂の供通エミツタに接続されてい
る定電流源I₆によつてきまる。上記差動回路の出
力端であるトランジスタQ₁₁のコレクタは出力用
トランジスタQ₁₃，Q₁₄のベースに接続される。
このトランジスタQ₁₃，Q₁₄はそれぞれ抵抗R₅，
R₆を介して＋V_CC電源に接続しており、差動回路
の出力変化に対応する電流を外部端子５２に接続
される外付コンデンサC₂に供給する。上記トラ
ンジスタQ₁₄のエミツタはスイツチング素子S₁₃を
介して定電流源I₇に接続され、スイツチング素子
S₁₃をオン状態にすることにより、トランジスタ
Q₁₄がカツトオフして充電電流が減るようになつ
ている。尚、＋V_CC電源とトランジスタQ₁₃のベー
ス間に接続されている抵抗R₇およびダイオード
D₆はトランジスタQ₁₃，Q₁₄の温度補償用のもの
である。二段目の増幅回路５１は一段目の差動増
幅回路５０とほぼ同構成であり、トランジスタ
Q₁₅とダイオードD₇とでカレントミラー回路を構
成し、＋V_CC電源から差動回路を形成する各トラ
ンジスタQ₁₆，Q₁₇に同電流を供給する。この供
給電流の最大値は抵抗R₈できまる。差動回路の
出力端であるトランジスタQ₁₆のコレクタは出力
用トランジスタQ₁₈，Q₁₉の各ベースに接続され
る。このトランジスタQ₁₈，Q₁₉はそれぞれ抵抗
R₉，R₁₀を介して＋V_CC電源に接続して、一段目
の差動増幅回路５０の出力電流と共にコンデンサ
C₂に充電電流を供給するようにしている。上記
出力用トランジスタQ₁₉のエミツタはスイツチン
グ素子S₁₄を介して定電流源I₈が接続されている。
尚、抵抗R₁₁およびダイオードD₈はトランジスタ
Q₁₈，Q₁₉の温度補償用であり、またコンデンサ
C₂に対して並列接続されるスイツチング素子S₁₅
および定電流源I₉はコンデンサC₂の放電時定数切
換用である。

上記のように構成される検波回路はNR装置Ｂ
タイプとして使用する場合、NR装置切換スイツ
チと連動するIC内部スイツチング素子S₁₃，S₁₄，
S₁₅をオフとする。そして、可変フイルタ出力信
号の低レベル高域信号が増幅器よりトランジスタ
Q₉に供給されると、入力信号の振幅がＡ点のオ
フセツト電圧ΔV（＝I₅・R₄）より小さいうちは一
段目の差動増幅回路５０が働き、信号の振幅がオ
フセツト電圧ΔVを越えると、二段目の増幅回路
５１も働くようになる。

各差動増幅回路５０，５１ではそれぞれの差動
回路により、入力信号の振幅、周波数によつてき
まる立ち上がり変化速度つまり時定数で出力トラ
ンジスタQ₁₃，Q₁₄或いはQ₁₈，Q₁₉のベース電流
を段階的に上げていく。これにしたがつてコンデ
ンサC₂への充電電流が変化していくことになる。

また、この検波回路をNR装置Ｃタイプとして
使用する場合、スイツチング素子S₁₃〜S₁₄をオン
にして、出力トランジスタQ₁₄，Q₁₉への供給電
流を減らして充電電流を減らし、さらにS₁₅をオ
ンにして放電時定数を短くすればよい。

したがつて従来の検波回路と同等の特性を損う
ことなく、外部端子および外付コンデンサの数を
減らすことができる。

〔発明の効果〕

以上のようにこの発明によれば、NR装置用IC
の外部素子を少なくし、ICの端子数を減らして、
且つIC内部で時定数の切り換えを行なうことが
できるので、NR装置の製造が容易となり、コス
トを低減させることが可能となる。

【図面の簡単な説明】

第１図はドルビー方式NR装置Ｂタイプの基本
構成を説明する図、第２図は上記NR装置の副信
号路を説明する図、第３図は従来のNR装置の検
波回路を説明する図、第４図はこの発明の一実施
例に係るNR装置の検波回路を説明する図、第５
図および第６図は上記実施例のNR装置検波回路
の入力信号と出力信号の関係を説明する図、第７
図はこの発明に係る他の実施例を説明する図であ
る。１６……可変フイルタ、２０……検波回路、２
１，３５……整流回路、２２，３７……積分回
路、４６、……検波回路入力端、４７，５０……
一段目の差動増幅回路、４８，５１……二段目の
差動増幅回路、４９，５２……外部端子、C₁〜
C₂……外付コンデンサ、I₁〜I₉……定電流源、S₁₀
〜S₁₅……スイツチング素子。

Claims

【特許請求の範囲】

１入力信号に対してオフセツト電圧を設定する
手段と、上記入力信号に対応して整流出力する第
１の差動増幅回路と、上記オフセツト電圧以上の
ピーク電圧をもつ入力信号に対してのみ整流出力
する第２の差動増幅回路と、上記第１及び第２の
各差動増幅回路それぞれの出力電流を変化させる
各差動増幅回路それぞれに付属された可変定電流
源と、上記出力電流の供給される端子に接続され
各差動増幅回路の出力電流で充放電制御されるコ
ンデンサとを具備し、前記可変定電流源の値を変
えることによつて上記コンデンサの充電時定数を
変化させるようにしたことを特徴とするノイズリ
ダクシヨン装置の検波回路。