JPS6351407B2 - - Google Patents
Info
- Publication number
- JPS6351407B2 JPS6351407B2 JP55128189A JP12818980A JPS6351407B2 JP S6351407 B2 JPS6351407 B2 JP S6351407B2 JP 55128189 A JP55128189 A JP 55128189A JP 12818980 A JP12818980 A JP 12818980A JP S6351407 B2 JPS6351407 B2 JP S6351407B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は差動増幅回路に関し、特にカレントミ
ラー回路と差動アンプとを組合せて成る差動増幅
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a differential amplifier circuit, and more particularly to a differential amplifier circuit comprising a combination of a current mirror circuit and a differential amplifier.
カレントミラー回路を差動アンプの能動負荷と
して用いたいわゆるカレントミラー差動増幅回路
がある。かゝる差動増幅回路の例が第１図に示さ
れており、差動接続された１対のトランジスタ
Q1，Q2のコレクタ能動負荷としてダイオードD1、
トランジスタQ3及び抵抗R1，R2より成るカレン
トミラー回路が用いられている。すなわちトラン
ジスタQ1のコレクタがレベルシフト用電圧源VL
を介してダイオードD1のアノードに接続されて
おり、他方のトランジスタQ2のコレクタがトラ
ンジスタQ3のコレクタに共通接続され、このト
ランジスタQ3のベースにダイオードD1のアノー
ドが接続されている。ダイオードD1のカソード
とトランジスタQ3のエミツタとが夫々抵抗R1と
R2を介して回路電源−VCCへ接続されている。そ
してトランジスタQ2，Q3のコレクタ共通接続点
から出力OUTが導出されて負荷RLへ電流が供給
されるものである。尚、抵抗R3は差動トランジ
スタQ1，Q2への電流を供給する電流源として作
用する。 There is a so-called current mirror differential amplifier circuit that uses a current mirror circuit as an active load of a differential amplifier. An example of such a differential amplifier circuit is shown in FIG.
Diode D 1 as collector active load of Q 1 , Q 2 ,
A current mirror circuit consisting of a transistor Q 3 and resistors R 1 and R 2 is used. In other words, the collector of transistor Q 1 is the level shift voltage source V L
The collector of the other transistor Q2 is commonly connected to the collector of the transistor Q3 , and the anode of the diode D1 is connected to the base of this transistor Q3 . The cathode of diode D1 and the emitter of transistor Q3 are connected to resistor R1 , respectively.
Connected to circuit power supply −V CC via R 2 . Then, an output OUT is derived from the common connection point of the collectors of the transistors Q 2 and Q 3 , and current is supplied to the load R L. Note that the resistor R 3 acts as a current source that supplies current to the differential transistors Q 1 and Q 2 .
かゝる構成に於ては、差動トランジスタQ2が
出力トランジスタとして動作するために、そのコ
レクタ・ベース間電圧VCB2が入力信号によつて大
きく変化する。これに対して差動トランジスタ
Q1のコレクタ・ベース間電圧VCB1は殆んど変化
しない。また直流電圧源VLを抵抗素子にて代用
した場合には、VCB1とVCB2とは互いに逆位相の関
係で変化することになるため、これら両VCB1、
VCB2の差は大きくなり、よつて差動トランジスタ
Q1，Q2は入力信号レベルに応じてパラメータが
変化し、差動増幅回路の特徴である偶数次歪の抑
圧作用が損われることになる。 In such a configuration, since the differential transistor Q2 operates as an output transistor, its collector-base voltage VCB2 varies greatly depending on the input signal. On the other hand, the differential transistor
The collector-base voltage V CB1 of Q 1 hardly changes. Furthermore, if the DC voltage source V L is replaced by a resistive element, V CB1 and V CB2 will change in an antiphase relationship with each other, so both V CB1 ,
The difference in V CB2 becomes large and therefore the differential transistor
The parameters of Q 1 and Q 2 change depending on the input signal level, and the effect of suppressing even-order distortion, which is a characteristic of the differential amplifier circuit, is impaired.
更には、回路電源＋VCCの変動によつて差動ト
ランジスタに流れる電流が変動するために、増幅
素子の動作点が変化して出力変化となつて現われ
る。従つて、電源電圧変動に対する安定性が悪く
なるという欠点がある。 Furthermore, since the current flowing through the differential transistor fluctuates due to fluctuations in the circuit power supply +V CC , the operating point of the amplifying element changes, resulting in a change in the output. Therefore, there is a drawback that stability against power supply voltage fluctuations becomes poor.
本発明の目的は電源変動に対して安定に動作す
ると共に偶数次歪の抑圧作用を良好とし得る差動
増幅回路を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a differential amplifier circuit that operates stably against power supply fluctuations and can suppress even-order distortion well.
本発明による差動増幅回路は、１対の差動トラ
ンジスタの一方のコレクタ（ドレイン）と回路電
源との間にダイオードを設け、このダイオードと
共にカレントミラーを構成する出力トランジスタ
を設け、差動トランジスタへの電流供給をなす定
電流源の定電流と一定比の関係にある電流をカレ
ントミラー回路等の電流発生手段により発生せし
め、この電流発生手段の出力と出力トランジスタ
の出力とを結合せしめて、出力トランジスタのコ
レクタ（ドレイン）出力から回路出力を導出した
ことを特徴としている。 A differential amplifier circuit according to the present invention includes a diode provided between the collector (drain) of one of a pair of differential transistors and a circuit power supply, an output transistor that forms a current mirror together with the diode, and a diode connected to the differential transistor. A current that is in a constant ratio with the constant current of a constant current source that supplies current is generated by current generating means such as a current mirror circuit, and the output of this current generating means and the output of the output transistor are combined to produce an output. It is characterized in that the circuit output is derived from the collector (drain) output of the transistor.
以下に本発明について図面を用いて説明する。 The present invention will be explained below using the drawings.
第２図は本発明の一実施例の回路図であり、差
動トランジスタQ1，Q2のコレクタと回路電源＋
VCCとの間には抵抗R1とダイオードD1の直列接続
回路と、抵抗R2とが夫々に接続されている。こ
のダイオードD1と共にカレントミラー回路を構
成すべく出力トランジスタQ4が設けられており、
そのベース及びエミツタはそれぞれ差動トランジ
スタQ1，Q2の各コレクタに接続されている。 FIG. 2 is a circuit diagram of an embodiment of the present invention, in which the collectors of differential transistors Q 1 and Q 2 and the circuit power supply +
A series connection circuit of a resistor R 1 and a diode D 1 and a resistor R 2 are connected between the V CC and the resistor R 1 . An output transistor Q4 is provided to form a current mirror circuit together with this diode D1 .
Its base and emitter are respectively connected to the respective collectors of differential transistors Q 1 and Q 2 .
差動トランジスタQ1，Q2のための定電流供給
源として、ベースに基準電位−VB2が付与された
電流源トランジスタQ7と、このトランジスタQ7
のエミツタと差動トランジスタQ1，Q2のエミツ
タ共通接続点との間に設けられたエミツタ抵抗
REとによる定電流回路が用いられている。そし
て、このトランジスタQ7のコレクタと回路電源
−VCCとの間にダイオードD2と抵抗R3との直列接
続回路が設けられており、このダイオードD2の
アノード電圧によりベースバイアスされたトラン
ジスタQ5が設けられてこのエミツタ抵抗R4と共
に、先のダイオードD2と抵抗R3と共働してカレ
ントミラー回路となるものである。このカレント
ミラートランジスタQ5のコレクタ出力と、出力
トランジスタQ4のコレクタ出力とは互いに回路
出力OUTに於て共通に結合されている。尚、RL
は負荷抵抗を示している。 As a constant current supply source for the differential transistors Q 1 and Q 2 , a current source transistor Q 7 whose base is given a reference potential −V B2 and this transistor Q 7
Emitter resistor installed between the emitter of Q 1 and the emitter common connection point of differential transistors Q 1 and Q 2
A constant current circuit with R E is used. A series connection circuit consisting of a diode D 2 and a resistor R 3 is provided between the collector of this transistor Q 7 and the circuit power supply −V CC , and the transistor Q whose base is biased by the anode voltage of this diode D 2 5 is provided, and together with this emitter resistor R4 , the diode D2 and the resistor R3 work together to form a current mirror circuit. The collector output of the current mirror transistor Q5 and the collector output of the output transistor Q4 are commonly coupled to each other at the circuit output OUT. In addition, R L
indicates the load resistance.
こゝで差動トランジスタQ1，Q2に流れる電流
をI1，I2とし、抵抗REを流れる電流をIEとすれば、
IE＝I1＋I2
＝｛VB1−VB2）−（VBE2＋VBE7）｝／RE ……(1)
なる関係式が得られる。こゝにVB1は入力電圧、
VBE2、VBE7はトランジスタQ2，Q7のベース・エ
ミツタ間電圧である。すなわち、トランジスタ
Q7による電流は(1)式で示される如く電源電圧±
VCCに全く無関係な一定値となるために、回路電
源変動に対してトランジスタQ1，Q2に流れる電
流I1，I2は変化しない。よつて差動トランジスタ
Q1，Q2の動作点の変化はなく安定な動作をなす
ものである。 Here, if the currents flowing through the differential transistors Q 1 and Q 2 are I 1 and I 2 , and the current flowing through the resistor R E is I E , then I E = I 1 + I 2 = {V B1 − V B2 ) −(V BE2 +V BE7 )}/R E ...(1) The following relational expression is obtained. Here, V B1 is the input voltage,
V BE2 and V BE7 are the base-emitter voltages of transistors Q 2 and Q 7 . i.e. transistor
As shown in equation (1), the current due to Q 7 is within the power supply voltage ±
The currents I 1 and I 2 flowing through the transistors Q 1 and Q 2 do not change due to fluctuations in the circuit power supply because they are constant values that are completely unrelated to V CC . Differential transistor
There is no change in the operating points of Q 1 and Q 2 and stable operation is achieved.
更に、ダイオードD1の両端電圧を無視すれば、
抵抗R1，R2には同一の信号電流が流れるために、
トランジスタQ1のコレクタ・ベース間電圧VCB1
とトランジスタQ2のコレクタ・ベース間電圧
VCB2とは信号の大きさに無関係に常に等しく一定
となるから、両トランジスタはバランスして偶数
次歪の打消しが効果的になされる。 Furthermore, if we ignore the voltage across diode D 1 , we get
Since the same signal current flows through resistors R 1 and R 2 ,
Collector-base voltage V CB1 of transistor Q 1
and the collector-base voltage of transistor Q2
Since V CB2 is always equal and constant regardless of the signal magnitude, both transistors are balanced and even-order distortion is effectively canceled.
また、抵抗R3とR4とによるカレントミラー比
及び抵抗R1とR2とによるカレントミラー比を所
望に定めて出力トランジスタQ4のコレクタ直流
出力電流と、カレントミラートランジスタQ5の
コレクタ出力電流とが等しくなるように選定する
ことによつて負荷RLへは交流電流のすべてが流
れて大きな交流利得を得ることができる。 Further, by setting the current mirror ratio of resistors R 3 and R 4 and the current mirror ratio of resistors R 1 and R 2 as desired, the collector DC output current of output transistor Q 4 and the collector output current of current mirror transistor Q 5 are determined as desired. By selecting them so that they are equal, all of the alternating current flows to the load R L and a large alternating current gain can be obtained.
尚、トランジスタQ1，Q2に流れる電流I1，I2を
等しくするには、
（R1／R2−１）＝２・R3／R4 ……(2)
なる関係が成立するように抵抗R1〜R4が選定さ
れるものである。 In addition, in order to equalize the currents I 1 and I 2 flowing through the transistors Q 1 and Q 2 , the following relationship must be established: (R 1 /R 2 -1) = 2・R 3 /R 4 ...(2) The resistors R 1 to R 4 are selected accordingly.
上記に於ては各トランジスタをバイポーラトラ
ンジスタとして示したが、電界効果トランジスタ
をも用い得るものである。 Although each transistor is shown above as a bipolar transistor, a field effect transistor may also be used.
第３図は本発明の他の実施例回路図であり、第
２図と同等部分は同一符号により示されている。
本例においては、出力トランジスタQ4とカレン
トミラートランジスタQ5の各コレクタ出力の間
にバイアス用ダイオードD3，D4を設けて、この
両端電圧によりベースバイアスされた１対のコン
プリメンタリなトランジスタQ8，Q9を設けるこ
とによりプツシユプル動作させ、共通負荷RLを
電力駆動するようにした電力増幅回路の例であ
る。他の回路構成や作用については第２図のそれ
と同等であつて、説明は省略される。 FIG. 3 is a circuit diagram of another embodiment of the present invention, in which parts equivalent to those in FIG. 2 are designated by the same reference numerals.
In this example, bias diodes D 3 and D 4 are provided between the collector outputs of the output transistor Q 4 and the current mirror transistor Q 5 , and a pair of complementary transistors Q 8 whose bases are biased by the voltage across these diodes are provided. This is an example of a power amplifier circuit in which a common load R L is driven by power by providing push-pull operation by providing , Q 9 . The other circuit configurations and operations are the same as those shown in FIG. 2, and their explanations will be omitted.
第２図、第３図に於てVB1が大であれば基準電
圧VB2はアース電位でも良いものである。 In FIGS. 2 and 3, if V B1 is large, the reference voltage V B2 may be at ground potential.
以上述べた如く、本発明によれば電源変動に対
しても安定に作動し、かつ偶数次歪の抑圧が効果
的になされる差動増幅回路が得られるから、電源
変動の大なる回路装置に用いて好適となる。 As described above, according to the present invention, it is possible to obtain a differential amplifier circuit that operates stably even with power fluctuations and can effectively suppress even-order distortion, so it is suitable for circuit devices subject to large power fluctuations. It is suitable for use.
第１図は従来のカレントミラー差動増幅回路の
１例を示す図、第２図及び第３図は本発明の実施
例を夫々示す回路図である。
主要部分の符号の説明 Q1，Q2……差動トラ
ンジスタ、Q4……出力トランジスタ、Q5……カ
レントミラートランジスタ、Q7……定電流源ト
ランジスタ。
FIG. 1 is a diagram showing an example of a conventional current mirror differential amplifier circuit, and FIGS. 2 and 3 are circuit diagrams showing embodiments of the present invention. Explanation of symbols for main parts Q 1 , Q 2 ... Differential transistor, Q 4 ... Output transistor, Q 5 ... Current mirror transistor, Q 7 ... Constant current source transistor.
Claims (1)
トランジスタＱ１，Ｑ２と、前記一対の差動トラ
ンジスタの一方Ｑ１のコレクタと第１電源との間
に直列接続された第１ダイオードＤ１及び第１抵
抗Ｒ１と、前記一対の差動トランジスタの他方Ｑ
２のコレクタと回路電源との間に接続された第２
抵抗Ｒ２と、前記一対の差動トランジスタのエミ
ツタと所定ベース電圧VB2が印加される第３トラ
ンジスタＱ７のエミツタとの間に接続されたエミ
ツタ抵抗REと、前記第３トランジスタのコレク
タと第２電源との間に直列接続された第２ダイオ
ードＤ２及び第３抵抗Ｒ３と、前記一対の差動ト
ランジスタの一方Ｑ１のコレクタ出力に応じてそ
の他方Ｑ２のコレクタの出力を負荷に供給する第
４トランジスタＱ４と、前記第３トランジスタＱ
７のコレクタ出力に応じて前記第４トランジスタ
Ｑ４の出力を吸込んでこれを第４抵抗Ｒ４を介し
て前記第２電源に供給する第５トランジスタＱ５
とからなり、前記第１乃至第４抵抗の各値をR1，
R2，R3，R4として（R1／R2）−１＝２（R3／R4）
なる関係を満足するように定めたことを特徴とす
る差動増幅回路。1 A pair of differential transistors Q1 and Q2 whose bases are supplied with inputs, and a first diode D1 and a first diode connected in series between the collector of one of the pair of differential transistors Q1 and a first power supply. resistor R1 and the other Q of the pair of differential transistors.
A second circuit connected between the collector of No. 2 and the circuit power supply.
a resistor R2, an emitter resistor R E connected between the emitters of the pair of differential transistors and the emitter of the third transistor Q7 to which a predetermined base voltage V B2 is applied; a second diode D2 and a third resistor R3 connected in series with the power supply; and a fourth transistor that supplies the output of the collector of the other one of the pair of differential transistors Q2 to the load in accordance with the collector output of one of the pair of differential transistors Q1. Q4 and the third transistor Q
a fifth transistor Q5 which sucks the output of the fourth transistor Q4 according to the collector output of the transistor Q4 and supplies it to the second power supply via a fourth resistor R4;
and each value of the first to fourth resistors is R 1 ,
As R 2 , R 3 , R 4 (R 1 /R 2 )-1=2 (R 3 /R 4 )
A differential amplifier circuit characterized in that the differential amplifier circuit is determined to satisfy the following relationship.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128189A JPS5753115A (en) | 1980-09-16 | 1980-09-16 | Differential amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128189A JPS5753115A (en) | 1980-09-16 | 1980-09-16 | Differential amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753115A JPS5753115A (en) | 1982-03-30 |
| JPS6351407B2 true JPS6351407B2 (en) | 1988-10-13 |
Family
ID=14978639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55128189A Granted JPS5753115A (en) | 1980-09-16 | 1980-09-16 | Differential amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753115A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5018155A (en) * | 1973-06-20 | 1975-02-26 |
-
1980
- 1980-09-16 JP JP55128189A patent/JPS5753115A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5018155A (en) * | 1973-06-20 | 1975-02-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753115A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| JP2730767B2 (en) | Voltage-to-current converter | |
| KR900008752B1 (en) | Current mirror circuit | |
| JP3162732B2 (en) | Amplifier circuit | |
| JPH0450765B2 (en) | ||
| JP3465952B2 (en) | Voltage-current converter | |
| JPS6351407B2 (en) | ||
| JP2897515B2 (en) | Voltage-current converter | |
| JPS6333726B2 (en) | ||
| JP3736077B2 (en) | Voltage comparison circuit | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| KR830001932B1 (en) | Amplification circuit | |
| JPH0434567Y2 (en) | ||
| JPH0332096Y2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2848330B2 (en) | Current mirror circuit | |
| JPH07112137B2 (en) | Base current compensation circuit | |
| JP3294355B2 (en) | Current source circuit | |
| JPS645369Y2 (en) | ||
| JP3116595B2 (en) | Operational amplifier circuit | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JPH06236219A (en) | Constant current circuit | |
| JPS6141161B2 (en) | ||
| JPH07336161A (en) | Differential amplifier | |
| JPH0410763B2 (en) |