JPS6348450B2 - - Google Patents
Info
- Publication number
- JPS6348450B2 JPS6348450B2 JP56139863A JP13986381A JPS6348450B2 JP S6348450 B2 JPS6348450 B2 JP S6348450B2 JP 56139863 A JP56139863 A JP 56139863A JP 13986381 A JP13986381 A JP 13986381A JP S6348450 B2 JPS6348450 B2 JP S6348450B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- terminal
- circuit
- bridging
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Stereophonic System (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Paper (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号が印加され、互いに逆位相
の出力側を有し、ブリツジ回路が後置接されてい
る増幅器を用いた通信信号用等化回路に関する。
の出力側を有し、ブリツジ回路が後置接されてい
る増幅器を用いた通信信号用等化回路に関する。
1938年刊BSTJ誌第17巻第229〜244頁にH.W.
ボードによつて可変等化回路が説明されており、
またその回路にボード−等化器の名称が与えられ
ている。その場合公知のように橋絡Ｔ形素子の基
本概念を用いた回路が説明されている。またその
場合橋絡分岐と並列分岐とに対応して、適正な特
性インピーダンスを有する補助４端子網とも考え
られる付加回路が設けられている。斯様な等化器
の作用と用途自体は公知であるので、ここではそ
れらについて詳しく説明しない。一般に斯様な等
化器の伝達関数Tr（jω）を次の式で示すことがで
きる。
ボードによつて可変等化回路が説明されており、
またその回路にボード−等化器の名称が与えられ
ている。その場合公知のように橋絡Ｔ形素子の基
本概念を用いた回路が説明されている。またその
場合橋絡分岐と並列分岐とに対応して、適正な特
性インピーダンスを有する補助４端子網とも考え
られる付加回路が設けられている。斯様な等化器
の作用と用途自体は公知であるので、ここではそ
れらについて詳しく説明しない。一般に斯様な等
化器の伝達関数Tr（jω）を次の式で示すことがで
きる。
Tr（jω）＝Ｔ（jω）／Tp＝１−θHp・Ｈ（jω）／１
＋θHpＨ（jω）(1) その場合： Tp -1＝qp＝eao 基本減衰率 θ 切換定数の実数値、但し｜θ｜１ Hp 回路に依存して変化する変化量定数 Ｈ（jω） 伝達関数の周波数特性を定める関数、
但し｜Ｈ（jω）｜１ 斯様な等化器は集中定数回路素子即ち抵抗とコ
イルとコンデンサとを用いて構成されている。こ
のような回路構成を用いて｜θ｜＜１に対して大
きな減衰変化量（Da¨mpfungshub）を有する減衰
等化器を構成しようとする場合、所定の減衰変化
量に対して必要な基本減衰は急速に増加するの
で、付加的な増幅回路を用いる必要がある。
＋θHpＨ（jω）(1) その場合： Tp -1＝qp＝eao 基本減衰率 θ 切換定数の実数値、但し｜θ｜１ Hp 回路に依存して変化する変化量定数 Ｈ（jω） 伝達関数の周波数特性を定める関数、
但し｜Ｈ（jω）｜１ 斯様な等化器は集中定数回路素子即ち抵抗とコ
イルとコンデンサとを用いて構成されている。こ
のような回路構成を用いて｜θ｜＜１に対して大
きな減衰変化量（Da¨mpfungshub）を有する減衰
等化器を構成しようとする場合、所定の減衰変化
量に対して必要な基本減衰は急速に増加するの
で、付加的な増幅回路を用いる必要がある。
この場合少なくとも部分的に矯正しようとする
試みのなかで、能動形の等化回路も提案されてい
る。少なくとも或る意味で能動形ボード−等化器
と称することのできる等化器は刊行物、IEEEト
ランスアクシヨンス オン サーキツツ アンド
システムズ、CAS−22巻第５号、1975年５月、
第415〜418頁に記載されている。例えば斯様な公
知の等化器は両側波帯の調整を可変な負性抵抗を
用いてしか実現できない欠点を有する。これによ
つて10kHzより小さな周波数範囲での利用が限定
される。
試みのなかで、能動形の等化回路も提案されてい
る。少なくとも或る意味で能動形ボード−等化器
と称することのできる等化器は刊行物、IEEEト
ランスアクシヨンス オン サーキツツ アンド
システムズ、CAS−22巻第５号、1975年５月、
第415〜418頁に記載されている。例えば斯様な公
知の等化器は両側波帯の調整を可変な負性抵抗を
用いてしか実現できない欠点を有する。これによ
つて10kHzより小さな周波数範囲での利用が限定
される。
10MHzより小さな周波数で用いられる冒頭に述
べた形式の等化器は刊行物、IEEEトランスアク
シヨンス オン サーキツツ アンド システム
ズ、CAS−24巻第６号、1977年６月、第318〜
320頁に記載されている。その場合伝達関数は次
のような形になる。
べた形式の等化器は刊行物、IEEEトランスアク
シヨンス オン サーキツツ アンド システム
ズ、CAS−24巻第６号、1977年６月、第318〜
320頁に記載されている。その場合伝達関数は次
のような形になる。
Tr（jω）＝２（１／２−Tl（jω））
Tl（jω）＝θHpＨ（jω）／１＋θHp・Ｈ（jω）
斯様な等化器は負帰還用いた、差動入力側と差
動出力側とを有する２つの演算増幅器を用いて構
成されている。公知の回路は、たんにリアクタン
ス回路網としてのＺ（jω）によつて得られる最大
変化量が±9dBに制限される特性を有する。
動出力側とを有する２つの演算増幅器を用いて構
成されている。公知の回路は、たんにリアクタン
ス回路網としてのＺ（jω）によつて得られる最大
変化量が±9dBに制限される特性を有する。
基本減衰は自由に選択することができず、減衰
変化量には無関係で6dBである。切換定数は｜θ
｜0.5である。斯様な公知の回路はまた２つの
リアクタンス２端子網を相互に完全に同じように
構成すべきであるので、実現するのが困難であ
る。このことからも回路は比較的製作公差の影響
を受け易い、それは回路素子の設定値からのずれ
によつても回路の対称性がかなり損われるからで
ある。
変化量には無関係で6dBである。切換定数は｜θ
｜0.5である。斯様な公知の回路はまた２つの
リアクタンス２端子網を相互に完全に同じように
構成すべきであるので、実現するのが困難であ
る。このことからも回路は比較的製作公差の影響
を受け易い、それは回路素子の設定値からのずれ
によつても回路の対称性がかなり損われるからで
ある。
本発明の基礎とする課題は、前述の欠点をでき
るだけ除去し、かつ例えば製作公差による影響を
できるだけ最小にしかつ10MHzを越える周波数範
囲においても冒頭に述べた受動形ボード−等化器
の伝達関数が保持される能動形ボード−等化器用
の回路を提供することである。更にそれ自体損失
を有する回路網を用いて、かなり大きな最大変化
量を得ることができる。
るだけ除去し、かつ例えば製作公差による影響を
できるだけ最小にしかつ10MHzを越える周波数範
囲においても冒頭に述べた受動形ボード−等化器
の伝達関数が保持される能動形ボード−等化器用
の回路を提供することである。更にそれ自体損失
を有する回路網を用いて、かなり大きな最大変化
量を得ることができる。
この課題は本発明によれば冒頭に述べた形式の
等化回路から出発して、増幅器の第１出力側が第
１のブリツジ分岐を形成する第１抵抗の第１の端
子と第２のブリツジ分岐を形成する第２抵抗の第
１の端子とに接続されており、増幅器の第２出力
側が第３のブリツジ分岐を形成する第３抵抗の第
１の端子と第４のブリツジ分岐を形成する２端子
回路の第１の端子とに接続されており、前記２端
子回路は、終端抵抗に接続されている、適正な特
性インピーダンスを有する橋絡Ｔ形素子によつて
形成されており、該橋絡Ｔ形素子の直列分岐には
抵抗WOが接続されており、橋絡分岐には抵抗ZE
が接続されており、並列分岐には抵抗値WO 2／ZE
の抵抗が接続されており、さらに橋絡Ｔ形素子の
入力側に第４抵抗が直列に前置接続されており、
第１抵抗の第２の端子と前記２端子回路の第２の
端子とが基準電位に接続されており、第２抵抗の
第２の端子と第３抵抗の第２の端子との間の相互
接続点に基準電位に対する等価回路の出力信号が
生じ、その際第１の橋絡分岐を形成する第１抵抗
が値RC＝R1−１＋ｐ／ｐ・１／qO・WOに相当し、また 第４抵抗が値R1＝WO・ｐ／１＋ｐ・qO−αに相当 し、このときｐ＞RC／WO＋R1；qO≧０であり、WO は橋絡Ｔ形素子として形成された２端子回路の直
列分岐抵抗を意味し、かつα＝１／y21E（１＋RC／R2× １／１＋ｐ）であることを特徴とする通信信号用等 化回路を構成することにより解決される。
等化回路から出発して、増幅器の第１出力側が第
１のブリツジ分岐を形成する第１抵抗の第１の端
子と第２のブリツジ分岐を形成する第２抵抗の第
１の端子とに接続されており、増幅器の第２出力
側が第３のブリツジ分岐を形成する第３抵抗の第
１の端子と第４のブリツジ分岐を形成する２端子
回路の第１の端子とに接続されており、前記２端
子回路は、終端抵抗に接続されている、適正な特
性インピーダンスを有する橋絡Ｔ形素子によつて
形成されており、該橋絡Ｔ形素子の直列分岐には
抵抗WOが接続されており、橋絡分岐には抵抗ZE
が接続されており、並列分岐には抵抗値WO 2／ZE
の抵抗が接続されており、さらに橋絡Ｔ形素子の
入力側に第４抵抗が直列に前置接続されており、
第１抵抗の第２の端子と前記２端子回路の第２の
端子とが基準電位に接続されており、第２抵抗の
第２の端子と第３抵抗の第２の端子との間の相互
接続点に基準電位に対する等価回路の出力信号が
生じ、その際第１の橋絡分岐を形成する第１抵抗
が値RC＝R1−１＋ｐ／ｐ・１／qO・WOに相当し、また 第４抵抗が値R1＝WO・ｐ／１＋ｐ・qO−αに相当 し、このときｐ＞RC／WO＋R1；qO≧０であり、WO は橋絡Ｔ形素子として形成された２端子回路の直
列分岐抵抗を意味し、かつα＝１／y21E（１＋RC／R2× １／１＋ｐ）であることを特徴とする通信信号用等 化回路を構成することにより解決される。
次に本発明を図示の実施例につき詳しく説明す
る。
る。
第１図の実施例において、増幅器Ｖとして直流
電圧給電線３を介して直流電源のプラスの接続端
子に接続されたトランジスタ装置が用いられてお
り、直流電源のマイナスの接続端子は基準電位を
示す接続線に接続されている。このベースバイア
ス電圧は公知のように抵抗４と５から成る分圧器
を介して供給され、また直流電源のプラスおよび
マイナスの接続端子間に、容量値Ｃ∞を有するコ
ンデンサ６が接続されている。この場合記号
“∞”は直流電圧を遮断すべきでありかつその場
合所属のコンデンサの容量値は実際に交流信号を
短絡する大きさであることを意味する。交流入力
電圧U1は接続端子１と１′間に加わり、かつ結合
コンデンサＣを介してトランジスタのベースに供
給される。出力端子は２と２′で示されており、
かつそこから負荷抵抗RLを介して交流出力電圧
U2を取出すことができる。またここでも用いら
れている“∞”の記号は、終端抵抗RLが増幅装
置Ｖの負荷として作用しないことがあることを示
す。直流電圧給電線３とコレクタとの間に抵抗
Rcが接続されており、エミツタと基準電位との
間には抵抗R1とその抵抗に対応して設けられた
４端子網P1とが接続されている。４端子網P1は
終端抵抗kW0（０ｋ∞）によつて終端されて
いる。トランジスタのコレクタとエミツタには、
容量値がＣ∞で与えられるコンデンサが接続され
ている。またここでもコンデンサは直流の遮断の
ためだけに用いられかつ作動周波数範囲の交流信
号に対しては実際にリアクタンスを呈しない。そ
れ故これらのコンデンサには、コレクタアームで
は抵抗pR2が後置接続され、かつエミツタアーム
では抵抗R2が後置接続されている。これらの２
つの抵抗は直接に接続端子２で接続されている。
図示された回路図から、増幅装置Ｖは相互に逆位
相の信号が加わる２つの出力側A1とA2を有する
ことがわかる。図示された回路はブリツジ回路の
特性を有し、それ故第１のブリツジアームは抵抗
pR2とR2とから構成されている。第２のブリツジ
アームは抵抗Rcによつて構成されており、その
場合抵抗Rcはコンデンサ６を介して交流電圧的
に基準電位に接続されている。また第２のブリツ
ジアームは適正な特性インピーダンスを有する橋
絡Ｔ形素子P1の入力抵抗と図示の実施例におい
てはそのＴ形素子に直列に接続された抵抗R1と
を有する。
電圧給電線３を介して直流電源のプラスの接続端
子に接続されたトランジスタ装置が用いられてお
り、直流電源のマイナスの接続端子は基準電位を
示す接続線に接続されている。このベースバイア
ス電圧は公知のように抵抗４と５から成る分圧器
を介して供給され、また直流電源のプラスおよび
マイナスの接続端子間に、容量値Ｃ∞を有するコ
ンデンサ６が接続されている。この場合記号
“∞”は直流電圧を遮断すべきでありかつその場
合所属のコンデンサの容量値は実際に交流信号を
短絡する大きさであることを意味する。交流入力
電圧U1は接続端子１と１′間に加わり、かつ結合
コンデンサＣを介してトランジスタのベースに供
給される。出力端子は２と２′で示されており、
かつそこから負荷抵抗RLを介して交流出力電圧
U2を取出すことができる。またここでも用いら
れている“∞”の記号は、終端抵抗RLが増幅装
置Ｖの負荷として作用しないことがあることを示
す。直流電圧給電線３とコレクタとの間に抵抗
Rcが接続されており、エミツタと基準電位との
間には抵抗R1とその抵抗に対応して設けられた
４端子網P1とが接続されている。４端子網P1は
終端抵抗kW0（０ｋ∞）によつて終端されて
いる。トランジスタのコレクタとエミツタには、
容量値がＣ∞で与えられるコンデンサが接続され
ている。またここでもコンデンサは直流の遮断の
ためだけに用いられかつ作動周波数範囲の交流信
号に対しては実際にリアクタンスを呈しない。そ
れ故これらのコンデンサには、コレクタアームで
は抵抗pR2が後置接続され、かつエミツタアーム
では抵抗R2が後置接続されている。これらの２
つの抵抗は直接に接続端子２で接続されている。
図示された回路図から、増幅装置Ｖは相互に逆位
相の信号が加わる２つの出力側A1とA2を有する
ことがわかる。図示された回路はブリツジ回路の
特性を有し、それ故第１のブリツジアームは抵抗
pR2とR2とから構成されている。第２のブリツジ
アームは抵抗Rcによつて構成されており、その
場合抵抗Rcはコンデンサ６を介して交流電圧的
に基準電位に接続されている。また第２のブリツ
ジアームは適正な特性インピーダンスを有する橋
絡Ｔ形素子P1の入力抵抗と図示の実施例におい
てはそのＴ形素子に直列に接続された抵抗R1と
を有する。
次に前述の回路の特性につき説明する：
“能動形ボード−等化器”とは、次の要求を満
たす等化器のことである。
たす等化器のことである。
そのような等化器は少なくとも等化器の主要な
構成部分として能動素子を有し、また伝達関数は
(1)式によつて明確に定められ、更に減衰変化量△
ａ（ω、θ）は少なくとも所定の範囲で所要の基
本減衰には無関係であるべきである。
構成部分として能動素子を有し、また伝達関数は
(1)式によつて明確に定められ、更に減衰変化量△
ａ（ω、θ）は少なくとも所定の範囲で所要の基
本減衰には無関係であるべきである。
第１図に示した回路はこれらの条件を満たす。
それ故第２図に示したP1を有する減衰変化量の
対称な等化器として用いられる。
それ故第２図に示したP1を有する減衰変化量の
対称な等化器として用いられる。
Tr（jω）＝Ｔ（jω）／Tp＝１−θHp・Ｈ（jω）／１
＋θHp・Ｈ（jω）、(1) 但し、 θ＝ｋ−１／ｋ＋１ ０ｋ∞ ｜θ｜１、 (2) Hp＝１−ｐ／ｐ＋１qp／１＋ｐ＋１qp qp０ ｜Hp｜
１、(3) Ｈ（jω）＝（１＋ZE／Wp）-2 (4) R1の回路定数に対して： R1＝Wp・ｐ／１＋ｐ qp−α (5) 但し、 α＝１／y21E（１＋Rc／R2、１／１＋ｐ） (6) なお大きさ「α」は式(5)に挿入されている助変
数（パラメータ）であり、式(6)はこの「α」を定
義するものである。
＋θHp・Ｈ（jω）、(1) 但し、 θ＝ｋ−１／ｋ＋１ ０ｋ∞ ｜θ｜１、 (2) Hp＝１−ｐ／ｐ＋１qp／１＋ｐ＋１qp qp０ ｜Hp｜
１、(3) Ｈ（jω）＝（１＋ZE／Wp）-2 (4) R1の回路定数に対して： R1＝Wp・ｐ／１＋ｐ qp−α (5) 但し、 α＝１／y21E（１＋Rc／R2、１／１＋ｐ） (6) なお大きさ「α」は式(5)に挿入されている助変
数（パラメータ）であり、式(6)はこの「α」を定
義するものである。
この場合y21Eはトランジスタのエミツタ接地形
回路における複素順方向相互コンダクタンスであ
る。
回路における複素順方向相互コンダクタンスであ
る。
Rc＝R1−１＋ｐ／ｐ・１／qp・Wp (7)
ｐ＞Rc／Wp＋R1 (8)
次に第２図につきP1で示した補助４端子網即
ち適正な特性インピーダンスの橋絡Ｔ形素子につ
き説明する。
ち適正な特性インピーダンスの橋絡Ｔ形素子につ
き説明する。
その場合第２図の回路からすぐにわかるよう
に、公知のように直列分岐に抵抗Wpを接続した
橋絡Ｔ形素子につき説明する。このＴ形素子の並
列分岐に抵抗値Wp 2／ZEを有する抵抗が接続され
ており、かつ橋絡分岐には抵抗ZEが接続されてい
る。
に、公知のように直列分岐に抵抗Wpを接続した
橋絡Ｔ形素子につき説明する。このＴ形素子の並
列分岐に抵抗値Wp 2／ZEを有する抵抗が接続され
ており、かつ橋絡分岐には抵抗ZEが接続されてい
る。
第２図は斯様な橋絡Ｔ形素子の基本回路を示
す。ここで等化器に課せられる要求にしたがつ
て、公知のように、前述の適正な特性インピーダ
ンスを有するＴ形素子の連鎖接続回路を用いるこ
とができる。
す。ここで等化器に課せられる要求にしたがつ
て、公知のように、前述の適正な特性インピーダ
ンスを有するＴ形素子の連鎖接続回路を用いるこ
とができる。
この場合終端抵抗kW0を全体としてかまたは部
分的に、制御可能な抵抗で置換えると有利であ
る。例えばこの場合PIN−ダイオードまたはサー
ミスタを使用できる。即ち伝送装置で生じた制御
電圧を付加的に直接、PIN−ダイオードまたはサ
ーミスタに供給することによつて、終端抵抗kW0
の抵抗値を変化させるのである。
分的に、制御可能な抵抗で置換えると有利であ
る。例えばこの場合PIN−ダイオードまたはサー
ミスタを使用できる。即ち伝送装置で生じた制御
電圧を付加的に直接、PIN−ダイオードまたはサ
ーミスタに供給することによつて、終端抵抗kW0
の抵抗値を変化させるのである。
第１図は本発明による増幅器としてトランジス
タを有する等化回路の回路略図、第２図は第１図
においてP1で示された適正な特性インピーダン
スを有する橋絡Ｔ形素子の回路略図である。 Ｖ……増幅器、P1……４端子網。
タを有する等化回路の回路略図、第２図は第１図
においてP1で示された適正な特性インピーダン
スを有する橋絡Ｔ形素子の回路略図である。 Ｖ……増幅器、P1……４端子網。
Claims (1)
- 【特許請求の範囲】 １ 入力信号が印加され、互いに逆位相の出力側
を有し、ブリツジ回路が後置接続されている増幅
器を用いた通信信号等化回路において、増幅器の
第１出力側Ａ１が第１のブリツジ分岐を形成する
第１抵抗RCの第１の端子と第２のブリツジ分岐
を形成する第２抵抗pR2の第１の端子とに接続さ
れており、増幅器の第２出力側Ａ２が第３のブリ
ツジ分岐を形成する第３抵抗R2の第１の端子と
第４のブリツジ分岐を形成する２端子回路の第１
の端子とに接続されており、前記２端子回路は、
終端抵抗kWOに接続されている、適正な特性イン
ピーダンスを有する橋絡Ｔ形素子P1によつて形
成されており、該橋絡Ｔ形素子の直列分岐には抵
抗WOが接続されており、橋絡分岐には抵抗ZEが
接続されており、並列分岐には抵抗値WO 2／ZEの
抵抗が接続されており、さらに橋絡Ｔ形素子の入
力側に第４抵抗R1が直列に前置接続されており、
第１抵抗RCの第２の端子と前記第２端子回路の
第２の端子とが基準電位に接続されており、第２
抵抗pR2の第２の端子と第３抵抗R2の第２の端子
との間の相互接続点に基準電位に対する等化回路
の出力信号が生じ、その際第１の橋絡分岐を形成
する第１抵抗RCが値RC＝R1−１＋ｐ／ｐ・１／qO・WO に相当し、また第４抵抗が値R1＝WO・
ｐ／１＋ｐ・qO−αに相当し、このときｐ＞ RC／WO＋R1；qO≧０であり、WOは橋絡Ｔ形素子と して形成された２端子回路の直列分岐抵抗を意味
し、かつα＝１／y21E（１＋RC／R2・１／１＋ｐ）であ
り、 この場合y21Eはトランジスタのエミツタ接地形回
路における複素順方向相互コンダクタンスである
ことを特徴とする通信信号用等化回路。 ２ 増幅器出力側の少なくとも１つにコンデンサ
Ｃ∞を接続した特許請求の範囲第１項記載の等化
回路。 ３ 橋絡Ｔ形素子P1の可変な終端抵抗kWOを制
御可能な抵抗例えばPINダイオードまたはサーミ
スタとして構成した特許請求の範囲第１項記載の
等化回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3033762A DE3033762C2 (de) | 1980-09-08 | 1980-09-08 | Entzerrerschaltung für Nachrichtensignale |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5778234A JPS5778234A (en) | 1982-05-15 |
| JPS6348450B2 true JPS6348450B2 (ja) | 1988-09-29 |
Family
ID=6111402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56139863A Granted JPS5778234A (en) | 1980-09-08 | 1981-09-07 | Communication signal equalizing circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4423391A (ja) |
| EP (1) | EP0047476B1 (ja) |
| JP (1) | JPS5778234A (ja) |
| AT (1) | ATE21797T1 (ja) |
| DE (1) | DE3033762C2 (ja) |
| DK (1) | DK156598C (ja) |
| NO (1) | NO155170C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3306762A1 (de) * | 1983-02-25 | 1984-08-30 | Siemens AG, 1000 Berlin und 8000 München | Als bodeentzerrer ausgebildeter einstellbarer daempfungsentzerrer |
| US5736025A (en) * | 1994-04-04 | 1998-04-07 | Genomyx Inc. | Control of temperature gradients during gel electrophoresis using turbulent gas flow |
| US5770974A (en) * | 1996-06-03 | 1998-06-23 | Scientific-Atlanta, Inc. | Thermal compensation circuit affecting amplifier gain |
| SE526386C2 (sv) * | 2003-11-10 | 2005-09-06 | Infineon Technologies Ag | Spänning-till-strömomvandlare och förfarande för att omvandla |
| GB0413112D0 (en) * | 2004-06-14 | 2004-07-14 | Texas Instruments Ltd | High bandwidth, high gain receiver equaliser |
| US7499489B1 (en) * | 2004-09-16 | 2009-03-03 | Analog Devices, Inc. | Equalization in clock recovery receivers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2096027A (en) * | 1936-01-30 | 1937-10-19 | Bell Telephone Labor Inc | Attenuation equalizer |
| DE1241502B (de) * | 1964-08-21 | 1967-06-01 | Siemens Ag | In der UEbertragungsdaempfung regelbarer Daempfungsvierpol fuer elektrische Wellen |
| JPS5324766B1 (ja) * | 1971-05-20 | 1978-07-22 | ||
| US3921105A (en) * | 1974-06-24 | 1975-11-18 | Northern Electric Co | Variable attenuation equalizer |
| US3961724A (en) * | 1975-03-13 | 1976-06-08 | Briggs & Stratton Corporation | Fuel tank filler cap with improved vent |
-
1980
- 1980-09-08 DE DE3033762A patent/DE3033762C2/de not_active Expired
-
1981
- 1981-07-20 US US06/284,657 patent/US4423391A/en not_active Expired - Lifetime
- 1981-09-01 AT AT81106839T patent/ATE21797T1/de not_active IP Right Cessation
- 1981-09-01 EP EP81106839A patent/EP0047476B1/de not_active Expired
- 1981-09-07 DK DK394481A patent/DK156598C/da active
- 1981-09-07 JP JP56139863A patent/JPS5778234A/ja active Granted
- 1981-09-07 NO NO813030A patent/NO155170C/no unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE3033762C2 (de) | 1983-04-14 |
| NO155170C (no) | 1987-02-18 |
| ATE21797T1 (de) | 1986-09-15 |
| EP0047476B1 (de) | 1986-08-27 |
| NO155170B (no) | 1986-11-10 |
| EP0047476A1 (de) | 1982-03-17 |
| DK156598C (da) | 1990-03-05 |
| DE3033762A1 (de) | 1982-03-25 |
| DK394481A (da) | 1982-03-09 |
| JPS5778234A (en) | 1982-05-15 |
| US4423391A (en) | 1983-12-27 |
| DK156598B (da) | 1989-09-11 |
| NO813030L (no) | 1982-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3431077B2 (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| US4359609A (en) | Circuit with feedback for controlling the impedance thereof | |
| EP0151532B1 (en) | Voltage controlled diode attenuator | |
| JPH06101652B2 (ja) | バイアス回路 | |
| US3446996A (en) | Delay equalizer circuit wherein the output signal phase is dependent upon the input signal frequency | |
| US3336539A (en) | Variable equalizer system having a plurality of parallel connected tuned circuits | |
| JPS6348450B2 (ja) | ||
| US3921105A (en) | Variable attenuation equalizer | |
| US3346805A (en) | Variable tau-network attenuator using varactor diodes | |
| US4229716A (en) | Amplitude equalizer circuit | |
| US4078215A (en) | Electronic filter circuit | |
| JPH0722246B2 (ja) | 温度補償回路 | |
| US4403196A (en) | Pulse width modulated power amplifier with differential connecting line voltage drop comparators | |
| US2374872A (en) | Attenuation equalizer | |
| US3388337A (en) | Hybrid balanced push-pull amplifier | |
| CN110166384B (zh) | 一种差分讯号传输电路及通信装置 | |
| US3401352A (en) | Two-port network for realizing transfer functions | |
| US3601718A (en) | Voltage-controlled attenuator and balanced mixer | |
| US3509481A (en) | Active delay equalizer circuit | |
| US3546639A (en) | Gyrator network | |
| US3701955A (en) | Delay equalizing amplifier having bridge circuit input | |
| US3633122A (en) | Active all-pass network | |
| US3423690A (en) | Terminating network for a negative feedback amplifier | |
| US3854659A (en) | Frequency selective circuit arrangements | |
| Patranabis et al. | Floating inductor with two current conveyors |