JPS6347972A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置、特に全波整流回路をワンチップ内
に構成した半導体装置に関するものである。

（ロ）従来の技術 一般にダイオードブリッジ回路装置を製作する際、複数
のダイオードチップをリードの表裏面に接着し、更に各
チップの表面に別のリードを接着する構成であったり、
更には前記リードの重なりによる短絡や製造法の困難性
の問題を解決した特開昭６０−１０１９５８号公報の如
き構成の半導体装置があった。

（ハ）発明がｍ決しようとする問題点 前述の如き構成に於いては、４チツプのダイオードかま
たはカソード・コモンとアノード・コモンのダイオード
チップを使用して構成する必要があり、更には夫々のチ
ップをリードに半田付けする必要があるため、工程数が
多く、また工程が複雑であった。

また前述の構成では各チップの特性を整える必要がある
問題点を有していた。

（ニ）問題点を解決するための手段 本発明は上述した問題点を解決するために、少なくとも
一導電型の半導体基板（２）と、該半導体基板（２）内
に形成される高不純物濃度の一導電型の分離拡散領域（
３）と、前記半導体基板（２）上に形成される第１の絶
縁膜（４）と、該第１の絶縁膜（４）を介して前記半導
体基板（２）とショットキ接合される第１および第２の
ショットキ接合電極（５）（６）と、該第１および第２
のショットキ接合電極（５）（６）とオーミックコンタ
クトする一導電型の第１および第２のシリコン層（１１
）（１２）と、該第１および第２のシリコンｆｆｍ＞（
１２）上に夫々形成される一導電型の第３および第４の
シリコン層（１３）（１４）と、前記第１および第２の
ショットキ接合電極（５）（６）、第１および第２のシ
リコン層（１１０１２）、第３および第４のシリコン層
（１３）（１４）を分離する第２の絶縁膜（１５）と、
前記第３および第４のシリコン層（１３）（１４）とシ
ョットキ接合する電極（１６）と、前記半導体基板（２
）底面にオーミックコンタクトする電極（９）とにより
解決するものである。

（＊〉作用 カソード・コモン（またはアノード・コモン）の構成の
ショットキ・バリア・ダイオード（７）（８）を半導体
基板（２）と第１および第２のショットキ接合電極（５
）（６）で左右対称に形成する。更には前記カソード・
コモン（またはアノード・コモン）の構成のショットキ
・バリア・ダイオード（７）（８）の上に、第３および
第４のシリコンＪＷ　（１３）（１４）とショットキ接
合％Ｅｉ（１６）とを形成することでアノード・コモン
（またはカソード・コモン）の構成のダイオード（１７
）（１８）を左右対称に形成する。

従って夫々のカソード・コモン（アノード・コモン）と
アノード・コモン（カソード・コモン）のダイオード（
７）と（８）、（１７）とく１８）は左右対称の形で、
左右同時に形成されるため左右のダイオード（７）と（
８）、（１７〉とく１８）の特性のバラツキを小きくで
きる。

更には１チップ化しであるために集積度が向上し、チッ
プを小型化でき、また各電極と端子間をワイヤボンドで
きるので量産に最適で組立工数を減らせコストを低減で
きる。

（へ）実施例 以下に本発明の半導体装置（１）の実施例を図面を参照
しながら詳述する。

先ず第１図に示す如く、Ｎ型の半導体基板（２）と、該
半導体基板（２）内に形成されるＮ１型の分離拡散領域
（３）と、前記半導体基板＜２）上に形成される第１の
絶縁膜（４）と、該第１の絶縁膜（４）を介して前記半
導体基板（２）とショットキ接合される第１および第２
のショットキ接合電極（５）（６）とがある。

ここで分離拡散領域（３）は熱拡散法やイオン注入法等
で形成され、カソード・コモンの形に形成される２つの
ダイオードをＰＮ接合分離するものであり、他に絶縁層
分離等が考えられる。また第１の絶縁膜（４）は例えば
ＣＶＤ法で形成されるシリコン酸化膜である。更には第
１および第２のショットキ接合電極＜５）（６）はＮ型
の半導体基板（２）とショットキ接合し、例えばモリブ
デンを使用する。

本構成は本発明の第１の特徴とする点であり、左右対称
にカソード・コモンの形のダイオード（７）（８）が形
成されることにある。（またここではアノード・コモン
の形のダイオードを形成しても良い、）つまり第２図に
示す等価回路のノード■、ノード■、ノード■間に形成
されるダイオード（７＞（８）が形成きれ、第１および
第２の電極（５〉（６）はノード■、ノード■が対応し
、半導体基板（２）の底面部（９）はノード■と対応す
る。従って左右のダイオード（７）（８）を同時に形成
してゆくため左右のダイオード特性が均一となる。

ここではシールドメタル電極（１０）が反転防止用に形
成され、更にはアニユラ−・リング（３）が形成されて
いる。

次に前記第１および第２のショットキ接合電極（７）（
８）とオーミックコンタクトするＮ”型の第１および第
２のシリコン層（１１）（１２）と、該第１および第２
のシリコンｆｆ１（１１）（１２＞上に夫々形成される
Ｎ−型の第３および第４のシリコン層（１３）（１４）
と、前記第１および第２のショットキ接合電極（５）（
６）、第１および第２のシリコン層（１１）（１２）、
第３および第４のシリコン層（１３）（１４）を分離す
る第２の絶縁膜（１５）と、前記第３および第４のシリ
コン層（１３）（１４）とショットキ接合する電極（１
６）と、前記半導体基板（２）底面にオーミックコンタ
クトする電極（９）がある。

ここでシリコン層は予めドープされたものを使用し更に
所定の濃度にイオン注入をしている。また第２の絶縁膜
（１５）はシリコン酸化膜やシリコン窒化膜等が考えら
れ、電極（１６）はモリブデン金属を蒸着することで形
成される。

本構成は本発明の第２の特徴とする点であり、左右対称
にアノード・コモンの形のダイオード（１７）（１８）
が形成されることにある。（またここではカソード・コ
モンの形のダイオードを形成しても良い。）つまり第２
図に示す等価回路のノード■、ノード■、ノード■の間
にダイオード（１７）（１８）が形成され、前記第１お
よび第２のショットキ接合電極＜５）＜６月よノード■
、ノード■が対応し、第３および第４のシリコン層（１
３）（１４）とショットキ接合する電極（１６）がノー
ド■と対応する。

従って左右のダイオード（１７）（１Ｂ）を同時に形成
できるため特性が均一にできる。

ここで前記シリコン層はショットキ接合を形成できるも
のであれば良く、レーザ等による再結晶化層でも、ポリ
シリコン層でも良い。しかしポリシリコン層の方が再結
晶化等をしない分形成が容易である。

（ト）発明の効果 以上の説明からも明らかな如く、半導体基板（２）と第
１および第２のショットキ接合電極（５）（６）で形成
きれたカソード・コモン・ダイオード（７）（８）と、
ショットキ接合電極（１６〉と第３および第４のシリコ
ン層（１３）＜１４）で形成されたアノード・コモン・
ダイオード（１７）（１８）を夫々左右対称に形成し、
更には前記カソード・コモン・ダイオード（７）（８）
、アノード・コモン・ダイオード（１７）（１８）は夫
々左右同時に形成されるために左右のダイオード（７）
と（８）、（１７）とく１８）の特性のバラツキを小さ
くできる。

更には１チップ化しであるために集積度が向上できるた
め、チップを小型化にでき、またワイヤボンディングで
きるため組立工数を減らせコストを低減できる。

またポリシリコン層（１３）（１４）（１６）を使用し
た場合は再結晶化がない分ショットキ接合を容易にする
ことができる。

【図面の簡単な説明】

第１図は本発明の実施例である半導体装置の断面図、第
２図は本発明の等価回路図である。 （１）は半導体装置、　（２）は半導体基板、　（３）
は分離拡散領域、　（４）はシリコン酸化膜、　（５）
（６）は第１および第２のショットキ接合電極、（７）
（８）はカソード・コモン・ダイオード、（９）は電極
、　（１０）はシールドメタル１極、　（１１）（１２
）（１３）（１４）は第１乃至第４のシリコン層、　（
１５）はシリコン酸化膜、（１６）はモリブデン電極、
（１７）（１８）はアノード・コモン・ダイオードであ
る。

Claims (1)

【特許請求の範囲】
1. （１）少なくとも一導電型の半導体基板と、該半導体基
   板内に形成される高不純物濃度の一導電型の分離拡散領
   域と、前記半導体基板上に形成される第１の絶縁膜と、
   該第１の絶縁膜を介して前記半導体基板とショットキ接
   合される第１および第２のショットキ接合電極と、該第
   １および第２のショットキ接合電極とオーミックコンタ
   クトする一導電型の第１および第２のシリコン層と、該
   第１および第２のシリコン層上に夫々形成される一導電
   型の第３および第４のシリコン層と、前記第１および第
   ２のショットキ接合電極、第１および第２のシリコン層
   、第３および第４のシリコン層を分離する第２の絶縁膜
   と、前記第３および第４のシリコン層とショットキ接合
   する電極と、前記半導体基板底面にオーミックコンタク
   トする電極とを具備することを特徴とした半導体装置。