JPS6343246U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の構成を示すブロツク図、第２
図は本考案に係るデータ変更回路の一例を示す回
路図、第３図はメモリのアクセス処理系全体の構
成例を示すブロツク図である。 １…プロセツサ、２(1)，２(2)，…，２（ｈ）
…１ビツト構成メモリ、３…メモリ、４(1)，４(
2)，…，４（ｈ）…アクセス禁止回路、５(1)，
５(2)，…，５（ｈ）…ビツトデータ設定回路。 Figure 1 is a block diagram showing the configuration of the present invention, Figure 2 is a block diagram showing the configuration of the present invention.
The figure is a circuit diagram showing an example of a data modification circuit according to the present invention, and FIG. 3 is a block diagram showing an example of the configuration of the entire memory access processing system. 1...Processor, 2(1), 2(2),..., 2(h)
...1 bit configuration memory, 3...memory, 4(1), 4(
2),...,4(h)...Access prohibited circuit, 5(1),
5(2),...,5(h)...Bit data setting circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] プロセツサからの指令に基づき独立してアクセ
ス可能な１ビツト構成メモリを複数備えてなるメ
モリに蓄えられたデータをプロセツサからの指令
に基づいて書換えるデータ変更回路であつて、上
記各１ビツト構成メモリ毎に、所定の指令信号に
基づいてプロセツサからのライトアクセスを禁止
するアクセス禁止回路と、書込みビツトデータを
設定するビツトデータ設定回路とを備えたことを
特徴とするメモリのデータ変更回路。 A data modification circuit that rewrites data stored in a memory comprising a plurality of independently accessible 1-bit configuration memories based on instructions from a processor, the data changing circuit rewriting each of the 1-bit configuration memories based on instructions from the processor. 1. A data change circuit for a memory, comprising: an access prohibition circuit that prohibits write access from a processor based on a predetermined command signal; and a bit data setting circuit that sets write bit data.