JPS634216Y2 - - Google Patents
Info
- Publication number
- JPS634216Y2 JPS634216Y2 JP1982185783U JP18578382U JPS634216Y2 JP S634216 Y2 JPS634216 Y2 JP S634216Y2 JP 1982185783 U JP1982185783 U JP 1982185783U JP 18578382 U JP18578382 U JP 18578382U JP S634216 Y2 JPS634216 Y2 JP S634216Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- device pattern
- photomask
- patterns
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000004304 visual acuity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案はフオトマスクに係り、特に縮小露光装
置に使用するフオトマスクの改良に関するもので
ある。
置に使用するフオトマスクの改良に関するもので
ある。
(b) 技術の背景
最近、半導体基板（ウエーハ）上に形成される
集積回路パターンは、集積回路素子に対する高密
度化、高速度化などの要求に従い、ますます微細
化、複雑化の傾向を強めている。それに応じて
VLSI時代のパターン形成技術として高歩留りと
デバイスの性能向上に有効な縮小投影露光法（ウ
エーハステツパ法）が注目されている。
集積回路パターンは、集積回路素子に対する高密
度化、高速度化などの要求に従い、ますます微細
化、複雑化の傾向を強めている。それに応じて
VLSI時代のパターン形成技術として高歩留りと
デバイスの性能向上に有効な縮小投影露光法（ウ
エーハステツパ法）が注目されている。
(c) 従来技術と問題点
一般に基板上にパターンを縮小露光するための
縮小露光装置は第１図に示すように構成されてお
りデバイスパターンを有するフオトマスク１を用
いて光源２より該フオトマスク上のデバイスパタ
ーンをビームスリツタ３及び縮小レンズ４を介し
てステージ５上に載置された、たとえばレジスト
膜を被覆してなる半導体基板６上に縮写され、順
次前記ステージ５を移動して該半導体基板６上に
デバイスパターンが転写される。この半導体基板
６上に縮写されたデバイスパターンの評価方法に
おいて解像力をチエツクする際にはレンズの解像
力が最も落ちるデバイスパターンの周辺部で検査
することが望ましい。しかしながらフオトマスク
１上に複数個のパターンよりなるデバイスパター
ンは必ずしもその周辺部に解像力チエツクに適し
たパターンが配置されるとは限らず、その場合に
はデバイスパターンの中より適切なパターンを検
索して検査する必要があり非常に手間のかかる問
題があつた。更に適切なパターンの検索状態によ
つては解像力チエツクの精度上にも問題が生ずる
場合がある。
縮小露光装置は第１図に示すように構成されてお
りデバイスパターンを有するフオトマスク１を用
いて光源２より該フオトマスク上のデバイスパタ
ーンをビームスリツタ３及び縮小レンズ４を介し
てステージ５上に載置された、たとえばレジスト
膜を被覆してなる半導体基板６上に縮写され、順
次前記ステージ５を移動して該半導体基板６上に
デバイスパターンが転写される。この半導体基板
６上に縮写されたデバイスパターンの評価方法に
おいて解像力をチエツクする際にはレンズの解像
力が最も落ちるデバイスパターンの周辺部で検査
することが望ましい。しかしながらフオトマスク
１上に複数個のパターンよりなるデバイスパター
ンは必ずしもその周辺部に解像力チエツクに適し
たパターンが配置されるとは限らず、その場合に
はデバイスパターンの中より適切なパターンを検
索して検査する必要があり非常に手間のかかる問
題があつた。更に適切なパターンの検索状態によ
つては解像力チエツクの精度上にも問題が生ずる
場合がある。
(d) 考案の目的
本考案の目的はかかる問題を解決するため、フ
オトマスク上にデバイスパターンと同時に該パタ
ーンの評価用の解像力チエツクパターンを所定位
置に付設することにより、デバイスパターンの能
率的な評価方法が可能となり、かつ正確な精度評
価を可能ならしめるフオトマスクの提供にある。
オトマスク上にデバイスパターンと同時に該パタ
ーンの評価用の解像力チエツクパターンを所定位
置に付設することにより、デバイスパターンの能
率的な評価方法が可能となり、かつ正確な精度評
価を可能ならしめるフオトマスクの提供にある。
(e) 考案の構成
上記の目的は、被露光体に対して縮小投影され
る１つのデバイスパターン１２と、該デバイスパ
ターン１２の周囲に設けられたスクライブライン
領域１７と、該デバイスパターン１２の４隅の該
スクライブライン領域内にそれぞれ設けられた４
つの所望形状の解像力チエツクパターン１３を具
備し、前記デバイスパターン１２と前記解像力チ
エツクパターン１３とが同時に縮小投影露光され
る様に配置されていることを特徴とする縮小投影
露光用フオトマスクによつて達成される。
る１つのデバイスパターン１２と、該デバイスパ
ターン１２の周囲に設けられたスクライブライン
領域１７と、該デバイスパターン１２の４隅の該
スクライブライン領域内にそれぞれ設けられた４
つの所望形状の解像力チエツクパターン１３を具
備し、前記デバイスパターン１２と前記解像力チ
エツクパターン１３とが同時に縮小投影露光され
る様に配置されていることを特徴とする縮小投影
露光用フオトマスクによつて達成される。
(f) 考案の実施例
以下本考案の実施例について図面を参照して具
体的に説明する。第２図は本考案による一実施例
のフオトマスクの模式的平面部、第３図は本考案
の一実施例のフオトマスクを用いて半導体基板上
に縮小露光して該基板上に縮写したパターン配置
の要部拡大平面図である。第２図において本考案
の一実施例によるフオトマスク１０はたとえばガ
ラスのごとき透明体からなる角形基板１１の一主
面に遮光性のクロムの如き金属薄膜を蒸着などの
手段によつて被着し、該金属薄膜上にフオトレジ
ストを塗布しフオトリソグラフイ技術によつて複
数種のパターンよりなるデバイスパターン１２、
及びデバイスパターン１２の外側の４隅の所定位
置に対称的に所望の解像力チエツクパターン１３
を同一基板１１上に形成する。この場合前記解像
力チエツクパターンはデバイスパターン１２の中
の解像力チエツクに適したパターンを使用しても
よく、またラインスペースチエツクパターンを用
いてもよい。
体的に説明する。第２図は本考案による一実施例
のフオトマスクの模式的平面部、第３図は本考案
の一実施例のフオトマスクを用いて半導体基板上
に縮小露光して該基板上に縮写したパターン配置
の要部拡大平面図である。第２図において本考案
の一実施例によるフオトマスク１０はたとえばガ
ラスのごとき透明体からなる角形基板１１の一主
面に遮光性のクロムの如き金属薄膜を蒸着などの
手段によつて被着し、該金属薄膜上にフオトレジ
ストを塗布しフオトリソグラフイ技術によつて複
数種のパターンよりなるデバイスパターン１２、
及びデバイスパターン１２の外側の４隅の所定位
置に対称的に所望の解像力チエツクパターン１３
を同一基板１１上に形成する。この場合前記解像
力チエツクパターンはデバイスパターン１２の中
の解像力チエツクに適したパターンを使用しても
よく、またラインスペースチエツクパターンを用
いてもよい。
以上のように構成された本考案によるフオトマ
スク１０を用いて第１図の縮小露光装置によつて
半導体基板６上に順次縮写すれば第３図に示すご
とく半導体基板６上に縮写された４つのデバイス
パターン１４のコーナー部分１５には４個の解像
力チエツクパターン１６が配設されることにな
る。かかる構造のパターン配置においてはレンズ
の解像力が最も落ちる周辺部、即ちデバイスパタ
ーン１４のコーナー部１５において解像力チエツ
クに適したパターン形状の前記解像力チエツクパ
ターン１６によつて縮小された像の評価の判定が
できるため、判定が的確にできる利点があると同
時に４つのデバイスパターン１４のコーナー部分
の解像力を一度に観察できるため従来方法に比べ
て非常に能率的である利点を有している。また上
記解像力チエツクパターン１６はスクライブライ
ン領域１７上に転写されるためにデバイス素子の
製作にはなんら支障をあたえるものではない。
スク１０を用いて第１図の縮小露光装置によつて
半導体基板６上に順次縮写すれば第３図に示すご
とく半導体基板６上に縮写された４つのデバイス
パターン１４のコーナー部分１５には４個の解像
力チエツクパターン１６が配設されることにな
る。かかる構造のパターン配置においてはレンズ
の解像力が最も落ちる周辺部、即ちデバイスパタ
ーン１４のコーナー部１５において解像力チエツ
クに適したパターン形状の前記解像力チエツクパ
ターン１６によつて縮小された像の評価の判定が
できるため、判定が的確にできる利点があると同
時に４つのデバイスパターン１４のコーナー部分
の解像力を一度に観察できるため従来方法に比べ
て非常に能率的である利点を有している。また上
記解像力チエツクパターン１６はスクライブライ
ン領域１７上に転写されるためにデバイス素子の
製作にはなんら支障をあたえるものではない。
(g) 考案の効果
以下実施例で説明したように本考案はフオトマ
スク上にデバイスパターンの外側の所定位置に所
望の解像力チエツクパターンを同時に付設するこ
とによりデバイスパターンの能率的な評価方法が
可能となり、かつ正確な精度評価を可能ならしめ
生産性向上ならびに信頼性の向上に大きな効果を
もたらすものである。なお解像力チエツクパター
ンの配列および形状については本考案の一例とし
てあげたものであり本考案の範囲を制限するもの
ではない。
スク上にデバイスパターンの外側の所定位置に所
望の解像力チエツクパターンを同時に付設するこ
とによりデバイスパターンの能率的な評価方法が
可能となり、かつ正確な精度評価を可能ならしめ
生産性向上ならびに信頼性の向上に大きな効果を
もたらすものである。なお解像力チエツクパター
ンの配列および形状については本考案の一例とし
てあげたものであり本考案の範囲を制限するもの
ではない。
第１図は縮小露光装置の模式的構成図、第２図
は本考案による一実施例のフオトマスクの模式的
平面図、第３図は本考案の一実施例のフオトマス
クを用いて半導体基板上に縮写したパターン配置
の要部拡大平面図である。 図において６は基板、１０はフオトマスク、１
２，１４はデバイスパターン、１３，１６は解像
力チエツクパターンを示す。
は本考案による一実施例のフオトマスクの模式的
平面図、第３図は本考案の一実施例のフオトマス
クを用いて半導体基板上に縮写したパターン配置
の要部拡大平面図である。 図において６は基板、１０はフオトマスク、１
２，１４はデバイスパターン、１３，１６は解像
力チエツクパターンを示す。
Claims (1)
- 【実用新案登録請求の範囲】 被露光体に対して縮小投影される１つのデバイ
スパターン１２と、 該デバイスパターン１２の周囲に設けられたス
クライブライン領域１７と、 該デバイスパターン１２の４隅の該スクライブ
ライン領域内にそれぞれ設けられた４つの所望形
状の解像力チエツクパターン１３とを具備し、 前記デバイスパターン１２と前記解像力チエツ
クパターン１３とが同時に縮小投影露光される様
に配置されていることを特徴とする縮小投影露光
用フオトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982185783U JPS5989352U (ja) | 1982-12-07 | 1982-12-07 | 縮小投影露光用フォトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982185783U JPS5989352U (ja) | 1982-12-07 | 1982-12-07 | 縮小投影露光用フォトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5989352U JPS5989352U (ja) | 1984-06-16 |
| JPS634216Y2 true JPS634216Y2 (ja) | 1988-02-02 |
Family
ID=30401464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982185783U Granted JPS5989352U (ja) | 1982-12-07 | 1982-12-07 | 縮小投影露光用フォトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989352U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396674A (en) * | 1977-02-03 | 1978-08-24 | Mitsubishi Electric Corp | Photo mask |
-
1982
- 1982-12-07 JP JP1982185783U patent/JPS5989352U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396674A (en) * | 1977-02-03 | 1978-08-24 | Mitsubishi Electric Corp | Photo mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5989352U (ja) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646722B2 (en) | Multiple image reticle for forming layers | |
| US5308741A (en) | Lithographic method using double exposure techniques, mask position shifting and light phase shifting | |
| JPH0766178B2 (ja) | フォトリソグラフィ・プロセスの最適化方法 | |
| JPH04155337A (ja) | フォトマスクの製造方法 | |
| US20020025480A1 (en) | Method of manufacturing photomask | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| US5237393A (en) | Reticle for a reduced projection exposure apparatus | |
| JPS634216Y2 (ja) | ||
| US6635388B1 (en) | Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| US6345210B1 (en) | Method of using critical dimension mapping to qualify a reticle used in integrated circuit fabrication | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| US20050008942A1 (en) | [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern] | |
| JP3068398B2 (ja) | レチクルの製造方法およびその製造装置 | |
| JP2727784B2 (ja) | 縮小投影露光装置用レティクル | |
| JPH065508A (ja) | 半導体の製造装置 | |
| JP2005195877A (ja) | レチクル及び半導体装置の製造方法 | |
| US5871889A (en) | Method for elimination of alignment field gap | |
| KR100232713B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02116848A (ja) | フォトマスク | |
| JPS62264052A (ja) | 露光用マスク | |
| JPS6127548A (ja) | 非接触式露光装置 | |
| JPS59105648A (ja) | 複合レテイクル | |
| JPH04102851A (ja) | レチクル | |
| JPH02101731A (ja) | 露光方法 |