JPS6340041B2 - - Google Patents
Info
- Publication number
- JPS6340041B2 JPS6340041B2 JP58184870A JP18487083A JPS6340041B2 JP S6340041 B2 JPS6340041 B2 JP S6340041B2 JP 58184870 A JP58184870 A JP 58184870A JP 18487083 A JP18487083 A JP 18487083A JP S6340041 B2 JPS6340041 B2 JP S6340041B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output terminal
- voltage
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 11
- 230000003321 amplification Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅回路に関し、電源供給端子間に互
いのコレクタ―エミツタ通路が直列に接続されて
出力段を構成する第１および第２のトランジスタ
と、これらをプツシユプルさせるために第２のト
ランジスタの入力側に接続された位相反転用の第
３のトランジスタとを有するシングル・エンデツ
ド・プツシユプル増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, including first and second transistors whose collector-emitter paths are connected in series between power supply terminals to form an output stage, and a method for pushing these transistors. and a third transistor for phase inversion connected to the input side of the second transistor.
このような増幅回路においては、出力端子に外
部から異常電圧が印加されることが発生する場合
がある。例えば、増幅回路を動作させるためにこ
の回路に電源を接続しようとした場合に誤つて出
力端子に電源が接触したり、他の電圧源の電圧が
やはり誤つて印加されることがある。このよう
に、出力端子に異常電圧が印加されると、出力段
を構成するトランジスタ、特に第１のトランジス
タが異常電圧によつて逆バイアスされて破壊され
るという欠点がある。 In such an amplifier circuit, an abnormal voltage may be applied to the output terminal from the outside. For example, when attempting to connect a power supply to an amplifier circuit in order to operate it, the power supply may accidentally come into contact with the output terminal, or the voltage from another voltage source may also be mistakenly applied. As described above, when an abnormal voltage is applied to the output terminal, there is a drawback that the transistors constituting the output stage, particularly the first transistor, are reverse biased and destroyed by the abnormal voltage.
本発明の目的は、このような異常電圧が印加さ
れた場合でも出力トランジスタを破壊から保護す
ることができるシングル・エンデツド・プツシユ
プル増幅回路を提供することにある。 An object of the present invention is to provide a single-ended push-pull amplifier circuit that can protect the output transistor from destruction even when such an abnormal voltage is applied.
本発明は、出力端子と位相反転用の第３のトラ
ンジスタとの間に出力端子に異常電圧、すなわち
規定値以上の電圧が印加されたときに第３のトラ
ンジスタを導通させるスイツチング素子を設けた
ことを特徴とする。 The present invention provides a switching element that makes the third transistor conductive when an abnormal voltage, that is, a voltage higher than a specified value, is applied to the output terminal between the output terminal and the third transistor for phase inversion. It is characterized by
出力段を構成するトランジスタのうち、第２の
トランジスタは第３のトランジスタによつて駆動
させる。したがつて、スイツチング素子を設ける
ことによつて異常電圧印加時に第３のトランジス
タを導通させると、第２のトランジスタも導通す
る。すなわち、出力端子の電圧は第２のトランジ
スタによつて規定値以下の電圧にクランプされ
る。これによつて、異常電圧が第１のトランジス
タにそのまま印加されることがなくなり、第１の
トランジスタを破壊から保護できる。スイツチン
グ素子としてダイオードを使用することが好まし
い。 Among the transistors forming the output stage, the second transistor is driven by the third transistor. Therefore, when the third transistor is made conductive when an abnormal voltage is applied by providing a switching element, the second transistor is also made conductive. That is, the voltage at the output terminal is clamped to a voltage below a specified value by the second transistor. This prevents abnormal voltage from being directly applied to the first transistor, thereby protecting the first transistor from destruction. Preferably, a diode is used as the switching element.
以下、本発明を図面により詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.
第１図は本発明の一実施例を示す回路図であ
る。トランジスタ１０および１１は電源Vcc1端
子と接地端子との間にそれらのコレクタ―エミツ
タ通路が直列に接続されて出力段を構成する。ト
ランジスタ１０に対してトランジスタ３が、トラ
ンジスタ１１に対してトランジスタ３０がそれぞ
れダーリントン接続され、特にトランジスタ３０
のコレクタは電源Vcc1端子に接続されてトラン
ジスタ１１をその飽和領域まで駆動する。トラン
ジスタ３０のベース、すなわちトランジスタ１１
の入力側には位相反転用のPNPトランジスタ４
が接続されている。トランジスタ３および４の各
ベースは入力信号源１に接続されている。よつ
て、入力信号の上側の半サイクルでトランジスタ
３，１０が導通し、下側の半サイクルでトランジ
スタ４，３０および１１が導通してプツシユプル
動作を行ない、出力端子４０に出力信号が得られ
る。バイアス回路２は出力端子４０とトランジス
タ４との間に接続されて無信号時のアイドリング
電源を調整する。バイアス回路２への電源供給は
抵抗３２から行なわれる。出力端子４０にはコン
デンサ５を介して負荷であるコイル６が接続され
ている。出力端子４０にはさらにコンデンサ９が
接続されている。コンデンサ９は抵抗７および８
と共にブートストラツプ回路を構成している。ダ
イオード４のベースは、さらにダイオード２０を
介して第２の電源Vcc2端子に接続されている。 FIG. 1 is a circuit diagram showing an embodiment of the present invention. Transistors 10 and 11 have their collector-emitter paths connected in series between the power supply Vcc1 terminal and the ground terminal to form an output stage. The transistor 3 is connected to the transistor 10, and the transistor 30 is connected to the transistor 11. In particular, the transistor 30 is connected to the transistor 30.
The collector of the transistor 11 is connected to the power supply Vcc1 terminal to drive the transistor 11 to its saturation region. The base of transistor 30, i.e. transistor 11
There is a PNP transistor 4 for phase inversion on the input side of
is connected. Each base of transistors 3 and 4 is connected to input signal source 1. Therefore, transistors 3 and 10 are conductive during the upper half cycle of the input signal, and transistors 4, 30 and 11 are conductive during the lower half cycle to perform a push-pull operation, and an output signal is obtained at the output terminal 40. The bias circuit 2 is connected between the output terminal 40 and the transistor 4 to adjust the idling power supply when there is no signal. Power is supplied to the bias circuit 2 from a resistor 32. A coil 6 serving as a load is connected to the output terminal 40 via a capacitor 5. A capacitor 9 is further connected to the output terminal 40. Capacitor 9 is connected to resistors 7 and 8
Together with this, they constitute a bootstrap circuit. The base of the diode 4 is further connected to a second power supply Vcc2 terminal via a diode 20.
ダイオード３１は、本発明に従つて設けられた
スイツチング素子であり、そのアノードは出力端
子４０に、カソードはトランジスタ４のエミツタ
にそれぞれ接続されている。 The diode 31 is a switching element provided according to the invention, and its anode is connected to the output terminal 40 and its cathode to the emitter of the transistor 4.
第１図で示した電力増幅回路の異常電圧印加時
の動作を、まずダイオード３１がない場合につい
て説明する。例えば、コンデンサ５と負荷である
コイル６との接続点に誤つて電源Vcc1電圧が印
加されると、コンデンサ５の蓄積電圧が零のとき
は、ほぼVcc1電圧がコンデンサ５を介して出力
端子４０に供給される。出力端子４０の通常動作
時の電圧は、ほぼVcc1電圧から接地電圧まで変
化するので、出力端子４０にVcc1電圧が印加さ
れてトランジスタ１０が破壊されることはない。
しかしながら、コンデンサ５に蓄積電荷がある
と、出力端子４０にはVcc1電圧とコンデンサ５
での電圧とを加算した電圧が印加される。すなわ
ち、トランジスタ１０はVcc1電圧よりも大きな
電圧で逆バイアスされる。この結果、トランジス
タ１０のエミツタが出力端子４０に接続されてい
るために、トランジスタ１０は容易に破壊してし
まう。 The operation of the power amplification circuit shown in FIG. 1 when an abnormal voltage is applied will be described first for the case where the diode 31 is not provided. For example, if the power supply Vcc1 voltage is mistakenly applied to the connection point between the capacitor 5 and the load coil 6, when the accumulated voltage of the capacitor 5 is zero, almost the Vcc1 voltage will be applied to the output terminal 40 via the capacitor 5. Supplied. Since the voltage of the output terminal 40 during normal operation varies from approximately the Vcc1 voltage to the ground voltage, the transistor 10 will not be destroyed by the Vcc1 voltage being applied to the output terminal 40.
However, if the capacitor 5 has accumulated charge, the output terminal 40 will have the Vcc1 voltage and the capacitor 5
A voltage that is the sum of the voltage at and is applied. That is, transistor 10 is reverse biased with a voltage greater than the Vcc1 voltage. As a result, since the emitter of transistor 10 is connected to output terminal 40, transistor 10 is easily destroyed.
次に、ダイオード３１を備えた本発明による回
路について説明する。ダイオード３１は、そのア
ノードが出力端子４０に、カソードがトランジス
タ４のエミツタ、すなわち抵抗３２を介して
Vcc1端子にそれぞれ接続されているので、通常
動作時はカツトオフの状態にある。今、前述のよ
うに、Vcc1電圧より高い電圧が出力端子４０に
印加されると、それに応答してダイオード３１は
導通する。これによつて、トランジスタ４のエミ
ツタからベースに電流が流れてトランジスタ４は
導通状態となる。トランジスタ４が導通すると、
トランジスタ３０を介してトランジスタ１１が順
バイアスされ、トランジスタ１１も導通する。し
たがつて、出力端子４０に印加された異常電圧は
下側の出力段トランジスタ１１で吸収され、上側
の出力段トランジスタ１０に逆バイアスとして印
加される電圧分は減少する。この結果、トランジ
スタ１０を破壊から防止できるのである。 Next, a circuit according to the invention including a diode 31 will be described. The diode 31 has its anode connected to the output terminal 40 and its cathode connected to the emitter of the transistor 4, that is, via the resistor 32.
Since they are each connected to the Vcc1 terminal, they are in a cut-off state during normal operation. Now, as described above, when a voltage higher than the Vcc1 voltage is applied to the output terminal 40, the diode 31 becomes conductive in response. As a result, a current flows from the emitter to the base of the transistor 4, and the transistor 4 becomes conductive. When transistor 4 becomes conductive,
Transistor 11 is forward biased via transistor 30, and transistor 11 also becomes conductive. Therefore, the abnormal voltage applied to the output terminal 40 is absorbed by the lower output stage transistor 11, and the voltage applied as a reverse bias to the upper output stage transistor 10 is reduced. As a result, the transistor 10 can be prevented from being destroyed.
ダイオード２０は、ダイオード３１およびトラ
ンジスタ４のエミツターベースを介してすばやく
電流を流すためであり、このダイオード２０も通
常動作時は逆バイアスされている。 The purpose of the diode 20 is to allow current to quickly flow through the diode 31 and the emitter base of the transistor 4, and this diode 20 is also reverse biased during normal operation.
また、コンデンサ５に蓄積されている電荷の一
部はダイオードD1を通つてすばやく放電するの
で、電源Vcc1電圧に加算されるコンデンサ５の
電圧分も少なくなり、それだけ破壊に対する悪影
響が緩和される。 Further, since a part of the charge stored in the capacitor 5 is quickly discharged through the diode D1 , the voltage of the capacitor 5 added to the power supply Vcc1 voltage is also reduced, and the adverse effect on the breakdown is alleviated accordingly.
なお、出力端子４０に印加される異常電圧は、
コンデンサ５を介するだけに限らず、出力端子４
０に直接Vcc1電圧をこえる電圧が印加される場
合があり、この場合でも、ダイオード３１の働き
によつて、出力トランジスタを破壊から防止でき
る。 Note that the abnormal voltage applied to the output terminal 40 is
Not only through the capacitor 5, but also through the output terminal 4
In some cases, a voltage exceeding the Vcc1 voltage is directly applied to Vcc1, and even in this case, the function of the diode 31 can prevent the output transistor from being destroyed.
第１図で示した回路は、負荷としてコイル６に
増幅電流を供給するものを示し、例えば、テレビ
ジヨン受像機における偏向コイルへの電流供給で
ある。この場合、コイル６は、帰線期間に高電圧
を誘起する。ダイオード３１および２０は、この
高誘起電圧に応答して、トランジスタ１１を導通
させ、これによつて、コイル６の蓄積電荷を放電
できる。すなわち、トランジスタ１０を逆トラン
ジスタとして動作させたり、電荷放電用のダイオ
ードを出力端子４０とVcc1端子との間に接続し
たりする必要がなく、極めて集積回路化に適した
ものとなる。 The circuit shown in FIG. 1 supplies an amplification current to the coil 6 as a load, for example, a current supply to a deflection coil in a television receiver. In this case, the coil 6 induces a high voltage during the flyback period. Diodes 31 and 20 turn on transistor 11 in response to this high induced voltage, thereby allowing the accumulated charge in coil 6 to be discharged. That is, there is no need to operate the transistor 10 as a reverse transistor or to connect a diode for charge discharge between the output terminal 40 and the Vcc1 terminal, making it extremely suitable for integrated circuit implementation.
以上のように、本発明による増幅回路は、出力
端子に印加される異常電圧による破壊から出力ト
ランジスタを防止でき、その集積回路も容易とな
る。 As described above, the amplifier circuit according to the present invention can prevent the output transistor from being destroyed by abnormal voltage applied to the output terminal, and its integrated circuit can be easily integrated.
第１図は本発明の一実施例を示す回路図であ
る。
１……信号源、２……バイアス回路、３，４，
１０，１１，３０……トランジスタ、５，９……
コンデンサ、６……コイル（負荷）、７，８，３
２……抵抗、３１，２０……ダイオード、４０…
…出力端子。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. 1... Signal source, 2... Bias circuit, 3, 4,
10, 11, 30...transistor, 5,9...
Capacitor, 6... Coil (load), 7, 8, 3
2...Resistor, 31, 20...Diode, 40...
...Output terminal.
Claims (1)
端子、前記第１の電源端子に直流接続されたコレ
クタおよび前記出力端子に直流接続されたエミツ
タを有する一導電型の第１のトランジスタ、前記
出力端子に直流接続されたコレクタおよび前記第
２の電源端子に直流接続されたエミツタを有する
前記一導電型の第２のトランジスタ、前記入力端
子と前記第１のトランジスタのベースとの間に接
続され前記入力端子に供給される信号を同相で前
記第１のトランジスタに伝える手段、前記第１の
電源端子に直流接続されたエミツタ、前記第２の
トランジスタのベースに直流接続されたコレクタ
および前記入力端子に直流接続されたベースを有
し前記入力端子に供給される信号を位相反転して
前記第２のトランジスタに伝える逆導電型の第３
のトランジスタ、前記出力端子と前記第３のトラ
ンジスタのエミツタとの間に接続されたバイアス
回路、ならびに前記バイアス回路に並列に接続さ
れ前記出力端子に規定値以上の電圧が印加された
ときに導通するスイツチング素子を備えるシング
ル・エンデツド・プツシユプル増幅回路。1 a first transistor of one conductivity type having an input terminal, an output terminal, first and second power supply terminals, a collector connected to the first power supply terminal with DC current, and an emitter connected to the output terminal with DC current; the second transistor of one conductivity type having a collector connected to an output terminal with direct current and an emitter connected with direct current to the second power supply terminal, the second transistor being connected between the input terminal and the base of the first transistor; means for transmitting a signal supplied to the input terminal to the first transistor in phase; an emitter DC-connected to the first power supply terminal; a collector DC-connected to the base of the second transistor; and the input terminal. a third transistor of an opposite conductivity type, having a base connected to the second transistor with a DC current, and inverting the phase of the signal supplied to the input terminal and transmitting the signal to the second transistor;
a bias circuit connected between the output terminal and the emitter of the third transistor, and a transistor connected in parallel to the bias circuit and conductive when a voltage equal to or higher than a specified value is applied to the output terminal. A single-ended push-pull amplifier circuit equipped with a switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184870A JPS59146204A (en) | 1983-10-03 | 1983-10-03 | Single ended push-pull amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184870A JPS59146204A (en) | 1983-10-03 | 1983-10-03 | Single ended push-pull amplifier circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP74494A Division JPS584509B2 (en) | 1973-12-28 | 1973-12-28 | amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59146204A JPS59146204A (en) | 1984-08-22 |
| JPS6340041B2 true JPS6340041B2 (en) | 1988-08-09 |
Family
ID=16160748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184870A Granted JPS59146204A (en) | 1983-10-03 | 1983-10-03 | Single ended push-pull amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146204A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101406369B1 (en) * | 2010-06-11 | 2014-06-12 | 현대자동차주식회사 | Automobile combustion type heater |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584509A (en) * | 1982-06-21 | 1983-01-11 | 株式会社文祥堂 | Article enclosing apparatus |
-
1983
- 1983-10-03 JP JP58184870A patent/JPS59146204A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584509A (en) * | 1982-06-21 | 1983-01-11 | 株式会社文祥堂 | Article enclosing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59146204A (en) | 1984-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
| JPH0132684B2 (en) | ||
| JPH0546571B2 (en) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| US3969653A (en) | Deflection circuit for television receiver set or the like | |
| JPS6340041B2 (en) | ||
| US4417292A (en) | Power amplifier protection circuit | |
| US6850111B1 (en) | Charge pump circuit | |
| JP3425961B2 (en) | Control circuit device | |
| JPH11346125A (en) | Srpp circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JPH0744650B2 (en) | Signal processor | |
| JP4163877B2 (en) | Totem pole push-pull amplifier | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JP2578790B2 (en) | Protection circuit | |
| JP3194798B2 (en) | Switch circuit with clamp function | |
| JP2759226B2 (en) | Reference voltage generation circuit | |
| JPH03746Y2 (en) | ||
| JPH06326526A (en) | Circuit device for control current compensation of transistor | |
| JP2947998B2 (en) | Switching circuit | |
| JP3469639B2 (en) | Amplifier circuit | |
| JPS5941663Y2 (en) | Vertical output circuit | |
| JP2592990B2 (en) | Voltage control circuit | |
| JPS6046572B2 (en) | Malfunction prevention circuit at power-on | |
| JP2000139026A (en) | Semiconductor integrated circuit device |