JPS6337657A - 電力増幅トランジスタとその製造方法 - Google Patents
電力増幅トランジスタとその製造方法Info
- Publication number
- JPS6337657A JPS6337657A JP18028786A JP18028786A JPS6337657A JP S6337657 A JPS6337657 A JP S6337657A JP 18028786 A JP18028786 A JP 18028786A JP 18028786 A JP18028786 A JP 18028786A JP S6337657 A JPS6337657 A JP S6337657A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- power amplification
- transistor
- region
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 42
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000000087 stabilizing effect Effects 0.000 claims description 21
- 239000000470 constituent Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は集積回路に関し、特に電力増幅トランジスタを
含む電力増幅集積回路とその製造方法に関する。
含む電力増幅集積回路とその製造方法に関する。
第２図〜第６図を参照しながら従来技術を説明する。
第２図はシリコンウェーハに組み込まれた従来のプレー
ナ形ＮＰＮＷ）、）ンジスタの断面図である。このよう
なＮＰＮ型トランジスタは、選択拡散法またはイオン打
込み法などにより、Ｎ型領域はシリコンウェーハにリン
（Ｐ）またはひ素（Ａｓ）等の不純物をドープし、Ｐ型
領域はほう素（Ｂ）等の不純物をドープして得られる。
ナ形ＮＰＮＷ）、）ンジスタの断面図である。このよう
なＮＰＮ型トランジスタは、選択拡散法またはイオン打
込み法などにより、Ｎ型領域はシリコンウェーハにリン
（Ｐ）またはひ素（Ａｓ）等の不純物をドープし、Ｐ型
領域はほう素（Ｂ）等の不純物をドープして得られる。
このようなＮＰＮ型トランジスタの製造過程では、シリ
コンウェーハの所望の領域にＮ型領域またはＰ型領域を
形成するために１）シリコン酸化膜１１の形成、２）感
光剤の塗布、３）感光マスクを用いた紫外線露光、４）
現像、５）エツチング等のプロセスが何回か繰り返され
るのが普通である。所望の拡散またはイオン注入を終え
た後、金（Ａｕ）・アルミニウム（ＡＩ）・ニッケル（
Ｎｉ ）等を適当なマスクを用いてＮ型領域に蒸着また
はスパッタしてエミッタ電極１６を形成する。以上のよ
うにして形成されたＮ型領域はそれぞれＮＰＮ型トラン
ジスタのエミッタ１４とコレクタ１５を形成し、Ｐ型領
域はペース１３を形成する。
コンウェーハの所望の領域にＮ型領域またはＰ型領域を
形成するために１）シリコン酸化膜１１の形成、２）感
光剤の塗布、３）感光マスクを用いた紫外線露光、４）
現像、５）エツチング等のプロセスが何回か繰り返され
るのが普通である。所望の拡散またはイオン注入を終え
た後、金（Ａｕ）・アルミニウム（ＡＩ）・ニッケル（
Ｎｉ ）等を適当なマスクを用いてＮ型領域に蒸着また
はスパッタしてエミッタ電極１６を形成する。以上のよ
うにして形成されたＮ型領域はそれぞれＮＰＮ型トラン
ジスタのエミッタ１４とコレクタ１５を形成し、Ｐ型領
域はペース１３を形成する。
第５図は、ＮＰＮ型トランジスタの動作時の状態を示す
概念図である。ＮＰＮ型トランジスタを電力増幅のため
に使用する場合には、ペース−エミッタ間を順方向にバ
イアスする。順方向にバイアスしたトランジスタのペー
ス１３には横方向にペース電流（破線で示す）が流れる
。ところが、ペース１３にはペースの不純物（はう素（
Ｂ）など）の濃度やペースの幅などによって決まるペー
ス抵抗があり、したがってこのペース抵抗による電圧降
下が生じる。そのため、エミッタ１４の中央部と外側部
との間にはこの電圧降下による電位差が生じており、ペ
ース１３の中央部はペース１３の外側に比べて順方向の
バイアス電圧は低く力る。そのため、エミッタ１４から
ペース１３へ流れ込むキャリア注入の集中がエミッタ１
４のペースに近い部分に起こっている。この電流集中に
よって、エミッタ１４とペース１３との接合部の接合温
度が上昇した場合には、エミッタ１４からペース１３へ
のエミッタ電流が増大することが知られておりこれが接
合温度をますます上昇させるといういわゆる熱暴走が起
こり、そのためトランジスタが破壊されてしまう。この
ことは特に電力増幅トランジスタの設計上の重要な問題
となっており、この問題を解決するための一方法として
第４図および第５図に示されるように、エミッタ電極１
６１ とペース電極１８１とをいわゆるくし形（インタ
ーデイジット形）の構造とすることが行われている。こ
の構造によれば、第３図のエミッタ１４を複数のエミッ
タ１４’、１４’、 ・・・に分け、エミッタ１４に
おける局部的なエミッタ電流の集中が起こりにくい構造
となっている。この分割されたエミッタ１４’、１４’
、１４’ ・・・は先に述べたように拡散法などによっ
て形成され、その後各エミッタ１４’、１４’、・・・
に対して金（Ａｕ ）等のエミッタ電極１６′を適当表
！スクな用いて蒸着またはスパッタする。一般にこのエ
ミッタ１４’ 、１４’ １ ・・・は高周波特性を良
くするためには数多く（数百側以上）、シかもエミッタ
１４’、１４’、 ・・・の幅を狭くする必要がある
。一般にこのエミッタ１４′、１４１、・・・は通常数
ミクロン幅の非常に微細なパターンであり、適当なマス
クを用いて、この微細かパターンに精度良くエミッタ電
極１６°を蒸着しなければならない。そのためマスクの
合せ精度（一般にエミッタコンタクトの合せ精度という
）ＶＣ余裕がなく歩留りの悪さの原因となっていた。
概念図である。ＮＰＮ型トランジスタを電力増幅のため
に使用する場合には、ペース−エミッタ間を順方向にバ
イアスする。順方向にバイアスしたトランジスタのペー
ス１３には横方向にペース電流（破線で示す）が流れる
。ところが、ペース１３にはペースの不純物（はう素（
Ｂ）など）の濃度やペースの幅などによって決まるペー
ス抵抗があり、したがってこのペース抵抗による電圧降
下が生じる。そのため、エミッタ１４の中央部と外側部
との間にはこの電圧降下による電位差が生じており、ペ
ース１３の中央部はペース１３の外側に比べて順方向の
バイアス電圧は低く力る。そのため、エミッタ１４から
ペース１３へ流れ込むキャリア注入の集中がエミッタ１
４のペースに近い部分に起こっている。この電流集中に
よって、エミッタ１４とペース１３との接合部の接合温
度が上昇した場合には、エミッタ１４からペース１３へ
のエミッタ電流が増大することが知られておりこれが接
合温度をますます上昇させるといういわゆる熱暴走が起
こり、そのためトランジスタが破壊されてしまう。この
ことは特に電力増幅トランジスタの設計上の重要な問題
となっており、この問題を解決するための一方法として
第４図および第５図に示されるように、エミッタ電極１
６１ とペース電極１８１とをいわゆるくし形（インタ
ーデイジット形）の構造とすることが行われている。こ
の構造によれば、第３図のエミッタ１４を複数のエミッ
タ１４’、１４’、 ・・・に分け、エミッタ１４に
おける局部的なエミッタ電流の集中が起こりにくい構造
となっている。この分割されたエミッタ１４’、１４’
、１４’ ・・・は先に述べたように拡散法などによっ
て形成され、その後各エミッタ１４’、１４’、・・・
に対して金（Ａｕ ）等のエミッタ電極１６′を適当表
！スクな用いて蒸着またはスパッタする。一般にこのエ
ミッタ１４’ 、１４’ １ ・・・は高周波特性を良
くするためには数多く（数百側以上）、シかもエミッタ
１４’、１４’、 ・・・の幅を狭くする必要がある
。一般にこのエミッタ１４′、１４１、・・・は通常数
ミクロン幅の非常に微細なパターンであり、適当なマス
クを用いて、この微細かパターンに精度良くエミッタ電
極１６°を蒸着しなければならない。そのためマスクの
合せ精度（一般にエミッタコンタクトの合せ精度という
）ＶＣ余裕がなく歩留りの悪さの原因となっていた。
また、このようなくし形の電力増幅トランジスタは、数
百側以上のトランジスタが外部電極膚２０によって並列
に接続されたいわゆるマルチトランジスタの形態となっ
ている（第６図参照）。
百側以上のトランジスタが外部電極膚２０によって並列
に接続されたいわゆるマルチトランジスタの形態となっ
ている（第６図参照）。
この場合、各トランジスタは、各エミッタ１４’に注入
または拡散されるリンまたはひ素などの不純物の濃度分
布の違いゴミの付着等により特性がばらついているのが
普通である。このため熱の発生のしやすさ等において個
々に相違するのが普通である。一般に特性のばらついた
複数のトランジスタを並列接続して使用する場合には、
第６図に示されるように各エミッタに数Ω程度の安定化
抵抗（パラスト抵抗ともいう）Ｒ１、Ｒ２、Ｒ３を互い
に並列に接続する。この安定化抵抗により、たとえばト
ランジスタＴｒ１のエミッタ電流が何らかの原因で増加
した時には、２安定化抵抗Ｒ１の電圧降下がバイアスと
して働いて、トランジスタＴｒｌを流れる電流を自動的
に抑制する訳である。
または拡散されるリンまたはひ素などの不純物の濃度分
布の違いゴミの付着等により特性がばらついているのが
普通である。このため熱の発生のしやすさ等において個
々に相違するのが普通である。一般に特性のばらついた
複数のトランジスタを並列接続して使用する場合には、
第６図に示されるように各エミッタに数Ω程度の安定化
抵抗（パラスト抵抗ともいう）Ｒ１、Ｒ２、Ｒ３を互い
に並列に接続する。この安定化抵抗により、たとえばト
ランジスタＴｒ１のエミッタ電流が何らかの原因で増加
した時には、２安定化抵抗Ｒ１の電圧降下がバイアスと
して働いて、トランジスタＴｒｌを流れる電流を自動的
に抑制する訳である。
この安定化抵抗の考え方に基づいて、くし形の電力増幅
トランジスタの分割された各エミッタ１４１．１４′、
・・・のすべてに安定化抵抗を設けている。従来この安
定化抵抗は、第２図に示されるように、ニッケルークロ
ム系の薄膜１７を蒸着またはスパッタリングによって、
エミッタ１４への不純物の拡散などとは別途に形成ｌ、
ていた。そのため、安定化抵抗を設けるための蒸着また
はスバッタリングなどの工程が余分に必要であり、電力
増幅トランジスタおよびこれを含む電力増幅集積回路の
製造工程を複雑にしていた。
トランジスタの分割された各エミッタ１４１．１４′、
・・・のすべてに安定化抵抗を設けている。従来この安
定化抵抗は、第２図に示されるように、ニッケルークロ
ム系の薄膜１７を蒸着またはスパッタリングによって、
エミッタ１４への不純物の拡散などとは別途に形成ｌ、
ていた。そのため、安定化抵抗を設けるための蒸着また
はスバッタリングなどの工程が余分に必要であり、電力
増幅トランジスタおよびこれを含む電力増幅集積回路の
製造工程を複雑にしていた。
また電力増幅トランジスタは低周波から高周波にわたっ
て使用される。電力増幅トランジスタの高周波特性は、
エミッターペース接合部の厚さ、エミッタ・ペース・コ
レクタ各々の不純物の濃度分布、ペースの厚さ等によっ
て大きく変化することが知られている。従来、エミッタ
１４は熱拡散またはイオン打込み法により不純物の拡散
を行っており、この方法ではエミッターペース接合部の
厚さを浅くすることができず、そのため高周波特性に限
界のあることが知られている。
て使用される。電力増幅トランジスタの高周波特性は、
エミッターペース接合部の厚さ、エミッタ・ペース・コ
レクタ各々の不純物の濃度分布、ペースの厚さ等によっ
て大きく変化することが知られている。従来、エミッタ
１４は熱拡散またはイオン打込み法により不純物の拡散
を行っており、この方法ではエミッターペース接合部の
厚さを浅くすることができず、そのため高周波特性に限
界のあることが知られている。
本発明の目的は、電力増幅トランジスタとこれを含む電
力増幅集積回路の製造工程を簡略化することである。
力増幅集積回路の製造工程を簡略化することである。
本発明の他の目的は、エミッタ電極１６の蒸着の際の、
エミッタコンタクトの合せ・精度が平易で、歩留りの良
好な電力増幅トランジスタとこれを含む電力増幅集積回
路の製造方法を得ることである。
エミッタコンタクトの合せ・精度が平易で、歩留りの良
好な電力増幅トランジスタとこれを含む電力増幅集積回
路の製造方法を得ることである。
本発明のさらに他の目的は、高周波特性が良く、高性能
の電力増幅トランジスタとこれを含む電力増幅集積回路
を得ることである。
の電力増幅トランジスタとこれを含む電力増幅集積回路
を得ることである。
第１図を参照しながら、本発明の詳細な説明する。本発
明によれば、拡散法などによるペース３の形成の後に、
ＣＶＤ法などを用いて、ポリシリコン膜を、エミッタ４
を覆うエミッタ領域部分２ｂおよび安定化抵抗２ａとな
るべき部分に形成し、このポリシリコン膜にひ素（Ａ８
）またはリン（Ｐ）などの不純物をドープし、さらにア
ニールなどの熱処理を施して、安定化抵抗２ａとエミッ
タ４を同時に形成することを特徴とする。
明によれば、拡散法などによるペース３の形成の後に、
ＣＶＤ法などを用いて、ポリシリコン膜を、エミッタ４
を覆うエミッタ領域部分２ｂおよび安定化抵抗２ａとな
るべき部分に形成し、このポリシリコン膜にひ素（Ａ８
）またはリン（Ｐ）などの不純物をドープし、さらにア
ニールなどの熱処理を施して、安定化抵抗２ａとエミッ
タ４を同時に形成することを特徴とする。
すなわち、本発明は、
■エミッタ電流のための安定化抵抗を有する電力増幅ト
ランジスタにおいて、この安定化抵抗はポリシリコン膜
により形成されることを特徴とするｌう力増幅トランジ
スタ、 ■ポリシリコン膜をエミッタ電流のための安定化抵抗に
使用した電力増幅トランジスタを構成要素とすることを
特僧とする電力増幅集積回路■電力増幅トランジスタの
製造方法において、安定化抵抗となるべき部分とエミッ
タを罹うエミッタ領域部分にポリシリコン膜を形成し、
このポリシリコン膜に不純物をドープし、さらに熱処理
することを特徴とする電力増幅トランジスタの製造方法 を提供するものである。
ランジスタにおいて、この安定化抵抗はポリシリコン膜
により形成されることを特徴とするｌう力増幅トランジ
スタ、 ■ポリシリコン膜をエミッタ電流のための安定化抵抗に
使用した電力増幅トランジスタを構成要素とすることを
特僧とする電力増幅集積回路■電力増幅トランジスタの
製造方法において、安定化抵抗となるべき部分とエミッ
タを罹うエミッタ領域部分にポリシリコン膜を形成し、
このポリシリコン膜に不純物をドープし、さらに熱処理
することを特徴とする電力増幅トランジスタの製造方法 を提供するものである。
第１Ａ図〜第１Ｂ図を参照しながら本発明を具体的に説
明する。
明する。
引き上げ法などにより得られた適当々比抵抗のＮ型シリ
コンウェーハの全面にシリコンの酸化膜１を形成する。
コンウェーハの全面にシリコンの酸化膜１を形成する。
このシリコン酸化膜に適当な感光剤を塗布し７、適当な
感光マスクを用いてペース３となるべき領域を露光し現
像を行う。その後エツチングを行いほう素（Ｂ）＆どの
不純？・をイオン打込み法または熱拡散法を用いてドー
ズしてペース３を形成する。再びシリコン酸化膜を形成
し適当な感光剤をこのシリコン酸化膜に塗布し、適当な
感光マスクを用いてエミッタ４となるべき領域を露光し
７現像を行う。その後エツチングを行ってエミッタ４と
なるべき領域を露出させる。次にＣＶＤ法などを用いて
、エミッタ４となるべき部分よりも広くかつこれを覆う
エミッタ領域部分２ｂと安定化抵抗２ａと力るべき部分
にポリシリコン膜を形成する。次にこのポリシリコン膜
２ａ。
感光マスクを用いてペース３となるべき領域を露光し現
像を行う。その後エツチングを行いほう素（Ｂ）＆どの
不純？・をイオン打込み法または熱拡散法を用いてドー
ズしてペース３を形成する。再びシリコン酸化膜を形成
し適当な感光剤をこのシリコン酸化膜に塗布し、適当な
感光マスクを用いてエミッタ４となるべき領域を露光し
７現像を行う。その後エツチングを行ってエミッタ４と
なるべき領域を露出させる。次にＣＶＤ法などを用いて
、エミッタ４となるべき部分よりも広くかつこれを覆う
エミッタ領域部分２ｂと安定化抵抗２ａと力るべき部分
にポリシリコン膜を形成する。次にこのポリシリコン膜
２ａ。
２ｂにひ素（Ａ３）またはリン（Ｐ）などの不純物を熱
拡散法またはイオン打込み法を用いてドープしその後、
アニールなどの熱処理を行う。次に、適当なマスクを用
いてアルミニウム（Ａｌ）または金（Ａｕ ）などのエ
ミッタ電極６及び外部電極２０を、蒸着法またはスパッ
タによりエミッタ領域部分２ｂのポリシリコン膜と同じ
くポリシリコン膜の安定化抵抗２ａとを結合するように
形成する。ポリシリコン漠にドープされるひ素またはリ
ン１どの不純物の濃度は、適当な電導度とＩｔ：抗値な
ポリシリコン浪に与えるよう設定される。
拡散法またはイオン打込み法を用いてドープしその後、
アニールなどの熱処理を行う。次に、適当なマスクを用
いてアルミニウム（Ａｌ）または金（Ａｕ ）などのエ
ミッタ電極６及び外部電極２０を、蒸着法またはスパッ
タによりエミッタ領域部分２ｂのポリシリコン膜と同じ
くポリシリコン膜の安定化抵抗２ａとを結合するように
形成する。ポリシリコン漠にドープされるひ素またはリ
ン１どの不純物の濃度は、適当な電導度とＩｔ：抗値な
ポリシリコン浪に与えるよう設定される。
第１ Ｂ ［：’４には、以上のようにして得られたＮ
ＰＮ型電力増幅トランジスタのエミッタとペースの不純
物の濃度分布を示す。
ＰＮ型電力増幅トランジスタのエミッタとペースの不純
物の濃度分布を示す。
本発明によれば、安定化抵抗はＣＶＤ法などによってポ
リシリコン膜を用いてエミッタと同時に形成され、従来
のようにエミッタの拡散工程と別途に形成されないので
電力増幅トランジスタおよびこれを含む電力増幅集積回
路の製造工程を簡略化することができる。
リシリコン膜を用いてエミッタと同時に形成され、従来
のようにエミッタの拡散工程と別途に形成されないので
電力増幅トランジスタおよびこれを含む電力増幅集積回
路の製造工程を簡略化することができる。
またエミッタ電極６は、従来の微細なエミッタ１４のパ
ターン上にではマく、エミッタ４の上に形成されたエミ
ッタ４のパターンよりも広い導電性のポリシリコン膜２
ｂのパターンの一部に合わせれけよいので、エミッタコ
ンタクトのマスクの合せ精度に余裕があり、歩留りが従
来よりも１０チ向上した性能のよい電力増幅トランジス
タを得ることができる。
ターン上にではマく、エミッタ４の上に形成されたエミ
ッタ４のパターンよりも広い導電性のポリシリコン膜２
ｂのパターンの一部に合わせれけよいので、エミッタコ
ンタクトのマスクの合せ精度に余裕があり、歩留りが従
来よりも１０チ向上した性能のよい電力増幅トランジス
タを得ることができる。
また、エミッタ４の接合部は、熱拡散またはイオン打込
み法により、ひ素またはリンなどの不純物をドープしそ
の後アニールすることにより浅く形成されるので、高周
波特性のよい電力増幅トランジスタを得ることができる
。
み法により、ひ素またはリンなどの不純物をドープしそ
の後アニールすることにより浅く形成されるので、高周
波特性のよい電力増幅トランジスタを得ることができる
。
以上、本発明について詳細に述べたけれども、本発明の
技術思想から逸脱することなく様々な応用・変更が可能
であることは等業者には明らかであろう。たとえば、本
発明の電力増幅トランジスタはＮＰＮ盤でなくＰＮＰｉ
とすることも可能である。また、電力増幅トランジスタ
の電極パターンはくし形（インターデイジット形）でな
くいわゆるオーバーレイ形とすることも可能である。
技術思想から逸脱することなく様々な応用・変更が可能
であることは等業者には明らかであろう。たとえば、本
発明の電力増幅トランジスタはＮＰＮ盤でなくＰＮＰｉ
とすることも可能である。また、電力増幅トランジスタ
の電極パターンはくし形（インターデイジット形）でな
くいわゆるオーバーレイ形とすることも可能である。
また電力増幅トランジスタを構成要素とする電力増幅集
積回路に本発明を適用することも本発明に含まれる。
積回路に本発明を適用することも本発明に含まれる。
第１Ａ図は本発明による電力増幅トランジスタを含む電
力増幅集積回路の要部拡大断面図である。 第１Ｂ図は、本発明によるＮＰＮ型電力壇幅トランジス
タのエミッタとペースの不純物の濃度分布を示すグラフ
図である。 第２図は、従来技術による電力増幅トランジスタを含む
電力増幅集積回路の要部拡大断面図である。 第３図は、トランジスタの動作状態を示す概念図である
。 第４図は、くし形の電力増幅トランジスタを含む電力増
幅集積回路の要部拡大断面図である。 第５図は、第４図を上から見た場合のくし彫型力増幅ト
ランジスタの平面図である。 第６図は、エミッタ気流のための安定化抵抗を備えた複
数のＮＰＮ型トランジストを並列接続した場合の回路図
である。 図中の各番号が示す名称を以下に挙げる。 １ ：シリコン酸化膜 ２ａ：安定化抵抗としてのポリシリコン膜２ｂ：エミツ
タ領域部分のポリシリコｙｇ３ 二ベース ４ ：エミツタ ５ ：コレクタ ６ ：エミッタ電極 １１：シリコン酸化膜 １３：ペース １４．１４１ ：エミツタ １５；コレクタ １６．１６１ ：工之ツタ電他 １７：安定化抵抗（従来、ニッケルークロム膜）１８．
１８１ ：ペース電極 ２０：外部電極 第１Ａ図 第１Ｂ図 表面力・ら／）ン鍬で（μｍ） 第２図 第３図
力増幅集積回路の要部拡大断面図である。 第１Ｂ図は、本発明によるＮＰＮ型電力壇幅トランジス
タのエミッタとペースの不純物の濃度分布を示すグラフ
図である。 第２図は、従来技術による電力増幅トランジスタを含む
電力増幅集積回路の要部拡大断面図である。 第３図は、トランジスタの動作状態を示す概念図である
。 第４図は、くし形の電力増幅トランジスタを含む電力増
幅集積回路の要部拡大断面図である。 第５図は、第４図を上から見た場合のくし彫型力増幅ト
ランジスタの平面図である。 第６図は、エミッタ気流のための安定化抵抗を備えた複
数のＮＰＮ型トランジストを並列接続した場合の回路図
である。 図中の各番号が示す名称を以下に挙げる。 １ ：シリコン酸化膜 ２ａ：安定化抵抗としてのポリシリコン膜２ｂ：エミツ
タ領域部分のポリシリコｙｇ３ 二ベース ４ ：エミツタ ５ ：コレクタ ６ ：エミッタ電極 １１：シリコン酸化膜 １３：ペース １４．１４１ ：エミツタ １５；コレクタ １６．１６１ ：工之ツタ電他 １７：安定化抵抗（従来、ニッケルークロム膜）１８．
１８１ ：ペース電極 ２０：外部電極 第１Ａ図 第１Ｂ図 表面力・ら／）ン鍬で（μｍ） 第２図 第３図
Claims (3)
- （１）エミッタ電流のための安定化抵抗を有する電力増
幅トランジスタにおいて、 この安定化抵抗はポリシリコン膜により形成されること
を特徴とする電力増幅トランジスタ。 - （２）ポリシリコン膜をエミッタ電流のための安定化抵
抗に使用した電力増幅トランジスタを構成要素とするこ
とを特徴とする電力増幅集積回路。 - （３）電力増幅トランジスタの製造方法において、安定
化抵抗となるべき部分とエミッタを覆うエミツタ領域部
分にポリシリコン膜を形成し、このポリシリコン膜に不
純物をドープし、さらに熱処理することを特徴とする電
力増幅トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18028786A JPS6337657A (ja) | 1986-08-01 | 1986-08-01 | 電力増幅トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18028786A JPS6337657A (ja) | 1986-08-01 | 1986-08-01 | 電力増幅トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337657A true JPS6337657A (ja) | 1988-02-18 |
Family
ID=16080572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18028786A Pending JPS6337657A (ja) | 1986-08-01 | 1986-08-01 | 電力増幅トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337657A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226032A (ja) * | 1988-07-14 | 1990-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH06318600A (ja) * | 1990-02-20 | 1994-11-15 | American Teleph & Telegr Co <Att> | 半導体デバイス |
| US6102595A (en) * | 1998-12-28 | 2000-08-15 | Fujitsu Limited | Sheet supply apparatus having inclined feeding correcting function and recording apparatus |
| US6152628A (en) * | 1998-03-20 | 2000-11-28 | Fujitsu Limited | Sheet supply apparatus with feed protrusions for skew correction |
-
1986
- 1986-08-01 JP JP18028786A patent/JPS6337657A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226032A (ja) * | 1988-07-14 | 1990-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH06318600A (ja) * | 1990-02-20 | 1994-11-15 | American Teleph & Telegr Co <Att> | 半導体デバイス |
| US6152628A (en) * | 1998-03-20 | 2000-11-28 | Fujitsu Limited | Sheet supply apparatus with feed protrusions for skew correction |
| US6102595A (en) * | 1998-12-28 | 2000-08-15 | Fujitsu Limited | Sheet supply apparatus having inclined feeding correcting function and recording apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4263518A (en) | Arrangement for correcting the voltage coefficient of resistance of resistors integral with a semiconductor body | |
| KR0182061B1 (ko) | 바이폴라 트랜지스터 회로소자 | |
| IL31371A (en) | Monolithic integrated circuit including field effect transistors and bipolar transistors,and method of making | |
| US4631568A (en) | Bipolar transistor construction | |
| JPS6337657A (ja) | 電力増幅トランジスタとその製造方法 | |
| EP0122004A2 (en) | Improved bipolar transistor construction | |
| US4713355A (en) | Bipolar transistor construction | |
| JPH0738394B2 (ja) | バイポ−ラパワ−トランジスタ | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| GB2106319A (en) | Semiconductor device fabricated using self alignment technique | |
| EP0676813B1 (en) | Gate turnoff thyristor | |
| JPS6195565A (ja) | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 | |
| JPS5933985B2 (ja) | 半導体装置 | |
| JPH10125692A (ja) | バイポーラ・パワー・トランジスタ | |
| JPH01133354A (ja) | 半導体集積回路及びその製造方法 | |
| JPS593864B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59149045A (ja) | 半導体装置の製造方法 | |
| JPS593863B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6359259B2 (ja) | ||
| JPH04130772A (ja) | 逆導通ゲートターンオフサイリスタの製造方法 | |
| JPS5987860A (ja) | 高周波トランジスタ | |
| JPS62188258A (ja) | 半導体集積回路の製造方法 | |
| JPS6256667B2 (ja) | ||
| JPH098327A (ja) | 半導体圧力センサ | |
| JPS6276672A (ja) | 半導体装置の製造方法 |