JPS6333939A - 前方エラ−修正を使用する伝送システム - Google Patents

前方エラ−修正を使用する伝送システム

Info

Publication number
JPS6333939A
JPS6333939A JP62169927A JP16992787A JPS6333939A JP S6333939 A JPS6333939 A JP S6333939A JP 62169927 A JP62169927 A JP 62169927A JP 16992787 A JP16992787 A JP 16992787A JP S6333939 A JPS6333939 A JP S6333939A
Authority
JP
Japan
Prior art keywords
information
fec
data stream
error correction
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62169927A
Other languages
English (en)
Other versions
JPH07101861B2 (ja
Inventor
ウエイン・デイビイ・グローバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPS6333939A publication Critical patent/JPS6333939A/ja
Publication of JPH07101861B2 publication Critical patent/JPH07101861B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報の処理(例えば、伝送又は記憶)に関し
、そして更に詳細には、FEC(前方エラー修正)を使
用する伝送システムに関する。
従来の技術 伝送システムは、デジタル情報を高ビットレートでかつ
増大する距離上を伝送するために益々必要とされている
。この目的ために、レーザーの如く源からの光信号が、
例えば、約570 M b / sのレー1〜で、デジ
タル情報で変調され、そして例えば、40 k m以上
の大距離を光ファイバーにより伝送される、光伝送シス
テムが開発された。
発明が解決しようとする問題点 低エラー率を達成することは、任意の伝送システムにお
ける必要要件である。高速度光伝送において、低エラー
率を達成する際の主要制限因子は、分散である。分散を
最小にするために、光信号源に精密な許容限界を課する
することが必要であり、光信号は、使用された光信号が
最小分散を有する波長に集中された狭い帯域幅を有する
ことが保証されている。
伝送システムにおけるエラーを補償するために、FEC
(前方エラー修正)を使用することが公知である。FE
Cは、デジタル情報により伝送され、且つ伝送において
発生したエラーを検査しかつ修正するために受信器に使
用されるエラー制御コードの送信器における決定を含む
。FECは、特に、嚇−ビットのエラーの修正に適して
いるが、デジタル情報の再伝送を含まない。しかし、F
ECを使用してエラー制御コードを伝送する必要性は、
情報を伝送する速度における望ましくない増加が課ぜら
れ、FECを使用するシステムとFECを使用しないシ
ステムの間の不一致を促進する。さらに、情報伝送速度
の増加は、性能を改良するために、FECを現存伝送シ
ステムに適用することを困難かつ高価にする。
問題点を解決するための手段 従って、本発明の目的は、例えば伝送のために、情報を
処理する改良方法を提供することである。
本発明の1つの見地によれば、固定スタッフィングを使
用して情報を処理する方法において、少なくともあるス
タッフ(stuff)された情報が、エラー制御情報と
置換される方法が提供される。
こうして、情報の伝送に適用された本発明により(これ
はまた同様に情報の記憶にも適用できる)、固定スタッ
フィング情報は、前方エラー修正情報と置換され、この
場合前方エラー修正は、伝送速度のいかなる変化もなし
に、従って、現存伝送システムと両立して行なわれるこ
とができる。
さらに、発明は、固定スタッフィングを使用して、デー
タ・ストリームを増加周波数に同期する段階と:データ
・ストリームから前方エラー修正(F E C)情報を
生成する段階と;固定スタッフィング情報の少なくとも
あるものをFEC情報と置換する段階とをきむ情報処理
方法を提供する。
別の見地によれば、本発明は、上記の如き方法によって
複数のデータ・ストリームに対して情報を処理する段階
と、時分割多重フレームにおいて処理データ・ストリー
ムを一緒に多重化する段階と;多重化データ・ストリー
ムを伝送する段階とを含む情報を伝送する方法を提供す
る。
本発明はまた、データ・ストリームを同期する同期手段
であって、固定スタッフィング情報をデータ・ストリー
ムに追加する手段を含む同期手段と;固定スタッフィン
グ情報の少なくともあるものをFECM報と置換する手
段とを具備する装置を提供する。
本発明のさらに他の見地によれば、固定スタッフィング
を使用して、データ・ストリームを同期するための各デ
ータ・ストリームに対する同期手段と;時分割多重フレ
ームにおいて伝送のために同期データ・ストリームを一
緒に多重化する手段と:データ・ストリームの少なくと
も1つに対して、それぞれの同期データ・ストリームか
らFEC情報を生成する前方エラー修正(FEC)手段
と、それぞれのデータ・ストリームの固定スタッフィン
グ情報の少なくともあるものをFEC情報と置換する手
段とを具備する複数のデータ・ストリームを伝送する装
置が提供される。
この点において、発明により、データ・ストリームのす
べてが、伝送のために有効に一緒に多重化されるとして
も、FECは、他のものではなく、あるデータ・ストリ
ームに選択的に適用されることができ、これによって特
に低いエラー率が選択されたデータ・ストリームにおい
て達成されることができると理解されるべきである。そ
のような有利な配置は、先行技術において可能ではない
FEC手段は、好ましくは、複数の該時分割多重フレー
ムにおいて多重化されるそれぞれのデータ・ストリーム
の情報ブロックに対してエラー制御コードを生成する手
段を具備し、そして好都には、また、それぞれのデータ
・ストリームの十青報の各ブロックを該時分割多重フレ
ームに同期するタイミング手段を含む。
しかし、そのような同期は、重要ではない。FEC情報
ブロックは、その代わりに、時分割多重フレームに対し
て同期されない。この場合、適切なFEC動作のために
、受信器において、F IE C情報ブロックのタイミ
ングを識別することが必要である。この目的ため、本発
明はまた、周期的に多重化されるエラー制御コードのビ
ットを含むデータ・ストリームの前方エラー修正(FE
C)を行い、各エラー制御コードが、データ・ストリー
ムの情報のそれぞれのブロックに関連した装置において
、データ・ス)・リームの情報のブロックからエラー修
正情報を生成するFEC復号手段と;データ・ストリー
ムにおけるエラーを修正するために、エラー修正情報に
応答する修正手段と;修正手段を抑止し、かつデータ・
ストリームの情報の該ブロックのタイミングを変更する
ためにF EC復号手段を制御するための高エラー率を
表すエラー修正情報に応答する制御手段とをrA(、清
し、これによって、FEC復号手段の動作が、エラー修
正情報に依存するデータ・ストリームの情報ブロックに
同期される装置に拡張される。
実施例 発明は、添付図面を参照して次の説明からさらに良く理
解されるであろう。
以下に記載される発明の実施態様の完全な理解を提供す
るために、本発明が適用される伝送システノ、の幾つか
の見地をまず説明することが必要である。
第1図を参照すると、高速度伝送システムの部分が示さ
れている。複数の入り時分割多重データ信号D1からD
 nの各々は、それぞれの同期装置1(−)において同
期され、そしてそれぞれのF E C符号器12を経て
共通マルチプレクサ−14に供給され、この共通マルチ
プレクサ14がFEC符号化データを高速度伝送チャネ
ル16を経て伝送するために一緒に多重化する。チャネ
ル16は、例えば、光信号変調器と送信器、光ファイバ
・−1及び個別には図示されていないが、光信号受信器
と復調器を具備する。デマルチプレクサ18は、それぞ
れのFEC復号器と非同期装置22を経由して、それぞ
れのデータ・パスへの供給のために、データ信号をデマ
ルチプレクスする。
そのような公知の配置において、各1’ E C符号器
12は、それぞれのデータ・チャネルのデータにエラー
制御情報を追加し、これにより、それぞれの同期装置1
0によって供給された情報のピッl−レートに比較して
、マルチプレクサ−14に供給される情報のビットレー
トを増加する。対応するFl!、C復号器20において
、このエラー制御情報は、伝送チャネル・データ内のエ
ラーを修正するのに使用され、そしてエラー修止された
データは、FEC復号器20に入るよりも低いビットレ
ートで、それぞれの非同期装置22に供給される。
第2図は、FECが使用されていない公知の伝送システ
ムのフレーム・フォーマットを例示している。言い換え
れば、第1図のFEC符号器12と復号器20は、存在
せず、同期装M 10の出力は、マルチプレクサ−14
に直接に供給され、そしてデマルチプレクサ−18の出
力は、非同期装置22に直接供給される。
第2図に示された如く、各フレームは、各々86ビツト
の8つのサブフレームを含み、フレームは、全体で68
8ビツトを含む。各サブフレームにおける第1ビツトは
、システム・オーバーヘッド情報を構成しており、そし
てサブフレーム1と5の各々においてはフレーム指示ビ
ットFであり、サブフレーム2から4においては3つの
同一スタッフ標識ビット(stuff  1ndica
tor  bits) Cであり、サブフレーム7にお
いては高速度通信ビットHであり、サブフレーム8にお
いてはサービス・チャネル・ビットHであり、そしてサ
ブフレーム6においては他のオーバーヘッド情報Oであ
る。
フレーム指示ビットFは、フレームとサブフレームのタ
イミングを識別するだけでなく、この実施例において各
々が12フレームを含むマスターフレームのタイミング
を識別する。各フレームにおけるスタッフ標識ビットC
は、12のデータ・チャネルD1からDn(即ち、n=
12)の特定のものに関し、この場合3つのビットCが
、各マスク−フレームにおける各データ・チャネルに対
し提供される。
各サブフレームはまた、第2のピッl−Dと84情報ビ
ツト■を含む。フレーミング・フォーマットのビットレ
ートは、12のデータ・チャネルDI乃至Dnの各々が
、44.736Mb/sの公称とットレートにおいてD
S3信号によって構成されることができるように選択さ
れる。12のデータ・チャネルの各々の7ビツトは、各
サブフレームにおいて84情報ビツトを形成するために
一緒に多重化される。これは、各フレームにおける8D
ビツトを6.312Mb/sの公称ビットレートにおい
てDS2信号に収容可能にする。
しかし、また、高速度伝送システムに対して、高ビツト
レート信号、例えば、139.264Mb / sの公
称ビットレートを有する所謂D34E信号と、例えば1
35.51Mb/sの公称ビットレートを有し、すでに
’135Mb/s」ファイバー光伝送システムに存在す
る多重化DS3信号とを収容できることが望ましいにの
目的のた果3つのデータ・チャネルのグループが、これ
らの高ビツトレート信号のどれかによって置換される。
この実施例において、フレーミング・フォーマットに対
するとットレートは、570.48Mb / sである
よ・うに選択される。
ビット速度におけるこの増大の結果として、周波数許容
限界に適応するのに必要な可変スタッフィングに加えて
、適切に伝送されるように、固定スタッフィングが低ビ
ツトレート信号をパディング(pad  out )す
るのに使用されなければならない。
次の表は、上記で議論述された信号に対し、伝送とスタ
ッフィングのいろいろなレートを要約している。
信号       DS4E   135Mb/s D
S3   DS2割当ビット速度  1.39.303
139.30346.4348.634 Mb/sこう
して、固定圧スタッフィングが、D34E信号を除くす
べてに対し行われる。DS3信号に対して、この固定ス
タッフィングは、スタッフビート(2ビット/フレーム
が、1.658M!、)/Sに等しい)であるそれぞれ
のチャネルに対し、各フレームのサブフレーム2と6の
各々における7ビツトの1つによって構成される。13
5Mb/S信号に対し、固定スタッフィングは、各フレ
ームにおけるサブフレーム2.4.6、と8の各々にお
けるビットの1つと、スタッフビットであるすべての第
2のフレームにおける1つの追加ビットとによらで構成
される。
本発明によれば、これらの固定スタッフ・ビットの少な
くともあるものが、それぞれのチャネルに対し、FEC
エラー制御情報を伝送するのに使用される。従って、こ
の場合のFEC符号器の用意は、マツルチプレクサーに
よって処理されるべき信号のとットレートのいかなる増
大をも防止し、一方なお必要なエラー制御情報を提供す
る。こうして、FEC符号器と復号器は、好都合に、比
較的低費用で、現存する送信器と受信器に追加されるこ
とができる。さらに、FEC復号器を有していない受信
器は、伝送ビットレート又はフォーマットに変化がなく
、かつ受信器が固定スタッフ・ビットを捨てるので、(
もちろん、FECによって提供された利点なしに)FE
C符号器を有する送信器から信号を受信することができ
る。
次の説明において、簡単化と明確性のなめに、そして実
施例により、DS3信号へのFECの適用のみが参照さ
れている。同じ技法が、135Mb / sとDS2信
号に、及び固定スタッフィングが使用される他の信号に
適用可能であり、且つ本発明が同様にそれらに適用可能
であると理解されるべきである。
上記から、各DS3チャネルは、各サブ・フレームに7
ビツトを、従って、各フレームに56ビツトを提供し、
そのうちの2ビツトが、FEcエラー制御情報のために
使用されることができろ固定スタッフィング・ビットで
あることが判るであろう。単一エラー修正に対し、N−
ビット・エラー制御コードは、2”1ビツトまでのブロ
ックにおいて、単一エラーの位置を指示し、又は単一エ
ラーがないことを指示する。情報のすべての28ビット
に対し、F ECエラー制御コードに対する】ビットに
より−2“−1(=255>がNx28(=21.6>
に等しいが又はそれより大きくなる前に、N=8の値に
到達する。こうして、8−ビツト単一エラ一修正FEC
コードが、T、) S 3チヤネルのデータの4フレー
ムのブロックにおいて単一エラーの修正のために使用さ
れることができる。
この目的のため、(224,216)コード(即ち、2
16精報ビツトと224−216=8エラー制御コード
・ビットを含む224ビツトのブロックが、8エラー制
御コード・ピッ)・によって保護される。)が使用され
る。これは、使用されるジェネレータ多項式がX’−1
−X4+Xコ+X2+1である(255.247)完全
循環コードを短縮することによって公知の方法で導出さ
れる。
第3図は、FEC符号化を行い、そして固定スタッフ・
ビットをエラー制御ビットで置換するための符号化配置
を示している。符号化配置は、タイミング回路30.8
−ビット符号化レジスター32.8−ビット出力レジス
ター34、データ・セレクタ36、及びORゲート38
を含む。タイミング回路30は、マルチプレクサ−14
からそれぞれの同期装置10にライン40に供給された
46.434MHzのギャップドクロック(gappe
d  clock)信号から、ライン42における46
.434クロック信号とライン44における固定スタッ
フ時間信号を再生成するのに役立つ。
その代わりとして、これらの信号は、マルチプレクサ−
14又は同期装置10から直接に導出されることができ
、この場合タイミング回路は不要とされることができる
固定スタッフ時間クロック・パルス(28番目の規則的
クロック・パルス毎に発生ずる)をゲート38によって
ゲートで制御した46.434MHzクロック信号が、
符号化レジスター32のクロック人力CKに印加され、
同期袋’+Pl 10から入るデータが供給される直列
入力に印加される。符号化レジスター32は、(F E
C用に、データと同じ方法で収り扱われる任意の可変ス
タッフ・ピッl〜を含めて〉216データ・ビットのブ
ロックに上記のFEC符号化シンドロム(syndro
me)をインプリメントするが、これは、このブロック
内の固定スタッフ・ビットに行われるのではない。この
ブロックの最後に、従って第2図に示された如く4フレ
ームに対応する時間の後に、タイミング回路30によっ
て生成された信号LOADの制御下で、符号化レジスタ
ー32の内容は、出力レジスター34にロードされる。
次の4フレームの間、出力レジスター34のクロック入
力CKとセレクター36のセレクト制御人力Sに供給さ
れるライン44における固定スタッフ時間イ8号の制御
下で、出力レジスター34の8−ピッ)・内容は、セレ
クター36を経由して、固定スタッフ・ビットの代わり
に、マルチプレクサ−14のデータ出力に供給され、一
方入りデータは、別の8−ビット・エラー制御コードの
生成のために符号化レジスター32に供給される。
こうして、216データ・ビットの各ブロックに対する
エラー制御コード・ビットは、固定スタッフ・ビットの
代わりに、216データ・ビットの次のブロックに伝送
される。これらのブロックは、信qLOADをこのフレ
ーミング・フォーマットに同期させることによって、上
記のフレーミング・フォーマットに同期可能であるが、
以下に記載される如く必要というわけではない。
第4図は、タイミング回路60と、クロック人力CKと
並列ロード制御入力LDとを有し、それぞれ1乃至3の
番号を付された3つの8−ビット・レジスター64.6
6と68と、448−ビット遅延回路70と、排他的論
理和ゲート72とを含む対応するFEC復号化配置を示
している。符号器における如く、この復号器において、
タイミング回路60は、デマルチブレフサ−18又はそ
れぞれの非同期装置22から代わりに導出される信号を
ライン74におけるギャップドクロック(gapped
  clock)信号から再生成するために提供されて
いる。これらの信号は、第3のレジスター68と遅延回
路のクロック入力CKに供給されるライン76における
46.434MHzりL7 ツク信号と、セレクター6
2のセレクト制御人力Sと第2のレジスター66のクロ
ック入力CKに供給されるライン78に、28クロツク
・パルス毎に発生する固定スタッフ時間信号と、第1の
レジスター64のタロツク入力CKにライン8oに供給
され、固定スタッフ時間クロック・パルスが除去された
ライン76上のクロック信号に対応するデータ・クロッ
クと、ライン76上の224タロツク・パルス毎に1つ
生成され、第2及び第3レジスター66と68の入力L
Dに供給される信号LOA Dとを含む。
復号器は、パイプライン処理ベースで動作する。
224ビツトの第1のブロック中、固定スタッフ時間以
外に発生ずる216データ・ビットは、セレクター62
とライン82を経由して、FEC復号化シンドロム(s
yndrome )を実現する第1のレジスター64に
送られる。このブロックの最後に、信号LOADにより
、第1のレジスター64の8−ビット内容は、第2のレ
ジスター66にに’xAされ、第2のレジスター66は
、第1のレジスター64に同一であり、且つセレクター
62とライン84を経由してレジスター66に供給され
る次のデータ・ブロックにおけるそれぞれのF E C
エラー制御コード・ビットにおいてFEC復号化シンド
ロムを完了させるために、固定スタッフ時間においてク
ロックされる。同時に、第1のレジスター64は、上記
の如くデータ・ビットの別のブロックにおいて動作する
データの第2のブロックの最後において、信号LOAD
により、第1及び第2のレジスターの内容は、それぞれ
、第2及び第3のレジスターに転送され、そしてそれか
ら第1のデータ・ブロックは、第3のレジスター68が
必要なエラー修正パルスを生成すると同時に、遅延回路
70の出力に達し、これによってデータ・ブロックにお
けるいかなる単一エラーも、ゲート72によって修正さ
れ、その出力から、修正データは、それぞれの非同期装
置22に供給される。同時に、第1及び第2のレジスタ
ー64と66は、上記の如く、データの続いて起こるブ
ロックにおいて動作する。
遅延回路70が、448−ビット遅延を非同期装置への
データ・バスに導入し、そしてライン74におけるギヤ
ップトクロック信号が、固定スタッフ時間においてだけ
でなく、可変スタッフ時間においてもギャップを含むの
で、タイミング回路60は、ライン74′における対応
するギャップトクロツク信号を非同期装置22に供給す
るt:めに、ギヤップトクロックを448−ビット遅延
だけ同様に遅らせる。
上記の如<FEC復号器は、第2図のフレーミング・フ
ォーマットと同期的に動作する。言い換えれば、連続す
る224−ビットのFECフレームは、各DS3チャネ
ルに対して、前述の127レームのマスターフレーム(
master  frame)のフレーム]乃至4.5
乃至8、及び9乃至12におけるデータに対応する。こ
れは、使用される特□定のFECコードとフレーミング
・フォーマットに都合が良いが、それは、同期目的のた
めに、符号器と復号器へのフレームとマスターフレーム
信号(図示されていない)の供給を必要とする。さらに
重要なことは、FECフレームとシステム・フレームに
対するそのような都合の良い一致は、他のFECコード
とフレーミング・フォーマットに関する一般的な状況で
は発生しない。
従って、第5図は、自己フレーミングであるFEC復号
器の変形形式を例示している。第5図において、明解性
と簡単化のために、第4図のタイミング回路は示されて
おらず、第4図のセレクター62とレジスター64.6
6、と68は、単−FEC復号器ブロック86に集合的
に示されており、そして第4図の復号器の他の要素は、
第5図における同じ参照番号を与えられている。さらに
、第5図のFEC復号器は、ANDゲート88、スリッ
プ・フィルター90、及び周波数分周器92を含む。
第5図の復号器におけるFEC復号器86、遅延回路7
0、及びゲート72は、FEC復号器86によって生成
されかつゲート72に供給されたエラー修正信号が、今
ANDゲート88を経由して送られ、そして信号LOA
Dが、タイミング回路の代わりに周波数分周器によって
供給されるということを除いて、第4図の復号器と正確
に同じ方法で動作する。
F E C復号器86によって生成されたエラー修正信
号はまた、同期回路の技術において公知の形式を有し、
且つライン94上のスリップ制御信号とライン96」二
のインフレーム(in −frame )信号とを選択
的に生成するスリップ・フィルタ″−90に供給される
。周波数分周器92は、通常、ライン78上の固定スタ
ッフ時間信号の8パルスに応答し、従って224人りデ
ータ・ピッI・のブロック毎に、信号LOADを生成す
る÷8分周器である。ライン94上のスリップ制御信号
に応答して、分周器92のデイビジョン ファクタ(d
ivision  factor)子は7に変更され、
この場合1つの固定スタッフ時間パルス(即ぢ、入りデ
ータの28ビツト)によってFECフレーミング・スリ
ップが、信号L OA Dのタイミングにおいて行なわ
れる。
このようにして、224データ・ビットのFECブロッ
ク、従ってFECフレームは、これらのフレームのシス
テム・フレームとマスターフレームに対する関係に依存
することなく、固定スタッフ時間信号から迅速に識別さ
れる。このようにしてr; E Cフレームの識別後、
スリップ・フィルターは、ANDゲート88をイネーブ
ルするために、ライン96上にインフレーム信号を生成
し7、これによってゲート72における単一ビット・エ
ラーの修正は、前述の如く行われる。インフレーム条件
において、典型的に、フレーム当たり1つのエラーしか
修正されないが、これに対してアウトオブフレーム条件
において、FEC復号器は、フレーム当たり多数の修正
ビットを生成し、これによってスリップ・フィルター9
0は、2つの条件を容易に区別することができる。
FECフレーミング獲得(framing  acqu
isition)時間は、システム・フレーム獲得時間
に悪影響を与えないと理解されるべきである。ゲート8
8は、r” E Cフレーム獲得時間中隊に抑止される
のみであり、従ってエラー修正は行なわれない。
反対に、ライン96上のインフレーム信号は、システム
・フレームの獲得を容易にするために使用可能であると
思われる。
発明の特定の実施態様を、詳細に説明したが、多数の変
更、変形、及び適合が、特許請求の範囲で規定された如
く本発明の範囲を逸脱することなく行われることができ
ると理解されるべきである。
【図面の簡単な説明】
第1図は、FEC(前方エラー修正)を使用する伝送シ
ステムの公知の物理的配置を示すブロック図。 第2図は、公知の伝送システムのフレーミング・フォー
マットを示す図。 第3図は、発明の実施態様により動作するFEC符号化
配置を示すブロック図。 第4図は、発明の実施態様により動作するFEC復号化
配置を示すブロック図。 第5図は、自己フレーミング方法において動作する変更
されたFEC復号化配置を示すブロック図。

Claims (1)

  1. 【特許請求の範囲】 1、固定スタッフィングを使用して情報を処理する方法
    において、少なくともあるスタッフされた情報が、エラ
    ー制御情報と置換されることを特徴とする方法。 2、エラー制御情報が、前方エラー修正情報を含む特許
    請求の範囲第1項に記載の方法。 3、情報を処理する方法において; 固定スタッフィングを使用して、データ・ストリームを
    増加周波数に同期する段階と、 該データ・ストリームから前方エラー修正(FEC)情
    報を生成する段階と、 該固定スタッフィング情報の少なくともあるものを該F
    EC情報と置換する段階とを含むことを特徴とする方法
    。 4、情報を伝送する方法において 固定スタッフィングを使用して、データ・ストリームを
    増加周波数に同期する段階と、該データ・ストリームか
    ら前方エラー修正(FEC)情報を生成する段階と、該
    固定スタッフィング情報の少なくともあるものを該FE
    C情報と置換する段階とを含む方法によって複数の該デ
    ータストリームに対して情報を処理する段階と、 時分割多重フレームにおいて、処理データ・ストリーム
    を一緒に多重化する段階と、 多重化データ・ストリームを伝送する段階とを含む方法
    ことを特徴とする方法。 5、各データ・ストリームに対して、FEC情報が、複
    数の該時分割多重フレームにおいて多重化されるデータ
    ・ストリームの情報ブロックに対するエラー制御コード
    を含む特許請求の範囲第4項に記載の方法。 6、各データ・ストリームに対して、情報の該ブロック
    が、整数の該時分割多重フレームに包含されたそれぞれ
    のデータ・ストリームの情報のすべてを含む特許請求の
    範囲第5項に記載の方法。 7、データ・ストリームを同期する同期手段であって、
    固定スタッフィング情報をデータ・ストリームに追加す
    る手段を含む同期手段と、 スタッフィングされたデータ・ストリームからFEC情
    報を生成する前方エラー修正(FEC)手段と、 固定スタッフィング情報の少なくともあるものをFEC
    情報と置換する手段とを具備することを特徴とする装置
    。 8、複数のデータ・ストリームを伝送する装置において
    ; 固定スタッフィングを使用して、該データ・ストリーム
    を同期するための各データ・ストリームに対する同期手
    段と; 時分割多重フレームにおいて伝送のために同期データ・
    ストリームを一緒に多重化する手段と、データ・ストリ
    ームの少なくとも1つに関して、それぞれの同期データ
    ・ストリームからFEC情報を生成する前方エラー修正
    (FEC)手段と、それぞれのデータ・ストリームの固
    定スタッフィング情報の少なくともあるものをFEC情
    報と置換する手段とを具備することを特徴とする装置。 9、FEC手段が、複数の該時分割多重フレームにおい
    て多重化されるそれぞれのデータ・ストリームの情報ブ
    ロックに対してエラー制御コードを生成する手段を具備
    する特許請求の範囲第8項に記載の装置。 10、それぞれのデータ・ストリームの情報の各ブロッ
    クを該時分割多重フレームに同期するためのタイミング
    手段を含む特許請求の範囲第9項に記載の装置。 11、各エラー制御コードが、データ・ストリームの情
    報のそれぞれのブロックに関連し、周期的に多重化され
    るエラー制御コードのビットを含むデータ・ストリーム
    の前方エラー修正(FEC)を行なう装置において; データ・ストリームの情報のブロックからエラー修正情
    報を生成するFEC復号手段と、 データ・ストリームにおけるエラーを修正するために、
    エラー修正情報に応答する修正手段と、修正手段を抑止
    し、かつデータ・ストリームの情報の該ブロックのタイ
    ミングを変更するためにFEC復号手段を制御するため
    に、高エラー率を表わすエラー修正情報に応答する制御
    手段とを具備し、これによって、FEC復号手段の動作
    が、エラー修正情報に依存するデータ・ストリームの情
    報ブロックに同期されることを特徴とする装置。
JP62169927A 1986-07-10 1987-07-09 前方エラ−修正を使用する伝送システム Expired - Lifetime JPH07101861B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA513529 1986-07-10
CA000513529A CA1268269A (en) 1986-07-10 1986-07-10 Transmision system using forward error correction

Publications (2)

Publication Number Publication Date
JPS6333939A true JPS6333939A (ja) 1988-02-13
JPH07101861B2 JPH07101861B2 (ja) 1995-11-01

Family

ID=4133543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62169927A Expired - Lifetime JPH07101861B2 (ja) 1986-07-10 1987-07-09 前方エラ−修正を使用する伝送システム

Country Status (6)

Country Link
EP (1) EP0252630B1 (ja)
JP (1) JPH07101861B2 (ja)
KR (1) KR960000934B1 (ja)
AT (1) ATE93353T1 (ja)
CA (1) CA1268269A (ja)
DE (1) DE3787058T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751731A (en) * 1995-10-18 1998-05-12 Telefonaktiebolaget Lm Ericsson Simplifying decoding of codewords in a wireless communication system
AU741011B2 (en) * 1995-10-18 2001-11-22 Telefonaktiebolaget Lm Ericsson (Publ) Simplifying decoding of codewords in a wireless communication system
EP1172958A1 (fr) * 2000-07-11 2002-01-16 Koninklijke Philips Electronics N.V. Système de communication, émetteur, mèthode de protection contre des erreurs de transmission
KR100835401B1 (ko) * 2002-04-25 2008-06-04 피엠씨-시에라 이스라엘 엘티디. 이더넷 네트워크에서 순방향 오류 정정 코딩
FI120175B (fi) 2006-10-27 2009-07-15 Tellabs Oy Digitaalisen informaation siirtäminen kehitysvälitteisessä tiedonsiirtoverkossa

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224473A (en) * 1978-05-31 1980-09-23 Digital Communications Corporation TDMA Multiplexer-demultiplexer with multiple ports
JPS57192148A (en) * 1981-05-19 1982-11-26 Ibm Synchronizing system
DE3317116A1 (de) * 1983-05-10 1984-11-15 Siemens AG, 1000 Berlin und 8000 München Digitalsignal-multiplexgeraet

Also Published As

Publication number Publication date
EP0252630A3 (en) 1989-11-15
ATE93353T1 (de) 1993-09-15
DE3787058T2 (de) 1993-12-09
EP0252630B1 (en) 1993-08-18
KR880002333A (ko) 1988-04-30
EP0252630A2 (en) 1988-01-13
JPH07101861B2 (ja) 1995-11-01
DE3787058D1 (de) 1993-09-23
CA1268269A (en) 1990-04-24
KR960000934B1 (ko) 1996-01-15

Similar Documents

Publication Publication Date Title
EP1117202B1 (en) Method of communicating data in communication systems
US8000351B2 (en) Source synchronous link with clock recovery and bit skew alignment
US4667324A (en) Network multiplex structure
US6654562B1 (en) Optical transmission system and optical transmission device
JPH0710058B2 (ja) マルチプレクサとデマルチプレクサを有する高度デジタル通信系
US7953095B2 (en) Transmission system and transmission method
US4755993A (en) Transmission system using forward error correction
EP2207315B1 (en) Transmission of parallel data flows on a parallel bus
CA1259386A (en) Synchronization circuit for digital communication systems
JPS6333939A (ja) 前方エラ−修正を使用する伝送システム
JP5293107B2 (ja) 通信装置及び通信方法
EP0949778B1 (en) Dummy bit elimination device and coding apparatus for FEC code word
US7058090B1 (en) System and method for paralleling digital wrapper data streams
JPH11511604A (ja) 多重化/多重化解除方法
KR0171279B1 (ko) 고속 데이터 전송장치의 오류 정정 방법
JP6468292B2 (ja) 送信回路、受信回路、光伝送システムおよびマルチフレームの送信方法
JPH0556025A (ja) 伝送路符号処理方式
KR100237456B1 (ko) 다중화를 위한 프레임 구조
JPS6096042A (ja) Tdma端局装置
JPH0321130A (ja) 多重分離タイミング同期方式
JP2001160792A (ja) 時分割多重化データ通信システム
JPS61126838A (ja) 符号誤り訂正方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071101

Year of fee payment: 12