JPS63311402A - Ｐｌｃ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシーケンスプログラムの演算処理を行うＰＬＣ
装置に関し、特に入力信号をマイクロプロセッサによっ
て入力信号をフィルタリング処理するようにしたＰＬＣ
装置に関する。

（従来の技術〕 ＰＬＣ装置の入力回路はノイズの除去、チャツタリング
信号等による誤動作等を避けるために、フィルタを備え
ている。このために入力回路に個々にハードウェアのフ
ィルタを設けて処理していた０例えば抵抗とコンデンサ
による積分回路によるローパスフィルタを設け、この出
力をシュミット回路で整形する等の回路構成が一般的に
使用されている。

〔発明が解決しようとする問題点〕

しかし、従来のハードウェアのフィルタ機能は個々の信
号ごとにハードウェアのフィルタ回路が必要なために多
数の部品点数を必要とし、部品のコストのみならず実装
コストも高くなり、実装スペースも必要とする。さらに
、フィルタの時定数を変更するためには、各回路素子を
変更する必要があり、装置が完成した後での変更は事実
上不可能である。これはＰＬＣ装置のようにノイズ環境
等が悪い種々の場所に設置される場合に不便である。ま
た、入力信号が低速の場合は時定数の大きなフィルタが
必要であり、入力信号が高速の場合は時定数の小さいフ
ィルタが必要であるが、ハードウェアのフィルタの場合
はこのような信号毎にフィルタの時定数の異なるものを
同一のプリント板等に実装するのは製造上問題が多い。

本発明の目的は上記問題点を解決し、ハードウェアのフ
ィルタを使用せず、マイクロプロセッサによって入力信
号をフィルタリング処理するＰＬＣ装置を提供すること
にある。

〔問題点を解決するための手段〕

本発明では上記の問題点を解決するために、第１図に示
すように、 マイクロプロセッサ（１）によってシーケンスプログラ
ムの演算処理を行うＰＬＣ装置において、一定時間毎に
割込み信号を発生する周期信号発生回路（２）と、 外部からの入力信号を受信する入力回路（７）と、 前記割込み信号によって、一定時間毎に前記入力回路か
らの信号を読出してフィルタリング処理を行うフィルタ
リング処理手段と、 を有することを特徴とするＰＬＣ装置が、提供される。

〔作用〕

マイクロプロセッサは一定時間毎に入力回路からの信号
を読出し、これをフィルタリング処理した後に処理すべ
き信号として取り込む。従って、ハードウェアのフィル
タは必要なく、マイクロプロセッサによるフィルタリン
グ処理のためフィルタの時定数はプログラムによって、
変更でき、かつ信号毎にその時定数を変更することもで
きる。

〔実施例〕

以下本発明の一実施例を図面に基づいて説明する。

第１図に本発明の一実施例のブロック図を示す。

図において、１はマイクロプロセッサであり、ＰＬＣ装
置全体の制御を行う、２は一定時間毎に割込信号を発生
する周期信号発生回路である。この割込信号によって、
マイクロプロセッサ１は入力信号をフィルタリング処理
して、信号を取り込む。

３はシステムプログラムの格納されているＲＯＭであり
、マイクロプロセッサ１はこのＲＯＭ３のシステムプロ
グラムに従っＰＬＣ装置を制御する。

４は各種のデータ等が記憶されるワーク用ＲＡＭ、であ
る、５はＲＡＭであり、シーケンス処理プログラムが格
納されている。このシーケンスプログラムは実際にＰＬ
Ｃ装置が制御する機械の動作を規定するプログラムであ
り、機械の動作の変更に応じて途中で変更することがで
きる。ＲＡＭ５は電源がオフになっても、シーケンス処
理プログラムが保持できるようにバッテリ６でバッテリ
バックアップされている。７は入力回路であり、機械等
の外部からの入力信号を受信するレシーバ回路を有し、
入力信号をバスを通してマイクロプロセッサが読出せる
ようにする。ここで入力回路７の各レシーバ回路はフィ
ルタ機能をもっていない。

これは後述するようにフィルタリング処理はマイクロプ
ロセッサによってソフトウェアで処理されるからである
。８は出力回路であり、機械等を動作させるための出力
信号を出力する。このように、このＰＬＣ装置では入力
回路７にはハードウェアのフィルタリング機能がなく、
周期信号発生回路２からの割込信号によって、マイクロ
プロセッサ１が入力回路７から信号を取込み、フィルタ
リング処理を実行する。従って、フィルタの時定数等は
ＲＯＭ３のシステムプログラムを変更すれば変更するこ
とができる。また、ＲＡＭ５に格納するシーケンスプロ
グラムにパラメータ等の形式でフィルタの時定数を記憶
させておけば、簡単にフィルタの時定数を変更すること
ができる。　次にマイクロプロセッサ１の動作について
のべる。第２図に本実施例のフローチャートを示す。図
に示すようにマイクロプロセッサ１はＳｌ、Ｓ２、Ｓ３
のシーケンス処理をサイクリックに行っている。

８１〜Ｓ３の処理は以下のとうりである。

〔Ｓ１〕入力信号の取込みを行う、但しここでの入力信
号はフィルタリング処理をした後の信号である。

〔Ｓ２〕シーケンスプログラムの演算処理を行う。

ここでは機械の制御ためのシーケンスプログラムを実行
処理する。

〔Ｓ３〕シーケンスプログラムの処理した結果としての
出力信号を出力し、この信号によって実際の機械の動作
が制御される。

ここで、Ｓ２のプログラムを実行中に周期信号発生回路
２からの割込信号によって８４に行き入力信号のフィル
タリング処理を行う。

次にフィルタリング処理の例について述べる。

第３図にフィルタリング処理のためのタイムチャート図
を示す０図において、割込信号は第１図の周期信号発生
回路２からマイクロプロセッサ１への信号である。入力
信号は第１図の入力回路７からマイクロプロセッサ１に
よって読出される信号である。取込み信号はマイクロプ
ロセッサ１がフィルタリング処理をして、内部信号とし
て使用するための信号である。

ここではフィルタリング処理として、割込信号の２回分
（２クロック分）同一の状態を維持したとき、取込信号
として有効なものとして処理する。

例えば、入力信号がＡの個所では１クロック分のみハイ
レベルになっているので、取込み信号は変化しない、Ｂ
の個所で２クロック分入力信号がハイレベルになると取
込み信号がハイレベルに変化する。逆にＣの部分では入
力信号はローレベルになるが、１クロック分であるので
取込み信号は変化せずハイレベルのままである。Ｄの部
分で２ルロック分入力信号がローレベルになって、取込
み信号もローレベルになる。このように、入力信号のＡ
及びＣの部分はフィルタリング処理によって取込み信号
には現れない。また、取込み信号として無視すべきクロ
ック数はシステムプログラムによって、変更することが
できるし、個々の信号の性質に応じて変えることもでき
る。さらに、シーケンスプログラムにクロック数をパラ
メータとして記憶させておいて、後から変更することも
可能である。

〔発明の効果〕

以上説明したように本発明では、入力回路にハードウェ
アのフィルタ回路を設けずにマイクロプロセッサによる
ソフトウェアによってフィルタリング処理を行うように
構成したので、ハードウェアの部品を必要としない、さ
らに、フィルタの時定数をシステムプログラム等によっ
て容易に変更することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例のフローチャート図、第３図はフィルタリ
ング処理のタイムチャート図である。 １−−−−一・−・−・・マイクロプロセッサ２・−・
−・−−−−−一−・・同期信号発生回路３・・−・・
−・−・ＲＯＭ ４・・−・−・・・−・−−−・・ＲＡＭ５・−・・−
−一−−−−−・−・ＲＡＭ７−・・・−・−・・入力
回路

Claims (2)

【特許請求の範囲】
1. （１）マイクロプロセッサによってシーケンスプログラ
   ムの演算処理を行うＰＬＣ装置において、一定時間毎に
   割込み信号を発生する周期信号発生回路と、 外部からの入力信号を受信する入力回路と、前記割込み
   信号によって、一定時間毎に前記入力回路からの信号を
   読出してフィルタリング処理を行うフィルタリング処理
   手段と、 を有することを特徴とするＰＬＣ装置。
2. （２）前記フィルタリング処理は入力信号が一定時間幅
   以上変化したときに出力を変化させるようにしたことを
   特徴とする特許請求の範囲第１項記載のＰＬＣ装置。