JPS63311402A - Plc装置 - Google Patents
Plc装置Info
- Publication number
- JPS63311402A JPS63311402A JP62146701A JP14670187A JPS63311402A JP S63311402 A JPS63311402 A JP S63311402A JP 62146701 A JP62146701 A JP 62146701A JP 14670187 A JP14670187 A JP 14670187A JP S63311402 A JPS63311402 A JP S63311402A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- microprocessor
- filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1162—Forcing I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13001—Interrupt handling
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシーケンスプログラムの演算処理を行うPLC
装置に関し、特に入力信号をマイクロプロセッサによっ
て入力信号をフィルタリング処理するようにしたPLC
装置に関する。
装置に関し、特に入力信号をマイクロプロセッサによっ
て入力信号をフィルタリング処理するようにしたPLC
装置に関する。
(従来の技術〕
PLC装置の入力回路はノイズの除去、チャツタリング
信号等による誤動作等を避けるために、フィルタを備え
ている。このために入力回路に個々にハードウェアのフ
ィルタを設けて処理していた0例えば抵抗とコンデンサ
による積分回路によるローパスフィルタを設け、この出
力をシュミット回路で整形する等の回路構成が一般的に
使用されている。
信号等による誤動作等を避けるために、フィルタを備え
ている。このために入力回路に個々にハードウェアのフ
ィルタを設けて処理していた0例えば抵抗とコンデンサ
による積分回路によるローパスフィルタを設け、この出
力をシュミット回路で整形する等の回路構成が一般的に
使用されている。
しかし、従来のハードウェアのフィルタ機能は個々の信
号ごとにハードウェアのフィルタ回路が必要なために多
数の部品点数を必要とし、部品のコストのみならず実装
コストも高くなり、実装スペースも必要とする。さらに
、フィルタの時定数を変更するためには、各回路素子を
変更する必要があり、装置が完成した後での変更は事実
上不可能である。これはPLC装置のようにノイズ環境
等が悪い種々の場所に設置される場合に不便である。ま
た、入力信号が低速の場合は時定数の大きなフィルタが
必要であり、入力信号が高速の場合は時定数の小さいフ
ィルタが必要であるが、ハードウェアのフィルタの場合
はこのような信号毎にフィルタの時定数の異なるものを
同一のプリント板等に実装するのは製造上問題が多い。
号ごとにハードウェアのフィルタ回路が必要なために多
数の部品点数を必要とし、部品のコストのみならず実装
コストも高くなり、実装スペースも必要とする。さらに
、フィルタの時定数を変更するためには、各回路素子を
変更する必要があり、装置が完成した後での変更は事実
上不可能である。これはPLC装置のようにノイズ環境
等が悪い種々の場所に設置される場合に不便である。ま
た、入力信号が低速の場合は時定数の大きなフィルタが
必要であり、入力信号が高速の場合は時定数の小さいフ
ィルタが必要であるが、ハードウェアのフィルタの場合
はこのような信号毎にフィルタの時定数の異なるものを
同一のプリント板等に実装するのは製造上問題が多い。
本発明の目的は上記問題点を解決し、ハードウェアのフ
ィルタを使用せず、マイクロプロセッサによって入力信
号をフィルタリング処理するPLC装置を提供すること
にある。
ィルタを使用せず、マイクロプロセッサによって入力信
号をフィルタリング処理するPLC装置を提供すること
にある。
本発明では上記の問題点を解決するために、第1図に示
すように、 マイクロプロセッサ(1)によってシーケンスプログラ
ムの演算処理を行うPLC装置において、一定時間毎に
割込み信号を発生する周期信号発生回路(2)と、 外部からの入力信号を受信する入力回路(7)と、 前記割込み信号によって、一定時間毎に前記入力回路か
らの信号を読出してフィルタリング処理を行うフィルタ
リング処理手段と、 を有することを特徴とするPLC装置が、提供される。
すように、 マイクロプロセッサ(1)によってシーケンスプログラ
ムの演算処理を行うPLC装置において、一定時間毎に
割込み信号を発生する周期信号発生回路(2)と、 外部からの入力信号を受信する入力回路(7)と、 前記割込み信号によって、一定時間毎に前記入力回路か
らの信号を読出してフィルタリング処理を行うフィルタ
リング処理手段と、 を有することを特徴とするPLC装置が、提供される。
マイクロプロセッサは一定時間毎に入力回路からの信号
を読出し、これをフィルタリング処理した後に処理すべ
き信号として取り込む。従って、ハードウェアのフィル
タは必要なく、マイクロプロセッサによるフィルタリン
グ処理のためフィルタの時定数はプログラムによって、
変更でき、かつ信号毎にその時定数を変更することもで
きる。
を読出し、これをフィルタリング処理した後に処理すべ
き信号として取り込む。従って、ハードウェアのフィル
タは必要なく、マイクロプロセッサによるフィルタリン
グ処理のためフィルタの時定数はプログラムによって、
変更でき、かつ信号毎にその時定数を変更することもで
きる。
以下本発明の一実施例を図面に基づいて説明する。
第1図に本発明の一実施例のブロック図を示す。
図において、1はマイクロプロセッサであり、PLC装
置全体の制御を行う、2は一定時間毎に割込信号を発生
する周期信号発生回路である。この割込信号によって、
マイクロプロセッサ1は入力信号をフィルタリング処理
して、信号を取り込む。
置全体の制御を行う、2は一定時間毎に割込信号を発生
する周期信号発生回路である。この割込信号によって、
マイクロプロセッサ1は入力信号をフィルタリング処理
して、信号を取り込む。
3はシステムプログラムの格納されているROMであり
、マイクロプロセッサ1はこのROM3のシステムプロ
グラムに従っPLC装置を制御する。
、マイクロプロセッサ1はこのROM3のシステムプロ
グラムに従っPLC装置を制御する。
4は各種のデータ等が記憶されるワーク用RAM、であ
る、5はRAMであり、シーケンス処理プログラムが格
納されている。このシーケンスプログラムは実際にPL
C装置が制御する機械の動作を規定するプログラムであ
り、機械の動作の変更に応じて途中で変更することがで
きる。RAM5は電源がオフになっても、シーケンス処
理プログラムが保持できるようにバッテリ6でバッテリ
バックアップされている。7は入力回路であり、機械等
の外部からの入力信号を受信するレシーバ回路を有し、
入力信号をバスを通してマイクロプロセッサが読出せる
ようにする。ここで入力回路7の各レシーバ回路はフィ
ルタ機能をもっていない。
る、5はRAMであり、シーケンス処理プログラムが格
納されている。このシーケンスプログラムは実際にPL
C装置が制御する機械の動作を規定するプログラムであ
り、機械の動作の変更に応じて途中で変更することがで
きる。RAM5は電源がオフになっても、シーケンス処
理プログラムが保持できるようにバッテリ6でバッテリ
バックアップされている。7は入力回路であり、機械等
の外部からの入力信号を受信するレシーバ回路を有し、
入力信号をバスを通してマイクロプロセッサが読出せる
ようにする。ここで入力回路7の各レシーバ回路はフィ
ルタ機能をもっていない。
これは後述するようにフィルタリング処理はマイクロプ
ロセッサによってソフトウェアで処理されるからである
。8は出力回路であり、機械等を動作させるための出力
信号を出力する。このように、このPLC装置では入力
回路7にはハードウェアのフィルタリング機能がなく、
周期信号発生回路2からの割込信号によって、マイクロ
プロセッサ1が入力回路7から信号を取込み、フィルタ
リング処理を実行する。従って、フィルタの時定数等は
ROM3のシステムプログラムを変更すれば変更するこ
とができる。また、RAM5に格納するシーケンスプロ
グラムにパラメータ等の形式でフィルタの時定数を記憶
させておけば、簡単にフィルタの時定数を変更すること
ができる。 次にマイクロプロセッサ1の動作について
のべる。第2図に本実施例のフローチャートを示す。図
に示すようにマイクロプロセッサ1はSl、S2、S3
のシーケンス処理をサイクリックに行っている。
ロセッサによってソフトウェアで処理されるからである
。8は出力回路であり、機械等を動作させるための出力
信号を出力する。このように、このPLC装置では入力
回路7にはハードウェアのフィルタリング機能がなく、
周期信号発生回路2からの割込信号によって、マイクロ
プロセッサ1が入力回路7から信号を取込み、フィルタ
リング処理を実行する。従って、フィルタの時定数等は
ROM3のシステムプログラムを変更すれば変更するこ
とができる。また、RAM5に格納するシーケンスプロ
グラムにパラメータ等の形式でフィルタの時定数を記憶
させておけば、簡単にフィルタの時定数を変更すること
ができる。 次にマイクロプロセッサ1の動作について
のべる。第2図に本実施例のフローチャートを示す。図
に示すようにマイクロプロセッサ1はSl、S2、S3
のシーケンス処理をサイクリックに行っている。
81〜S3の処理は以下のとうりである。
〔S1〕入力信号の取込みを行う、但しここでの入力信
号はフィルタリング処理をした後の信号である。
号はフィルタリング処理をした後の信号である。
〔S2〕シーケンスプログラムの演算処理を行う。
ここでは機械の制御ためのシーケンスプログラムを実行
処理する。
処理する。
〔S3〕シーケンスプログラムの処理した結果としての
出力信号を出力し、この信号によって実際の機械の動作
が制御される。
出力信号を出力し、この信号によって実際の機械の動作
が制御される。
ここで、S2のプログラムを実行中に周期信号発生回路
2からの割込信号によって84に行き入力信号のフィル
タリング処理を行う。
2からの割込信号によって84に行き入力信号のフィル
タリング処理を行う。
次にフィルタリング処理の例について述べる。
第3図にフィルタリング処理のためのタイムチャート図
を示す0図において、割込信号は第1図の周期信号発生
回路2からマイクロプロセッサ1への信号である。入力
信号は第1図の入力回路7からマイクロプロセッサ1に
よって読出される信号である。取込み信号はマイクロプ
ロセッサ1がフィルタリング処理をして、内部信号とし
て使用するための信号である。
を示す0図において、割込信号は第1図の周期信号発生
回路2からマイクロプロセッサ1への信号である。入力
信号は第1図の入力回路7からマイクロプロセッサ1に
よって読出される信号である。取込み信号はマイクロプ
ロセッサ1がフィルタリング処理をして、内部信号とし
て使用するための信号である。
ここではフィルタリング処理として、割込信号の2回分
(2クロック分)同一の状態を維持したとき、取込信号
として有効なものとして処理する。
(2クロック分)同一の状態を維持したとき、取込信号
として有効なものとして処理する。
例えば、入力信号がAの個所では1クロック分のみハイ
レベルになっているので、取込み信号は変化しない、B
の個所で2クロック分入力信号がハイレベルになると取
込み信号がハイレベルに変化する。逆にCの部分では入
力信号はローレベルになるが、1クロック分であるので
取込み信号は変化せずハイレベルのままである。Dの部
分で2ルロック分入力信号がローレベルになって、取込
み信号もローレベルになる。このように、入力信号のA
及びCの部分はフィルタリング処理によって取込み信号
には現れない。また、取込み信号として無視すべきクロ
ック数はシステムプログラムによって、変更することが
できるし、個々の信号の性質に応じて変えることもでき
る。さらに、シーケンスプログラムにクロック数をパラ
メータとして記憶させておいて、後から変更することも
可能である。
レベルになっているので、取込み信号は変化しない、B
の個所で2クロック分入力信号がハイレベルになると取
込み信号がハイレベルに変化する。逆にCの部分では入
力信号はローレベルになるが、1クロック分であるので
取込み信号は変化せずハイレベルのままである。Dの部
分で2ルロック分入力信号がローレベルになって、取込
み信号もローレベルになる。このように、入力信号のA
及びCの部分はフィルタリング処理によって取込み信号
には現れない。また、取込み信号として無視すべきクロ
ック数はシステムプログラムによって、変更することが
できるし、個々の信号の性質に応じて変えることもでき
る。さらに、シーケンスプログラムにクロック数をパラ
メータとして記憶させておいて、後から変更することも
可能である。
以上説明したように本発明では、入力回路にハードウェ
アのフィルタ回路を設けずにマイクロプロセッサによる
ソフトウェアによってフィルタリング処理を行うように
構成したので、ハードウェアの部品を必要としない、さ
らに、フィルタの時定数をシステムプログラム等によっ
て容易に変更することができる。
アのフィルタ回路を設けずにマイクロプロセッサによる
ソフトウェアによってフィルタリング処理を行うように
構成したので、ハードウェアの部品を必要としない、さ
らに、フィルタの時定数をシステムプログラム等によっ
て容易に変更することができる。
第1図は本発明の一実施例のブロック図、第2図は本発
明の一実施例のフローチャート図、第3図はフィルタリ
ング処理のタイムチャート図である。 1−−−−一・−・−・・マイクロプロセッサ2・−・
−・−−−−−一−・・同期信号発生回路3・・−・・
−・−・ROM 4・・−・−・・・−・−−−・・RAM5・−・・−
−一−−−−−・−・RAM7−・・・−・−・・入力
回路
明の一実施例のフローチャート図、第3図はフィルタリ
ング処理のタイムチャート図である。 1−−−−一・−・−・・マイクロプロセッサ2・−・
−・−−−−−一−・・同期信号発生回路3・・−・・
−・−・ROM 4・・−・−・・・−・−−−・・RAM5・−・・−
−一−−−−−・−・RAM7−・・・−・−・・入力
回路
Claims (2)
- (1)マイクロプロセッサによってシーケンスプログラ
ムの演算処理を行うPLC装置において、一定時間毎に
割込み信号を発生する周期信号発生回路と、 外部からの入力信号を受信する入力回路と、前記割込み
信号によって、一定時間毎に前記入力回路からの信号を
読出してフィルタリング処理を行うフィルタリング処理
手段と、 を有することを特徴とするPLC装置。 - (2)前記フィルタリング処理は入力信号が一定時間幅
以上変化したときに出力を変化させるようにしたことを
特徴とする特許請求の範囲第1項記載のPLC装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62146701A JPS63311402A (ja) | 1987-06-12 | 1987-06-12 | Plc装置 |
EP19880905229 EP0321575A4 (en) | 1987-06-12 | 1988-06-09 | Plc apparatus |
US07/626,314 US5050118A (en) | 1987-06-12 | 1988-06-09 | PLC device having combined hardware and software input filtering |
PCT/JP1988/000561 WO1988009963A1 (en) | 1987-06-12 | 1988-06-09 | Plc apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62146701A JPS63311402A (ja) | 1987-06-12 | 1987-06-12 | Plc装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63311402A true JPS63311402A (ja) | 1988-12-20 |
Family
ID=15413598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62146701A Pending JPS63311402A (ja) | 1987-06-12 | 1987-06-12 | Plc装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5050118A (ja) |
EP (1) | EP0321575A4 (ja) |
JP (1) | JPS63311402A (ja) |
WO (1) | WO1988009963A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2527821B2 (ja) * | 1989-09-14 | 1996-08-28 | 株式会社日立製作所 | デ―タ処理方法及び入出力装置 |
JP3233450B2 (ja) * | 1992-05-22 | 2001-11-26 | 本田技研工業株式会社 | 指定時刻到達関数発生器 |
US5586068A (en) * | 1993-12-08 | 1996-12-17 | Terayon Corporation | Adaptive electronic filter |
JP3371349B2 (ja) * | 1995-07-21 | 2003-01-27 | オムロン株式会社 | 制御処理装置 |
US6018755A (en) * | 1996-11-14 | 2000-01-25 | Altocom, Inc. | Efficient implementation of an FIR filter on a general purpose processor |
JP2001265412A (ja) * | 2000-03-15 | 2001-09-28 | Omron Corp | プログラマブルコントローラ |
US7130196B2 (en) * | 2005-01-19 | 2006-10-31 | General Electric Company | Apparatus and method for transferring heat from control devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916006A (ja) * | 1982-07-16 | 1984-01-27 | Ckd Corp | 高入力応答性シ−ケンサの制御方法 |
JPS61118802A (ja) * | 1984-11-15 | 1986-06-06 | Fuji Electric Co Ltd | シ−ケンスコントロ−ラのプロセス入出力装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4550382A (en) * | 1982-09-21 | 1985-10-29 | Xerox Corporation | Filtered inputs |
CH662224A5 (de) * | 1982-10-01 | 1987-09-15 | Zellweger Uster Ag | Digitalfilter fuer fernsteuerempfaenger, insbesondere fuer rundsteuerempfaenger. |
JP3043912B2 (ja) * | 1992-09-25 | 2000-05-22 | 旭化成工業株式会社 | 正極ピン構造およびそれを有するリチウムイオン電池 |
-
1987
- 1987-06-12 JP JP62146701A patent/JPS63311402A/ja active Pending
-
1988
- 1988-06-09 EP EP19880905229 patent/EP0321575A4/en not_active Withdrawn
- 1988-06-09 US US07/626,314 patent/US5050118A/en not_active Expired - Fee Related
- 1988-06-09 WO PCT/JP1988/000561 patent/WO1988009963A1/ja not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916006A (ja) * | 1982-07-16 | 1984-01-27 | Ckd Corp | 高入力応答性シ−ケンサの制御方法 |
JPS61118802A (ja) * | 1984-11-15 | 1986-06-06 | Fuji Electric Co Ltd | シ−ケンスコントロ−ラのプロセス入出力装置 |
Also Published As
Publication number | Publication date |
---|---|
US5050118A (en) | 1991-09-17 |
EP0321575A4 (en) | 1991-05-15 |
WO1988009963A1 (en) | 1988-12-15 |
EP0321575A1 (en) | 1989-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63311402A (ja) | Plc装置 | |
US6157671A (en) | Apparatus and method for digitally monitoring a duty cycle of a pulse width modulated signal | |
KR900006286B1 (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
GB2235103A (en) | Programmable square wave generator | |
JPH0749879Y2 (ja) | 二値化信号出力装置 | |
JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
JPH05113379A (ja) | 圧力・差圧伝送器 | |
JPH04175917A (ja) | ノイズ除去回路 | |
JPS61232944A (ja) | 車両積載用計算機制御システムのウオツチ・ドツグ・タイマ | |
JP3341164B2 (ja) | プログラマブルコントローラ | |
JP2006215706A (ja) | マイクロコンピュータおよびウェイクアップ検出方法 | |
JP3082781B2 (ja) | ディジタル信号用フィルタ | |
JP3356268B2 (ja) | 制御システム装置 | |
JPH073016U (ja) | 中央処理装置のリセット回路 | |
RU21321U1 (ru) | Технологическая линия производства программируемых контроллеров | |
JPH0430617B2 (ja) | ||
JPH0624281A (ja) | 車載用データ入力装置 | |
JP2003058245A (ja) | 監視制御装置 | |
JPS63217706A (ja) | デイジタル信号処理回路 | |
JPH01112336A (ja) | プログラム変更方式 | |
JP2990111B2 (ja) | タイマ回路 | |
JP3381177B2 (ja) | プログラマブルコントローラ、入力ユニットの時定数設定方法、入力ユニット、cpuユニットおよび時定数を設定するツール | |
JPS6289104A (ja) | プログラマブルコントロ−ラ | |
JPS6348989Y2 (ja) | ||
JPH0664176U (ja) | 異常信号監視回路 |