JPS63301613A - バッテリ式負荷駆動回路装置 - Google Patents
バッテリ式負荷駆動回路装置Info
- Publication number
- JPS63301613A JPS63301613A JP62136575A JP13657587A JPS63301613A JP S63301613 A JPS63301613 A JP S63301613A JP 62136575 A JP62136575 A JP 62136575A JP 13657587 A JP13657587 A JP 13657587A JP S63301613 A JPS63301613 A JP S63301613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- battery
- load
- power mos
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101150015217 FET4 gene Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
r産業上の利用分野j
本発明はバッテリを電源とする負荷駆動回路において、
そのバッテリを順方向と逆方向、いずれの方向にも接続
できるようにした装置に関する。
そのバッテリを順方向と逆方向、いずれの方向にも接続
できるようにした装置に関する。
「従来の技術」
周知の通り、自動市の電装装置など、負荷とパワーMO
9FETとを備えた負荷駆動回路では、電源として八ツ
テリを用いるのが一般である。
9FETとを備えた負荷駆動回路では、電源として八ツ
テリを用いるのが一般である。
第4図は、かかる負荷駆動回路装置の一例であり、lは
負荷駆動回路、leはその負荷駆動回路lの電源(電圧
)ライン、2はバッテリ、31.32はランプ(または
モータ)などの負荷、41はNチャネル型のパワーMO
9FET、42はPチャネル型のパワーMOS FET
、51.52はこれらパワーMO5FET41.4?の
寄生ダイオードである。
負荷駆動回路、leはその負荷駆動回路lの電源(電圧
)ライン、2はバッテリ、31.32はランプ(または
モータ)などの負荷、41はNチャネル型のパワーMO
9FET、42はPチャネル型のパワーMOS FET
、51.52はこれらパワーMO5FET41.4?の
寄生ダイオードである。
第4図において、Nチャネル型のパワーMOSFET
hを用いるとき、負荷31は電源ラインleとパワーパ
ー3− MOS FET 4+との間に接続され、Pチ
ャネル型のパワーMOS FET47を用いるとき、負
4ii132は電源ラインleとグランド(アース)と
の間に接続されるのが一般である。
hを用いるとき、負荷31は電源ラインleとパワーパ
ー3− MOS FET 4+との間に接続され、Pチ
ャネル型のパワーMOS FET47を用いるとき、負
4ii132は電源ラインleとグランド(アース)と
の間に接続されるのが一般である。
r発明が解決しようとする聞届点1
1ユ述した第4図の装置において、同図のごとく八ツテ
リ2が負荷駆動回路lに逆方向に接続されたとき、つぎ
のようなjl(ymが生じる。
リ2が負荷駆動回路lに逆方向に接続されたとき、つぎ
のようなjl(ymが生じる。
すなわち、パワーMOS FET4+、42にそれぞれ
゛S生ダイオード51.52があるので、電流が寄生ダ
イオード51と負荷31、または電流は寄生ダイオード
52と負荷32を通じて電源ライン1eよりバッテリ2
に流れこんでしまい、寄生ダイオード51.52がダイ
オード順方向の電圧降下により発熱する。
゛S生ダイオード51.52があるので、電流が寄生ダ
イオード51と負荷31、または電流は寄生ダイオード
52と負荷32を通じて電源ライン1eよりバッテリ2
に流れこんでしまい、寄生ダイオード51.52がダイ
オード順方向の電圧降下により発熱する。
この際のダイオード順方向の電圧降下は、0.7〜1.
0V程度であるが、これはFETのON抵抗による電圧
降下よりもかなり大きく、特に、負荷31.32が屯い
場合、L記へツテリ2の逆方向接続によるパ’7− M
OS FET4+、42t7) 発1.s ;1″’(
カ大キ< すIJ、これらパワーMOS FET4+、
42が熱破壊する虞れが生じる。
0V程度であるが、これはFETのON抵抗による電圧
降下よりもかなり大きく、特に、負荷31.32が屯い
場合、L記へツテリ2の逆方向接続によるパ’7− M
OS FET4+、42t7) 発1.s ;1″’(
カ大キ< すIJ、これらパワーMOS FET4+、
42が熱破壊する虞れが生じる。
本発明は上記の問題点に鑑み、負荷駆動回路にバッテリ
を逆方向接続した場合でも、パワーMOSFETの発熱
が抑制できるバッテリ式負荷駆動回路装置を提供しよう
とするものである。
を逆方向接続した場合でも、パワーMOSFETの発熱
が抑制できるバッテリ式負荷駆動回路装置を提供しよう
とするものである。
r問題点を解決するための手段j
本発明は所期の目的を達成するため、負荷とその負荷を
直接駆動させるためのパワーMOSFETとを備えた負
荷駆動回路に、バッテリを順方向と逆方向、いずれの方
向にも接続できるようにした負荷駆動回路装置において
、上記負荷駆動回路には、バッテリが逆方向に接続され
たときに発振する発振回路と、該発振回路からの出力を
受けてパワーMOS FETを駆動可能なるよう−を圧
り昇させる昇圧回路とが組みこまれ、該昇圧回路の出力
端子がパワーMOS FETのゲート端子に接続されて
いることを特徴とする。
直接駆動させるためのパワーMOSFETとを備えた負
荷駆動回路に、バッテリを順方向と逆方向、いずれの方
向にも接続できるようにした負荷駆動回路装置において
、上記負荷駆動回路には、バッテリが逆方向に接続され
たときに発振する発振回路と、該発振回路からの出力を
受けてパワーMOS FETを駆動可能なるよう−を圧
り昇させる昇圧回路とが組みこまれ、該昇圧回路の出力
端子がパワーMOS FETのゲート端子に接続されて
いることを特徴とする。
r実 施 例J
以下、本発明装置の実施例につき1図面を参照して説明
する。
する。
はじめ、本発明の一実施例である第1図の負荷駆動回路
装置について説明する。
装置について説明する。
第1図において、 11は負荷駆動回路、lleは負荷
駆動回路11の電源(電圧)ライン、12はバッチIハ
131 はランプまたはモータなどの負荷、liはNチ
ャネル型のパワーMOS FET、 15+ はパワー
MOSFET14+の寄生ダイオードである。
駆動回路11の電源(電圧)ライン、12はバッチIハ
131 はランプまたはモータなどの負荷、liはNチ
ャネル型のパワーMOS FET、 15+ はパワー
MOSFET14+の寄生ダイオードである。
さらに第1図において、16は発振回路、171 は昇
圧回路であり、18.19.20+ 、 21+ は、
いずれも電流の回りごみを防止するためのダイオードで
ある。
圧回路であり、18.19.20+ 、 21+ は、
いずれも電流の回りごみを防止するためのダイオードで
ある。
第1図の発振回路16は一例として第3図のごとき回路
構成からなり、第1図の昇圧回路171 は同図に例示
のごとくコンデンサ22I、抵抗23+ 、整流ダイオ
ード241、コンデンサ251、抵抗262 などを介
して構成されている。
構成からなり、第1図の昇圧回路171 は同図に例示
のごとくコンデンサ22I、抵抗23+ 、整流ダイオ
ード241、コンデンサ251、抵抗262 などを介
して構成されている。
第1図の実施例に示した本発明装置において、負荷駆動
回路11にバッテリ12が順方向(正常)に接続された
場合、電流回りこみ防IL用のダイオード18.19が
あるため、発振回路16には電流が流れず、昇圧回路1
71 も作動しない。
回路11にバッテリ12が順方向(正常)に接続された
場合、電流回りこみ防IL用のダイオード18.19が
あるため、発振回路16には電流が流れず、昇圧回路1
71 も作動しない。
上記負荷駆動回路11にバッテリ12が逆方向に接続さ
れた場合、発振回路16が発振し、その発振信号が昇圧
回路17+ に入力される。
れた場合、発振回路16が発振し、その発振信号が昇圧
回路17+ に入力される。
昇圧回路17+ に発振信号が入力されると、当該昇圧
回路171 は、パワーMOSFET14+ をONす
るにt−分な昇圧状態となり、その昇圧された電圧が電
流回りこみ防止用のダイオード20を介してパワーMO
S FET 1t+のゲートに印加されるので、パワM
OS FET lt+がONの状態となる。
回路171 は、パワーMOSFET14+ をONす
るにt−分な昇圧状態となり、その昇圧された電圧が電
流回りこみ防止用のダイオード20を介してパワーMO
S FET 1t+のゲートに印加されるので、パワM
OS FET lt+がONの状態となる。
したがって、第1図の実施例において負荷駆動回路11
にバッテリ12が逆方向に接続されたとしても、その際
の電流は、パワーMOS FET14+内の寄生ダイオ
ード15+ を介して流れることがない。
にバッテリ12が逆方向に接続されたとしても、その際
の電流は、パワーMOS FET14+内の寄生ダイオ
ード15+ を介して流れることがない。
」二足において、発振回路16からの発振信号が昇圧回
路17.に入力されると、その発振信号は、当該昇圧回
路171 のコンデンサ211 と抵抗222 とで
構成される微分回路により交流波形となり、さらにその
交流波形は、整流ダイオード24+ により整流される
とともに、上記51圧回路17.のコンデンサ15+
と抵抗281 とで構成されるモ滑回路を通じて、
前記のシ1圧された電圧としてパワーMOSFET14
1 に印加される。
路17.に入力されると、その発振信号は、当該昇圧回
路171 のコンデンサ211 と抵抗222 とで
構成される微分回路により交流波形となり、さらにその
交流波形は、整流ダイオード24+ により整流される
とともに、上記51圧回路17.のコンデンサ15+
と抵抗281 とで構成されるモ滑回路を通じて、
前記のシ1圧された電圧としてパワーMOSFET14
1 に印加される。
つぎに、本発明装置の他実施例である第2図の負荷駆動
回路装置について説明する。
回路装置について説明する。
第2図において、11は負荷駆動回路、lieは負荷駆
動回路11の電源(電圧)ライン、12は八ツテ1ハ1
32はランプまたはモータなどの負荷、142はPチャ
ネル型のパワーMOS FET、 152はパワーMO
9FET142の寄生ダイオードである。
動回路11の電源(電圧)ライン、12は八ツテ1ハ1
32はランプまたはモータなどの負荷、142はPチャ
ネル型のパワーMOS FET、 152はパワーMO
9FET142の寄生ダイオードである。
さらに第2図において、1Bは発振回路、172はシ1
圧回路であり、18.19,202 、212は、いず
れも′上流の回りごみを防止するためのダイオードであ
る。
圧回路であり、18.19,202 、212は、いず
れも′上流の回りごみを防止するためのダイオードであ
る。
第2図の発振回路16は、前記第3図に例示の回路構成
でよいが、第2図の昇圧回路172はコンデンサ22z
、抵抗232 、 gl流ダイオード242.:17デ
ンサ252、抵抗262などを介して、同図に例示のご
とく構成されている。
でよいが、第2図の昇圧回路172はコンデンサ22z
、抵抗232 、 gl流ダイオード242.:17デ
ンサ252、抵抗262などを介して、同図に例示のご
とく構成されている。
第2図の実施例に示した本発明装置において、負荷駆動
回路11にバッテリ12が順方向に接続されたとき、こ
の場合も、電流回りこみ防止用のダイオード1B、19
があるため1発振回路16には電流が流れず、昇圧回路
172 も作動しないが、上記負荷駆動回路11にバッ
テリ12が逆方向に接続された場合は、前記と同じく発
振回路16が発振し、その発振信号を入力された外圧回
路172が前記と同様の只圧状t、となり、h該り昇電
圧が電流回りこみ防止用のダイオード20を介してパワ
ーMOS FETIhのゲートに印加されるので、パワ
ー140s FET+42がONの状態となる。
回路11にバッテリ12が順方向に接続されたとき、こ
の場合も、電流回りこみ防止用のダイオード1B、19
があるため1発振回路16には電流が流れず、昇圧回路
172 も作動しないが、上記負荷駆動回路11にバッ
テリ12が逆方向に接続された場合は、前記と同じく発
振回路16が発振し、その発振信号を入力された外圧回
路172が前記と同様の只圧状t、となり、h該り昇電
圧が電流回りこみ防止用のダイオード20を介してパワ
ーMOS FETIhのゲートに印加されるので、パワ
ー140s FET+42がONの状態となる。
かくて第2図の実施例でも、負荷駆動回路11にバッテ
リ12が逆方向に接続されたときの電流は、パワーMO
9FET141内の寄生ダイオード151 を介して流
れることがない。
リ12が逆方向に接続されたときの電流は、パワーMO
9FET141内の寄生ダイオード151 を介して流
れることがない。
なお、第2図の実施例におけるその他の°バ項は前記第
1図の実施例と同じである。
1図の実施例と同じである。
「発明の効果J
以を説IJI した通り、本発明装置によるときは。
負荷駆動回路にバッテリを逆方向に接続した際、負荷駆
動用のパワーMO9FETがON状態となるので、その
パワーMOS FET内の寄生ダイオードを介して電流
が流れることがなく、シたがって、当該パワーMO5F
ETの発熱を抑制してこれを防護することができる。
動用のパワーMO9FETがON状態となるので、その
パワーMOS FET内の寄生ダイオードを介して電流
が流れることがなく、シたがって、当該パワーMO5F
ETの発熱を抑制してこれを防護することができる。
第1図は本発明装置の一実施例を示した回路説明図、第
2図は本発明装置の他実施例を示した回路説明図、第3
図は上記両実施例における発振回路を例示した説明図、
第4図は従来装置の回路説明図である。 11・・・・・・・・・・・・負荷駆動回路12・・・
・・・・・・・・・バッテリ131.132・・・・・
・負荷 14+、142 ・・・・・・パワーMOS FET1
6・・・・・・・・・・・・発振回路171.172
・・・・・・シ1.圧回路代理人 弁理士 斎 藤 義
雄 第1図 第2図
2図は本発明装置の他実施例を示した回路説明図、第3
図は上記両実施例における発振回路を例示した説明図、
第4図は従来装置の回路説明図である。 11・・・・・・・・・・・・負荷駆動回路12・・・
・・・・・・・・・バッテリ131.132・・・・・
・負荷 14+、142 ・・・・・・パワーMOS FET1
6・・・・・・・・・・・・発振回路171.172
・・・・・・シ1.圧回路代理人 弁理士 斎 藤 義
雄 第1図 第2図
Claims (1)
- 負荷とその負荷を直接駆動させるための前置プロセッサ
とを備えた負荷駆動回路に、バッテリを順方向と逆方向
、いずれの方向にも接続できるようにした負荷駆動回路
装置において、上記負荷駆動回路には、バッテリが逆方
向に接続されたときに発振する発振回路と、該発振回路
からの出力を受けてパワーMOSFETを駆動可能なる
よう電圧上昇させる昇圧回路とが組みこまれ、該昇圧回
路の出力端子がパワーMOSFETのゲート端子に接続
されていることを特徴とするバッテリ式負荷駆動回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136575A JPS63301613A (ja) | 1987-05-30 | 1987-05-30 | バッテリ式負荷駆動回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136575A JPS63301613A (ja) | 1987-05-30 | 1987-05-30 | バッテリ式負荷駆動回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63301613A true JPS63301613A (ja) | 1988-12-08 |
Family
ID=15178477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62136575A Pending JPS63301613A (ja) | 1987-05-30 | 1987-05-30 | バッテリ式負荷駆動回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63301613A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6401328B1 (en) | 1992-01-23 | 2002-06-11 | Murata Manufacturing Co., Ltd. | Manufacturing method of dielectric filter having a pattern electrode disposed within a dielectric body |
-
1987
- 1987-05-30 JP JP62136575A patent/JPS63301613A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6401328B1 (en) | 1992-01-23 | 2002-06-11 | Murata Manufacturing Co., Ltd. | Manufacturing method of dielectric filter having a pattern electrode disposed within a dielectric body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116153B2 (en) | Circuit for driving a depletion-type JFET | |
MX9600984A (es) | Circuito impulsor para circuito puente que emplea un emulador de diodo autoelevador. | |
KR960043268A (ko) | 출력 노드의 과도한 부의 요동을 고려하여 하프 브리지 구성의 파워 트랜지스터를 구동하는 구동방법과 구동회로 및 그러한 회로가 내장된 집적회로 | |
WO1997024794A3 (en) | Integrated driver for half-bridge circuit | |
EP0369448A3 (en) | Drive circuit for use with voltage-driven semiconductor device | |
KR950010340A (ko) | 정 전류 발생 장치 | |
JP3259283B2 (ja) | インバータ装置及びその信号レベル変換回路 | |
US5744922A (en) | Current regulator | |
JP3315286B2 (ja) | パルス倍電圧回路 | |
KR940003187A (ko) | 시모스(cmos) 3-스테이트 버퍼회로 및 그 제어방법 | |
JPH0678526A (ja) | ゲートドライブ回路 | |
JPS63301613A (ja) | バッテリ式負荷駆動回路装置 | |
JPH05243945A (ja) | モータ駆動用集積回路 | |
JP3314473B2 (ja) | パワーmosfetの制御装置 | |
JPS6162367A (ja) | 多重電極半導体電力装置をドライブするための電源 | |
JPH0736476Y2 (ja) | パワーmos・fetドライブ回路 | |
JPS61166223A (ja) | 複合形スイツチ回路 | |
JP2522054B2 (ja) | 半導体装置 | |
JP2758477B2 (ja) | 携帯形情報機器 | |
JPS63190561A (ja) | 整流回路 | |
JPH0746113B2 (ja) | Cmosパワ−オン検出回路 | |
JPS63314165A (ja) | 負荷駆動装置 | |
JPH0724947Y2 (ja) | ゲートドライブ回路 | |
JP2550810Y2 (ja) | 集積回路 | |
JPH05713B2 (ja) |