JPS63299520A - Companding processor - Google Patents

Abstract

PURPOSE:To expand two code data having short runs at one time by using a means which connects the production image data decided by the image run length data and the code run length data to the image data already produced. CONSTITUTION:The decoding image data is produced to the decoded codes together with the image run length data related to the run length of said decoding image data or the code run length data on the run length of the decoded code. At the same time, the production image data is outputted from the decoding image data. A production means connects the production image data received from a decoding processing means to the image data already produced based on the image run length data and also connects the production image data decided by the color control data supplied based on the code run length data to the image data already produced. Thus it is possible to expand a complicated image at a high speed.

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、２値データの圧縮伸長処理装置に関し、特に
、短いランのコードデータを２つ同時に伸長処理できる
圧縮伸長処理装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a compression/decompression processing device for binary data, and in particular, a compression/decompression process that can simultaneously decompress two pieces of short run code data. Regarding equipment.

（従来の技術） 従来の圧縮伸長処理装置においては、１ラン／サイクル
で処理されていた。例えば、Ｍ　Ｈ符号化方式の場合に
白黒ともに３ドツトずつの縞模様を例にとると、３ドツ
トの白ランは’１０００”で、３ドツトの黒ランは′１
０”で表わされ、６ビツトのコードで６ドツトのパター
ンが表現される。現在は、上述のように、１ラン／サイ
クルの制約から３ドツト／サイクルでしかイメージデー
タを生成することができなかった。このように、ランが
長いときはイメージデータの転送速度で処理速度の制約
を受けていた。しかしながら、短いランが連続する複雑
な画像の場合には、イメージデータの転送速度により生
じる性能限界以下の処理速度でしか動作しない場合があ
った。(Prior Art) In a conventional compression/expansion processing device, processing is performed in one run/cycle. For example, in the case of the MH encoding method, if we take a striped pattern of 3 dots each for both black and white, a white run of 3 dots is '1000', and a black run of 3 dots is '1000'.
0'', and a 6-dot pattern is expressed with a 6-bit code.Currently, as mentioned above, due to the 1 run/cycle restriction, image data can only be generated with 3 dots/cycle. In this way, when the runs are long, the processing speed is limited by the image data transfer speed.However, in the case of complex images with a series of short runs, the performance is limited by the image data transfer speed. In some cases, the processing speed was below the limit.

（発明が解決しようとする問題点） 本発明は、上記事情に鑑みてなされたもので、その目的
は、複雑なイメージを高速に伸長処理することができる
圧縮伸長処理装置を提供することにある。(Problems to be Solved by the Invention) The present invention has been made in view of the above circumstances, and its purpose is to provide a compression/decompression processing device that can decompress complex images at high speed. .

〔発明の構成〕[Structure of the invention]

（問題を解決するだめの手段とその作用）本発明による
圧縮伸長処理装置は、解読処理手段と生成結合手段とを
具備する。前記解読処理手段は、複数の解読処理単位が
連なつた１次元コードデータからの、着目解読処理単位
を先頭とする第１の予め決められた長さの入力コードデ
ータを、入力される制御データに従りて解読する。解読
の結果１次に解読されるべき解読処理単位に対する制御
データを指定する次状態情報と、解読された解読処理単
位の長さに関するコードレングスデータと、および、解
読されたコードに対する解読イメージデータとその解読
イメージデータのランレングスに関するイメージランレ
ングスデータ。(Means for Solving the Problem and Their Effects) The compression/expansion processing device according to the present invention includes a decoding processing means and a generation/combination means. The decoding processing means converts input code data of a first predetermined length starting from the decoding processing unit of interest from one-dimensional code data in which a plurality of decoding processing units are connected to input control data. Decipher according to the following. As a result of decoding, the following state information specifies control data for the decoding processing unit to be decoded first, code length data regarding the length of the decoding processing unit that has been decoded, and decoding image data for the decrypted code. Image run length data regarding the run length of the decoded image data.

あるいは解読されたコードのランレングスに関するコー
ドランレングスデータを発生する。また、解読イメージ
データから生成イメージデータな出力する。ここで、第
１と第２のコードに対するランレングスの和が第１の予
め決められた長さより短いとき、すなわち、第１の予め
決められた長さが８ビツトであり、第１と第２のコード
のランレングスが２から４までの整数であるとき、前記
解読処理単位は第１と第２のコードからなり、１つのコ
ードが第１の予め決められた長さより長いとき、当該コ
ードは２つの解読処理単位からなる。Alternatively, code run length data regarding the run length of the decoded code is generated. It also outputs generated image data from the decoded image data. Here, when the sum of the run lengths for the first and second codes is shorter than the first predetermined length, i.e., the first predetermined length is 8 bits and the first and second When the run length of the code is an integer from 2 to 4, the decoding processing unit consists of a first and a second code, and when one code is longer than the first predetermined length, the code is It consists of two decoding processing units.

前記生成手段は、イメージランレングスデータに従って
、前記解読処理手段からの生成イメージデータを、既に
生成されているイメージデータ忙結合する。また、コー
ドランレングスデータに従って、入力される色制御デー
タに従って決定される生成イメージデータを既に生成さ
れているイメージデータに結合する。The generating means combines generated image data from the decoding processing means with already generated image data according to the image run length data. Further, generated image data determined according to input color control data is combined with already generated image data according to the code run length data.

前記解読処理手段は、解読イメージデータから生成イメ
ージデータを作成するための生成イメージデータ作成手
段を有し、その生成イメージデータ作成手段は、前記解
読イメージデータの所定ビット位置のビットイメージデ
ータから第２のコードに対するイメージデータを完成さ
せる。The decoding processing means has a generated image data creating means for creating generated image data from the decrypted image data, and the generated image data creating means extracts a second bit image data from the bit image data at a predetermined bit position of the decrypted image data. Complete the image data for the code.

（実施例） 以下に添付図面を参照して、本発明による圧縮伸長処理
装置について説明する。(Example) A compression/expansion processing apparatus according to the present invention will be described below with reference to the accompanying drawings.

最初に、第１図から第５図を参照して、本発明による圧
縮伸長処理装置の一実施例の構成九ついて説明する。First, the configuration of an embodiment of the compression/expansion processing apparatus according to the present invention will be described with reference to FIGS. 1 to 5.

最初に第１図を参照して、本発明の一実施例の圧縮伸長
処理装置の回路ブロックについて説明する。First, with reference to FIG. 1, a circuit block of a compression/decompression processing apparatus according to an embodiment of the present invention will be described.

その実施例は、集積回路（ＬＳＩ）に組込まれた圧縮伸
長処理部２と圧縮伸長処理制御部４と、および、そのＬ
ＳＩに接続され、参照ラインデータを格納するための参
照ラインバッファメモリ６とからなる。The embodiment includes a compression/expansion processing section 2, a compression/expansion processing control section 4, and its LSI built into an integrated circuit (LSI).
It is connected to the SI and consists of a reference line buffer memory 6 for storing reference line data.

圧縮伸長処理部２は、入力される２値データにパイプラ
イン処理を施して圧縮処理あるいは伸長処理を行なう。The compression/expansion processing unit 2 performs pipeline processing on input binary data to perform compression processing or expansion processing.

圧縮伸長処理部２は、解読処理部１２と、生成処理部１
４と、および、バッファメモリ制御部１６とからなる。The compression/decompression processing unit 2 includes a decoding processing unit 12 and a generation processing unit 1.
4, and a buffer memory control section 16.

解読処理部１２は、伸長処理モードでは入力されるコー
ドデータの解読処理を行ない、圧縮処理モードでは８０
点を検出するように動作する。生成処理部１４け、伸長
処理モードでは解読処理部１２での解読結果に基づいて
イメージデータを生成し、圧縮処理モードでは検出され
たａＱ点に基づいてコードデータを生成する。バッファ
メモリ制御部１６は、参照ラインバッファメモリ６をア
クセスして参照ラインデータを書込み、あるいは続出し
、また生成処理がラインの終端まで進行したか否かを判
定する。The decoding processing unit 12 decodes the input code data in the decompression processing mode, and decodes the input code data in the compression processing mode.
Works to detect points. The generation processing section 14 generates image data based on the decoding result in the decoding processing section 12 in the decompression processing mode, and generates code data based on the detected aQ point in the compression processing mode. The buffer memory control unit 16 accesses the reference line buffer memory 6 to write or continue writing reference line data, and also determines whether the generation process has progressed to the end of the line.

生成処理部１４は、生成結合部１８とｂ１検出部１９か
らなる。生成結合部１８は、カウンタ部３０と、変換部
３２と、および結合部３４とからなる。カウンタ部３０
は、伸長処理モードでは解読処理部１２によって解読さ
れたランレングスデータを保持し、圧縮処理モードでは
ランレングスをカウントする。変換部３２け、カウンタ
部３０あるいは後述するランレングス算出部３８からの
ランレングスデータ等に従ってイメージデータあるいは
コードデータを結合データとして発生する。The generation processing unit 14 includes a generation combination unit 18 and a b1 detection unit 19. The generation and combination section 18 includes a counter section 30, a conversion section 32, and a combination section 34. Counter section 30
holds the run length data decoded by the decoding processing unit 12 in the decompression processing mode, and counts the run length in the compression processing mode. The converting section 32 generates image data or code data as combined data according to run length data from the counter section 30 or a run length calculating section 38, which will be described later.

結合部３４は１発生された結合データをつぎつぎと結合
して所望される２値データを生成する。The combining unit 34 combines the generated combined data one after another to generate desired binary data.

ｂｌ検出部１９け、色変化点検出部３６と、およびラン
レングス算出部３８とからなる。色変化点検出部３６は
、参照ラインバッファメモリ６から読み出された参照ラ
インデータに基づいて参照ラインデータの現在着目して
いるａＱの右側にｂ１点を検出する。ランレングス算出
部３８ｄ。It consists of a bl detection section 19, a color change point detection section 36, and a run length calculation section 38. The color change point detection unit 36 detects a point b1 on the right side of the currently focused aQ in the reference line data based on the reference line data read out from the reference line buffer memory 6. Run length calculation unit 38d.

伸長処理モードでは１次元コードデータに対する１バイ
ト長以上のランレングスデータ以外のランレングスデー
タの生成されるべきイメージデータの長さを算出し、圧
縮処理モードでは２次元符号化のときのｂ１点と３１点
の差に対応するデータを算出する。In decompression processing mode, the length of image data to be generated is calculated for run-length data other than run-length data with a length of 1 byte or more for one-dimensional code data, and in compression processing mode, the length of the image data to be generated is calculated from point b1 during two-dimensional encoding. Data corresponding to the difference of 31 points is calculated.

また、バッファメモリ制御部１６け、アドレス部４０と
、データ入出力部４２と、およびライン終端検出部４４
とからなる。ライン終端検出部４４は、処理に先立ち１
ライン分のランレングスτ データを受取り９保持し、現在生成処理が進行し九バイ
ト位置を検出する。このようにして、ラインの終端を検
出する。アドレス部４０は、着目バイトブロックに関連
するイメージデータが格納されている参照ラインバッフ
ァメモリ６のアドレスを、ライン終端検出部４４からの
検出された現在生成処理が進行したバイト位置に基づい
て決定し、また、次ぎの処理ラインのための参照ライン
データを格納するだめのアドレスを検出されたバイト位
置に基づいて決定する。決定されたアドレスを参照ライ
ンバッファメモリ６に出力する。このアドレス部４０は
、参照ラインバッファメモリ６としてスタティックＲＡ
Ｍが使用されるとき必要である。ファーストインファー
ストアウト（ＰＩＦＯ）メモリが使用されるときは、ア
ドレス部４Ｑは必要なくなり、圧縮伸長処理制御部４に
リード／ライトモードの制御する回路部分が必要となる
。Also, a buffer memory control section 16, an address section 40, a data input/output section 42, and a line end detection section 44 are provided.
It consists of. Prior to processing, the line end detection unit 44
The run length τ data for the line is received and held at 9, and the generation process is currently progressing and the 9 byte position is detected. In this way, the end of the line is detected. The address unit 40 determines the address of the reference line buffer memory 6 in which image data related to the byte block of interest is stored, based on the detected byte position from the line end detection unit 44 where the current generation process has progressed. , and also determines an address for storing reference line data for the next processing line based on the detected byte position. The determined address is output to the reference line buffer memory 6. This address section 40 is a static RA as a reference line buffer memory 6.
Required when M is used. When a first-in-first-out (PIFO) memory is used, the address section 4Q is no longer necessary, and the compression/expansion processing control section 4 requires a circuit section for controlling read/write modes.

データ入出力部４２は、伸長処理モードでは生成結合部
１８からのイメージデータを、また圧縮処理モードでは
解読処理部１２からのイメージデータを、アドレス部４
０によって指定される参照ラインバッファメモリ６のア
ドレスに格納し、現在の処理ラインの参照ラインデータ
をアドレス部４０のよって指定される参照ラインバッフ
ァメモリ６のアドレスから読み出す。The data input/output section 42 receives the image data from the generation/combination section 18 in the decompression processing mode, and the image data from the decoding processing section 12 in the compression processing mode.
The reference line data of the current processing line is read from the address of the reference line buffer memory 6 specified by the address section 40.

圧縮伸長処理制御部４は、メインシーケンサ７と、解読
処理部サブシーケンサ８と、および生成処理部サブシー
ケンサ９とからなる。メインシーケンサ７は、ＬＳＩ内
部の構成物の全体を制御し、また、図示されない外部制
御装置とコマンド／ステータスを交換する。その内部に
は、処理されるラインが１次元であるか２次元であるか
を示すためのタグフリツテフロツｆ（ＴＡＧフリップフ
ロッグ、図示せず）と、処理されるランの色が白か黒か
を示す色制御フリップフロラ！（ＦＢＬＫＤフリツプフ
ロツプ、図示せず）等のフリツプフロツプを内蔵する。The compression/expansion processing control section 4 includes a main sequencer 7, a decoding processing section subsequencer 8, and a generation processing section subsequencer 9. The main sequencer 7 controls all of the components inside the LSI, and also exchanges commands/status with an external control device (not shown). Inside it is a TAG flip-frog (not shown) to indicate whether the line to be processed is one-dimensional or two-dimensional, and whether the color of the run to be processed is white or black. Color control flip flora to show! (FBLKD flip-flop, not shown) or the like is built-in.

解読処理部サブシーケンサ８は、解読処理部１２の動作
を制御する。また、生成処理部サブシーケンサ９は、生
成処理部１４の動作を制御する。The decoding processing section subsequencer 8 controls the operation of the decoding processing section 12. Further, the generation processing section sub-sequencer 9 controls the operation of the generation processing section 14.

以下に、各部の構成を詳細に説明する。The configuration of each part will be explained in detail below.

最初に第２図を参照して、解読処理部１２の構成を詳細
に説明する。First, the configuration of the decoding processing section 12 will be explained in detail with reference to FIG.

２値データＲＤＩＮＯＯ−０７がデータＡ１として解読
処理部１２にバイト単位で入力される。Binary data RDINOO-07 is input in byte units to the decoding processing unit 12 as data A1.

このデータＲＤＩＮＯＯ−０７は、伸長処理モードでは
コードデータであり、非圧縮処理モードと圧縮処理モー
ドではイメージデータである。レジスタＲＤＴ１１０２
は、３バイトのデータ長を有するレジスタである。レジ
スタＲＤＴＩＪ０２は、制御部４からの制御信号に従っ
て、保持されているデータを、データＲＤＴＩＯ８−１
５がデータＲＤＴ１００−０７となるように、またデー
タＲＤＴ１１Ｂ−２３がデータＲＤＴＩＯ８−１５とな
るようにバイト単位でＬＳＢ方向（左方向）にシフトす
る。その後、データＲＤＩＮＯＯ−０７をデータＲＤＴ
１１６−２３としてラッチする。This data RDINOO-07 is code data in the expansion processing mode, and is image data in the non-compression processing mode and the compression processing mode. Register RDT1102
is a register having a data length of 3 bytes. Register RDTIJ02 transfers the held data to data RDTIO8-1 according to the control signal from control unit 4.
5 becomes data RDT100-07, and data RDT11B-23 becomes data RDTIO8-15, byte by byte in the LSB direction (left direction). After that, data RDINOO-07 is transferred to data RDT
Latch as 116-23.

圧縮処理モードでは、保持されているデータＲＤＴ１０
０−０７は、次ぎの圧縮処理ラインのための参照ライン
データとして使用するために、データＡ２としてバッフ
ァメモリ制御部１６を介して参照ラインバッファメモリ
６に格納される。データＲ１）ＴＩＯ９−２３はファネ
ルンフタＪ０４に出力される。In compression processing mode, the retained data RDT10
0-07 is stored in the reference line buffer memory 6 via the buffer memory control unit 16 as data A2 to be used as reference line data for the next compression processing line. Data R1) TIO9-23 is output to the funnel lid J04.

ファネルシフタ１０４には、解読ポインタ用のレージス
タＲＢＰＰ１１ｅから解読ポインタデータＲＢＰＰＯ２
−００が出力されている。ファネルνフタ１０４は、解
読ＩインタデータＲＢＰＰ０２−００に従って選択され
た１バイトのデータ５）ＩＴＤＯＯ−０７を出力する。The funnel shifter 104 receives decryption pointer data RBPPO2 from a decryption pointer register RBPP11e.
-00 is output. The funnel ν lid 104 outputs 1-byte data 5) ITDOO-07 selected according to the decoded I interdata RBPP02-00.

例えば、レジスタ１１６からの解読ＩインタデータＲＢ
ＰＰＯ２−〇〇がＩ３”（０１１）であるとき、ファネ
ルνフタ１０４に入力されるデータＲＤ’ｌ”ｌ０９−
２３のうち１２−１９ビット部分が選択され、データ５
ＨＴＤＯＯ−０７として出力される。レジスタＲＤＴ１
１０２とファネルνフタ１０４とは、処理データの選択
回路として働く。For example, decoding I interdata RB from register 116
When PPO2-〇〇 is I3'' (011), data RD'l''l09- is input to the funnel ν lid 104.
12-19 bits out of 23 are selected and data 5
Output as HTDOO-07. Register RDT1
102 and the funnel ν lid 104 function as a processing data selection circuit.

ファネルシフタ１０４から出力されるデータ５ＨＴＤＯ
Ｑ−０７は１色反転回路１０６に供給される。色反転回
路１０６は８個のイクスクルーνプオアゲート（図示せ
ず）からなる。各イクスクルーシブオアゲートの一方の
入力端子には制御部４からの色制御データＭ１が供給さ
れている。その他方の入力端子には、それぞれファネル
シフタ１０４からのデータ８ＨＴＤＯＯ−０７のビット
データが供給されている。このようにして、色反転回路
１０６は、制御部４からの色制御信号Ｍ１に従うて、伸
長処理モードと非圧縮処理モードでは、入力されるデー
タ５ＨＴＤＯＯ−０７を素通しし、圧縮処理モードでは
、入力されるイメージデータの色を１色変化の方向が白
から黒の方向に統一されるように反転する。色反転回路
１０６から出力されるデータＤＴＩＳＯ６’−０７は、
データＡ３として変換部３２に供給されると共に、セレ
クタ１１０とマスクゲート１０８に供給される。Data 5HTDO output from funnel shifter 104
Q-07 is supplied to the one color inversion circuit 106. The color inversion circuit 106 consists of eight exclusive ν drop-or gates (not shown). Color control data M1 from the control section 4 is supplied to one input terminal of each exclusive OR gate. Bit data of data 8HTDOO-07 from the funnel shifter 104 is supplied to the other input terminals. In this way, in accordance with the color control signal M1 from the control unit 4, the color inversion circuit 106 passes the input data 5HTDOO-07 in the decompression processing mode and the non-compression processing mode, and passes the input data 5HTDOO-07 in the compression processing mode. The colors of the image data to be displayed are inverted so that the direction of one color change is unified from white to black. The data DTISO6'-07 output from the color inversion circuit 106 is
The data is supplied as data A3 to the converter 32 and also to the selector 110 and mask gate 108.

マスクゲート１０８は、入力ゲータＤＴＩＳ００−０７
に従って、マスクデータを発生する。The mask gate 108 is connected to the input gate DTIS00-07.
Generate mask data according to the following.

マスクゲートＪＯＢは、デコーダＲＯＭｚ　Ｊ　Ｊで使
用される記憶領域を削減するために、解読データのうち
意味のない部分に所定の数のビットデータを発生する。The mask gate JOB generates a predetermined number of bit data in meaningless portions of the decoded data in order to reduce the storage area used in the decoder ROMzJJ.

マスクデータはセレクタ１１０に供給される、 セレクタ１１０にはデータＲＤ８ＱＯ４−０２が制御部
４からデータＭ３として供給されている。The mask data is supplied to the selector 110. Data RD8QO4-02 is supplied to the selector 110 from the control section 4 as data M3.

このデータＲＤＳＱＯ４−０２は、伸長処理モードと非
圧縮処理モードではデコーダＲＯＭ１１２において次ぎ
に参照されるべきテーブルを指定するための制御データ
であり一、Ｍ縮処理モードでは（１１１）である。セレ
クタ１１０には、また制御部４からデータＤＮＤＰＯＯ
−０７がデータＭ２として供給されている。このデータ
ＤＮＤＰ００−０７は通常は〔ＯＯ〕である。圧縮処理
モードの処理ラインの終端において、終端ランの右側に
仮想の変化点を補うために、データＤＮＤＰ００−０７
Ｆｉ終端ランの右側の１ビツトだけが１１”となる。This data RDSQO4-02 is control data for specifying the next table to be referred to in the decoder ROM 112 in the decompression processing mode and non-compression processing mode, and is (111) in the M compression processing mode. The selector 110 also receives data DNDPOO from the control unit 4.
-07 is supplied as data M2. This data DNDP00-07 is normally [OO]. At the end of the processing line in compression processing mode, data DNDP00-07 is added to the right side of the end run to compensate for the virtual change point.
Only one bit on the right side of the Fi termination run is 11".

さらに、セレクタ１１０には、制御部４から制御データ
ＦＨＰ２ＮＤがデータＭ２０として供給されている。こ
の制御データＦＨＰ２ＮＤは１次元符号化方式、および
２次元符号化方式の最初の＠Ｈ″コードに対しては′″
Ｏ”であり、２次元符号化方式の２番目のＨ”コードに
対しては′″１″である。Further, control data FHP2ND is supplied from the control section 4 to the selector 110 as data M20. This control data FHP2ND is ''' for the first @H'' code of the one-dimensional encoding system and the two-dimensional encoding system.
O'', and ``1'' for the second H'' code in the two-dimensional encoding system.

伸長処理モードでは、色反転回路１０６からのデータＤ
ＴＩＳＯＯ−０７とマスクゲート１０８からのマスクデ
ータとから合成されたデータと、データＲＤＳＱＯ４−
０２と、データＦ’ＨＰ　２ＮＤとからアドレスデータ
ＤＲＭＡＩＩ−００が形成され、デコーダＲＯＭｘｘｘ
に供給される。圧縮処理モードでは、合成されたデータ
はさらにデータＤＮＤＰＯ°０−０７と論理和がとられ
、データＲＤ８Ｑｏ４−０２と共にアドレスデータＤＲ
ＭＡＩ参−００としてデコーダＲＯＭＪ　Ｊ　ｚに供給
される。マスクゲート１０８とセレクタ１１０は解読ア
ドレス発生回路として働く。In the decompression processing mode, data D from the color inversion circuit 106
Data synthesized from TISOO-07 and mask data from mask gate 108 and data RDSQO4-
Address data DRMAII-00 is formed from 02 and data F'HP 2ND, and the address data DRMAII-00 is generated from decoder ROMxxx
supplied to In the compression processing mode, the synthesized data is further logically summed with the data DNDPO°0-07, and the data RD8Qo4-02 is combined with the address data DR.
It is supplied to the decoder ROMJJz as MAI reference-00. Mask gate 108 and selector 110 function as a decoding address generation circuit.

デコーダＲＯＭＩ　１２は、複数のテーブルを有してい
て、入力されるアドレスデータＤ　ＲＭＡ１會−００に
従って、１２ビツトのデータＤＲＯＭｌｌ−００を出力
する。デコーダＲＯＭ１１２に含まれるテーブルは、白
ラン１次元コードを解読するための１次元臼１コードテ
ーブル（白Ａ）と１次元臼２コードテーブル（白Ｂ）と
、黒ラン１次元コードを解読するための１次元具１コー
ドテーブル（黒人）と１次元黒２コードテーブル（黒Ｂ
）と１次元点３コードテーブル（黒Ｃ）と、垂直モード
コードとバスモートコ−トド水平モードの識別コードを
解読するための２次元コードテーブルと、非圧縮モード
終了コードを含む非圧縮モードコードとフィルスキップ
コードを解読するための非圧縮モードコードテーブルと
、および。The decoder ROMI 12 has a plurality of tables and outputs 12-bit data DROMll-00 according to the input address data DRMAl-00. The tables included in the decoder ROM 112 are a one-dimensional die 1 code table (white A) for decoding the white run one-dimensional code, a one-dimensional die two code table (white B), and a one-dimensional die two code table (white B) for decoding the black run one-dimensional code. 1-dimensional tool 1 code table (black) and 1-dimensional black 2 code table (black B
), one-dimensional point 3 code table (black C), two-dimensional code table for decoding vertical mode code and bus mode code horizontal mode identification code, uncompressed mode code including uncompressed mode end code and filter. An uncompressed mode code table for decoding skip codes, and.

伸長処理モードでＥＯＬコードを解読し、圧縮処理モー
ドでイメージデータを解読するための特殊コードテーブ
ルである。This is a special code table for decoding EOL codes in decompression processing mode and decoding image data in compression processing mode.

１次元臼１コードテーブル（白Ａ）には、２つのコード
を一度に解読するための表も含まれている。The one-dimensional mortar 1 code table (white A) also includes a table for decoding two codes at once.

テーブル白人、白Ｂ、あるいは２次元コードテーブルと
テーブル黒Ｂとｋよシ非圧縮モード開始コードとフィル
スキップコードも解読されることができる。特殊コード
テーブルはページの始まりで、ＢＯＬコードを解読する
ためにも使用される。Table white, white B, or two-dimensional code table and table black B and k, uncompressed mode start code and fill skip code can also be decoded. A special code table is also used to decode the BOL code at the beginning of the page.

データＤＲＯＭＯ５−００には、データＡ５として、伸
長処理モードと非圧縮処理モードでは解読されたコード
データのランレングスが出力され、圧縮モードでは入力
されたイメージデータの１バイト未満のランレングスが
出力される。また、伸長処理モードで、ランの短い２つ
のコードを一度に解読したときには、閉６図に示される
ように、ＤＲＯＭＯ５−０３にはイメージパターンが、
ＤＲＯＭＯ２−００には、イメージ長が出力される。In data DROMO5-00, the run length of the decoded code data is output as data A5 in decompression processing mode and non-compression processing mode, and the run length of less than 1 byte of input image data is output in compression mode. Ru. In addition, when two codes with short runs are decoded at once in the decompression processing mode, the image pattern is stored in the DROMO5-03 as shown in Figure 6.
The image length is output to the DROMO2-00.

データＤＲＯＭＯ５−００は、伸長モードと非圧縮モー
ドではカウンタ部３０に出力され、圧縮モードではラン
レングス算出部３８に出力される。Data DROMO5-00 is output to the counter section 30 in the decompression mode and uncompressed mode, and is output to the run length calculation section 38 in the compression mode.

ランの短い２つのコードの伸長処理モードでは２ラン生
成回路２５０にデータＤＲＯＭＯ５−０３が出力される
。２ラン生成回路２５０は、第７図に示すように構成さ
れ、入力データＤＲＯＭＯ５−０３に従ってデータＤＣ
１００−０７を発生する。　即ちｆ　−夕ＤＲＯＭＯ４
−０３はＤＣＩＯ２−０３となるｅＤｃＩｏｏは、ＤＣ
ＩＯＩと同様ＤＲＯＭＯ５と同じとなる。ＤＣＩＯ４−
０７はＤＲＯＭＯ５をイｙパー１２５０−１で反転した
値となる。In the decompression processing mode for two short-run codes, data DROMO5-03 is output to the two-run generation circuit 250. The 2-run generation circuit 250 is configured as shown in FIG.
100-07 is generated. That is, f - evening DROMO4
-03 is DCIO2-03 eDcIoo is DC
It is the same as DROMO5 as well as IOI. DCIO4-
07 is the value obtained by inverting DROMO5 with IPer 1250-1.

データＤＲＯＭＯ８−０６には、データＡ７として、伸
長処理モードと非圧縮処理モードでは【（解読されたコ
ードデータ）−１）を示すデータが出力され、圧縮処理
モードでは（（処理されたイメージデータ）−１）を示
すデータが出力される。データＤＲＯＭＯ８−ＯＧは、
加算器１２２に出力されると共に、圧縮処理モードでは
色変化点検出部３６に出力される。Data indicating [(decoded code data) - 1) in the expansion processing mode and non-compression processing mode is output as data A7 to the data DROMO8-06, and in the compression processing mode ((processed image data) -1) is output. The data DROMO8-OG is
It is output to the adder 122, and also to the color change point detection section 36 in the compression processing mode.

データＤＲＯＭＩＩ−０９には、データＡ４として、次
の状態を指定するための次状態データが出力される。デ
ータＤＲＯＭＩＩ−０９とビットＤＲＯＭｏｓとは、圧
縮処理モードでは、使用されない。Next state data for specifying the next state is output as data A4 to data DROMII-09. Data DROMII-09 and bit DROMos are not used in compression processing mode.

セレクタ１１８、レジスタＲＰＸＬＩＩ９は、圧縮処理
モードにおいて使用され、伸長処理そ一ドおよび非圧縮
処理モードでは使用されない。The selector 118 and register RPXLII9 are used in the compression processing mode and are not used in the decompression processing mode or the non-compression processing mode.

セレクタ１２０は、制御部１０からの制御信号に従って
、伸長処理モードではＲＢＰＰＯ２−００を選択する。The selector 120 selects RBPPO2-00 in the decompression processing mode according to a control signal from the control unit 10.

選択されたデータＲＢＩＬＯ２−００は加算器１２２に
出力される。The selected data RBILO2-00 is output to adder 122.

加算器１１２には、デコーダＲＯＭＩ　１２からのデー
タＤＩ？０Ｍ０６−０８と、セレクタ１２０からのデー
タＲＢＩＬＯ２−００が供給されていて、それらのデー
タが加算される。その加算結果にさらに１が加算され、
最終的な加算結果ＡＢＰｐｏ３−００が得られる。即ち
１次式 ％式％ が、加算器１２２で求められる。加算結果ＡＢＰＰＯ２
−００は、セレクタ１１４に供給される。The adder 112 receives data DI? from the decoder ROMI 12. 0M06-08 and data RBILO2-00 from the selector 120 are supplied, and these data are added. 1 is further added to the addition result,
A final addition result ABPpo3-00 is obtained. That is, the linear expression % expression % is obtained by the adder 122. Addition result ABPPO2
-00 is supplied to selector 114.

また、圧縮処理モードでパステストが実行された結果、
１次元符号化を行なうことになったときは、データＡＲ
ＰＰＯ２−００は、データＡ６として変換部３２に供給
される。データＡＢＰＰＯ３−ＯＯの第３ピツトＡＢＰ
ＰＱ３が、′１”であるときは、１バイト分の２値デー
タの解読処理が終了し九ことを意味し、データＡ６によ
って制御部４に知らされる。とれによシ、レジスタＲＤ
Ｔ　１１０２に保持されているデータは、バイト単位で
シフトされ、新しいバイトデータＡ１がＲＤＴ１１６−
２３としてラッチされる。Also, as a result of a path test executed in compression processing mode,
When it is decided to perform one-dimensional encoding, the data AR
PPO2-00 is supplied to the conversion unit 32 as data A6. 3rd pit ABP of data ABPPO3-OO
When PQ3 is '1', it means that the decoding process of 1 byte of binary data has been completed, and this is notified to the control unit 4 by data A6.
The data held in T 1102 is shifted byte by byte, and the new byte data A1 is transferred to RDT 116-
It is latched as 23.

セレクタ１１４は、制御部４からの制御信号に従って、
伸長処理モードではデータＡＢＰＰ　０２−ＯＯを選択
し、圧縮処理上−ドではデータＥ３としてのデータＤＢ
ＰＡＯ２−００を選択する。In accordance with the control signal from the control unit 4, the selector 114
In decompression processing mode, data ABPP 02-OO is selected, and in compression processing mode, data DB as data E3 is selected.
Select PAO2-00.

但し、伸長処理モードで本、初期値を設定するときはデ
ータＤＢＰＡＯ２−００を選択する。セレクタ１１４か
らの出力はレジスタＲＢＰＰ１１６に入力されて保持さ
れる。レジスタＲＢＰＰ１１６は、保持されているデー
タＲＢＰＰＯ２−００をセレクタ１２０に出力すると共
に、バレルシフタ１０４に解読ポインタデータとして出
力する。セレクタ１１４と、レジスタＲＢＰＰ　ＩＪ　
ｇと、加算器１２２よりなる回路は解読ポインタデータ
保持回路として働く。However, when setting the initial value in the decompression processing mode, data DBPAO2-00 is selected. The output from selector 114 is input to and held in register RBPP116. Register RBPP116 outputs the held data RBPPO2-00 to selector 120 and also outputs it to barrel shifter 104 as decoding pointer data. Selector 114 and register RBPP IJ
The circuit consisting of g and adder 122 functions as a decoding pointer data holding circuit.

次ぎに第３図を参照して、カウンタ部３０の構成につい
て説明する。Next, the configuration of the counter section 30 will be explained with reference to FIG.

セレクｆｉ　１２４ＦＣは、デコー１ｔＲＯＭＩ　Ｊ　
２からのデータＡ５と、加算器１３０からの出力データ
ＡＮＬＣＯ８−００と、カウンタＲＮＬＣｚｚｅｔから
の出力の一部ＲＮＬＣＯ２−００が入力されている。ま
た、データ”２５５６”が予めセットされている。制御
部４からの制御信号に従って、それらの入力データから
出力データＤＮＬＧＩ　１−００が選択される。すなわ
ち、伸長処理モードにおいて、メイクアップコードが解
読されたときは、１１−０６ビツト部分にデータＤＲＯ
ＭＯ５−〇〇がセットされ、ｏｓ−ｏｏ−ビツト分に′
０″がセットされたデータＤＮＬＣ１１−ｏ。Select fi 124FC is deco 1tROMI J
2, output data ANLCO8-00 from the adder 130, and part of the output RNLCO2-00 from the counter RNLCzzet are input. Further, data "2556" is set in advance. According to a control signal from the control unit 4, output data DNLGI 1-00 are selected from these input data. That is, in decompression processing mode, when the makeup code is decoded, data DRO is stored in the 11-06 bit part.
MO5-〇〇 is set and os-oo-bit is set.
Data DNLC11-o set to 0''.

が選択される。ターｉネイトコードが解読されたとき忙
は、１１−０６ピツト部分にデータ″′Ｏ”がセットさ
れ、０５−００ピット部分にデータＤＲＯＭＯ５−００
がセットされたデータＤ　Ｎ　Ｌ　Ｃ１１−００が選択
される。解読結果に従って、イメージデータが生成され
ているときは、１１−０３ビット部分に加算器１３０の
出力ＡＮＬＣＯ８−００がセットされ、０２−００ビッ
ト部分尤データＲＮＬＣＯ２−００がセットされたデー
タＤＮＬＣＩＩ−００が選択される。さらに、圧縮処理
モードでは、データ″’２５５６’″ （１０００１１１１１１１００）がデータＤＮＬＣ１１
−００として選択される。is selected. When the target code is decoded, data "'O" is set in the 11-06 pit part, and data DROMO5-00 is set in the 05-00 pit part.
The data DNLC11-00 in which is set is selected. When image data is generated according to the decoding result, the output ANLCO8-00 of the adder 130 is set in the 11-03 bit part, and the data DNLCII-00 is set in the 02-00 bit part likelihood data RNLCO2-00. is selected. Furthermore, in the compression processing mode, the data "'2556'" (1000111111100) is the data DNLC11
-00.

データＤＮＬＣＩ　１−００はレジスタＲＮＬ、Ｃ１２
６にラッチされる。データＲＮＬＣＩＩ−００のうちデ
ータＲＮＬＣＯ３−００はデータＢ３としてランレング
ス算出部３８ＩＣ出力される。データＢ３のうちデータ
ＲＮＬＣＯ２−００はセレクタ１２４に戻される６１バ
イト分のイメージデータが生成されたとき、制御部４か
らの制御信号に従って、データＲＮＬＣＩ　１−０３は
加算器１３０に出力きれ、データ″′−１”と加算され
、すなわち、１”だけ引算される。加算結果ＡＮＬＣｏ
ｓ−ｏｏは、セレクタ１２４に戻されると同時Ｋ、デー
タＢ２としてセレクタ１４６に出力される。データＲＮ
ＬＣＩＩ−０３はコンパレータ１２８に出力される。コ
ンパレータ１２８の他の端子にはデータ＠０”（０００
００００００）が入力されておシ、データＲＮＬＣ１１
−０３はデータ″Ｏ”と比較される。これにより伸長処
理モードにおいて、バイト単位でのイメージデータの生
成処理が終了したかどうかが判定される。データＲＮＬ
ＣＩＩ−０３が１０”と等しくなったとき、そのことが
データＢ４によって制御部４に知らされる。セレクタ１
２４とレジスタ１２６と加算器１３０とからなる回路は
カウンタ回路として働く。Data DNLCI 1-00 is register RNL, C12
It is latched to 6. Of the data RNLCII-00, data RNLCO3-00 is outputted as data B3 to the run length calculation unit 38IC. Data RNLCO2-00 of data B3 is returned to selector 124. When 61 bytes of image data is generated, data RNLCI1-03 is output to adder 130 according to a control signal from control unit 4, and data `` '-1'' is added, that is, 1'' is subtracted. Addition result ANLCo
When s-oo is returned to the selector 124, it is simultaneously outputted to the selector 146 as K and data B2. Data RN
LCII-03 is output to comparator 128. The other terminal of the comparator 128 has data @0” (000
000000) is input, the data RNLC11
-03 is compared with data "O". Thereby, in the decompression processing mode, it is determined whether or not the image data generation processing in units of bytes has been completed. Data RNL
When CII-03 becomes equal to 10'', this is notified to the control unit 4 by data B4.Selector 1
24, register 126, and adder 130 function as a counter circuit.

次に第４図を参照して、焚換部３２の構成について説明
する。Next, with reference to FIG. 4, the configuration of the refueling section 32 will be explained.

セレクタ１４６とレジスタＲＮＬＧＪ　４　ｇとコンパ
レータ１５０とセレクタ１５６とからなる回路は圧、線
処理モードで１次元コードを発生するための、およびセ
レクタ１５２とレジスタ１５４とセレクタ１５６とから
なる回路は、圧縮処理モードで２次元コードを発生する
ための生成アドレス発生回路として働く。A circuit consisting of a selector 146, a register RNLGJ4g, a comparator 150, and a selector 156 is used for generating a one-dimensional code in pressure and line processing modes, and a circuit consisting of a selector 152, a register 154, and a selector 156 is used for compression processing. It works as a generation address generation circuit for generating a two-dimensional code in mode.

エンコーダＲＯＭ１５Ｂは、セレクタ１５６からの出力
であるアドレスデータＥＲＭＡＯ８−００を入力して、
データＥＲＯＭＩＯ−００を出力する。データＥＲＯＭ
Ｏ７−００部分には、符号化コードが出力され、セレク
タ１６０に供給される。The encoder ROM 15B inputs address data ERMAO8-00, which is the output from the selector 156, and
Output data EROMIO-00. Data EROM
The encoded code is output to the O7-00 portion and supplied to the selector 160.

データＥＲＯＭＩＯ−０８部分には、データＥＲＯＭＯ
７−００として出力された符号化コードの長さが、−１
″された形でデータＣ３として出力される。セレクタ２
５２には解読処理部１２から色反転回路１０６の出力と
してのデータＡ３と。Data EROMIO-08 part contains data EROMIO
The length of the encoded code output as 7-00 is -1
" is output as data C3.Selector 2
52, data A3 as the output of the color inversion circuit 106 from the decoding processing section 12;

２ラン生成回路２５０の出力としてのデータＡ８が供給
されている。制御部イからの制御信号に従りて選択され
たデータはレジスタＲＰＡＴ１６２にラッチされる。デ
ータＡ３としてのデータＤＴＩ８００−０７は非圧縮モ
ードで選択される。データＡ８としてのデータＤＣ１０
０−０７は短いランの２；−ド伸長処理において選択さ
れる。Data A8 is supplied as the output of the 2-run generation circuit 250. The data selected according to the control signal from the control unit A is latched into the register RPAT162. Data DTI800-07 as data A3 is selected in uncompressed mode. Data DC10 as data A8
0-07 is selected in the short run 2;-de expansion process.

レジスタＲＰＡＴＪｇ、？は８ビツトのデータ長を有し
、セレクタ２５２の出力を入力してセレクタ１６０に出
力する。このレジスタ１６２は非圧縮処理モードの時と
、ビットシフトそ−ドの時と。Register RPATJg,? has a data length of 8 bits, and inputs the output of selector 252 and outputs it to selector 160. This register 162 is used in the non-compression processing mode and in the bit shift mode.

および短いランの伸長処理の時に使用される。and used during short run decompression processing.

セレクタ１６０１Ｃは、レジスタＲＰＡＴＪ　６２から
のデータＲＰＡＴＯ７−００と、色変化点検出部３６か
らのデータＤＲＥＮＩＯ−０３と、および、エンコーダ
ＲＯＭｘｓｓからのデータＥＲＯＭＯ７−００が供給さ
れてい石。また、データ（１１１１１１１１”）とデー
タ（００００００００）がセットされている。The selector 1601C is supplied with data RPATO7-00 from the register RPATJ 62, data DRENIO-03 from the color change point detection section 36, and data EROMO7-00 from the encoder ROMxss. Also, data (11111111'') and data (00000000) are set.

伸長処理モードでは、制御部４のフリクグフロツ７’Ｆ
’ＢＬＫＤＫよって現在指定されている色に従って、デ
ータ（１１１１１１１１）あるいはデータ（０００００
０００’）が選択される。圧縮処理モードでは、データ
ＦＲＯＭＯ７−００が選択される。In the decompression processing mode, the control section 4's flicker float 7'F
'Data (11111111) or data (00000) according to the color currently specified by BLKDK.
000') is selected. In the compression processing mode, data FROM 7-00 is selected.

非圧縮処理そ−ド、短いランの２つのコードの伸長処理
モード、およびビットシフトモードでは、データＲＰＡ
ＴＯ７−００が選択される。エラー処理モードではデー
タＤＲＥＮＩＱ　　Ｑ３が選択される。セレクタ１６０
は、制御部４からの制御信号に従って選択されたデータ
ＥＣＤＰＯ７−００をデータＣ１として出力する。In uncompressed processing mode, short run two code decompression processing mode, and bit shift mode, data RPA
TO7-00 is selected. In error handling mode, data DRENIQ Q3 is selected. selector 160
outputs the data ECDPO7-00 selected according to the control signal from the control unit 4 as data C1.

次忙第５図を参照して、結合部３４の構成について説明
する。The configuration of the coupling portion 34 will be explained with reference to FIG. 5.

セレクタ１６０から出力されたデータＥＣＤＰ０７−０
０は、バレルシフタ８ＨＴＧｚ　６４に入力すれる。バ
レルシフタ８ＨＴＧＪ　６４には生成ｆインク用のレジ
スタＲＢＰＱ１ｙ６から生成ポインタデータＲＢＰＱＯ
２−００が出力されている。バレルシフタ１６４は、そ
の生成ＩインタデータＲＢＰＱＯ２−００に従って、入
力されたデータを回転レフトする。Ｍ　Ｈ方式、ＭＲ方
式、および、Ｍ　Ｍ　Ｒ方式における伸長処理モードに
おいては、入力されるデータは全て（０）か（１）のバ
イトデータであり１回転シフトしてもしなくても同じで
ある。しかし、圧縮処理モード、非圧縮処理モード、ビ
ットシフトモード、およびエラー処理モードでは、入力
データを回転シフトすることによシ最大（２バイト−１
）長までの２値データの結合が１生成処理ステツプで処
理されることができる。Data ECDP07-0 output from selector 160
0 is input to barrel shifter 8HTGz 64. Barrel shifter 8HTGJ 64 receives generated pointer data RBPQO from register RBPQ1y6 for generated f ink.
2-00 is output. The barrel shifter 164 rotates the input data to the left according to the generated I interdata RBPQO2-00. In the decompression processing modes of the MH method, MR method, and MMR method, all input data is byte data of (0) or (1), and it is the same whether or not it is shifted by one rotation. . However, in compressed processing mode, uncompressed processing mode, bit shift mode, and error processing mode, the maximum
) can be processed in one generation processing step.

例えば、生成ポインタデータが＠３　”（０１１）であ
り、バレルシフタ８ＨＴＧ１ｔ；　ａＶｃ入力されたデ
ータが（０１００１１１０）であるとき、出力データ５
ＨＴＧ０７−００は、（１１００１００１）となる。バ
レルシフタ５ＨＴＧ１６４からの出力８ＨＴＧＯ７−０
０は、レジスタＲＯＤＴ　１ｇ　ｇの１５−０８ピット
部分と、結合用のセレクタＢＰＣＫＪ　ｓ　ｇに供給さ
れる。For example, when the generated pointer data is @3'' (011) and the barrel shifter 8HTG1t; aVc input data is (01001110), the output data 5
HTG07-00 becomes (11001001). Output from barrel shifter 5HTG164 8HTGO7-0
0 is supplied to the 15-08 pit portion of the register RODT 1g g and the selector BPCKJ s g for coupling.

セレクタ１７訃は、レジスタＲＯＤＴ１６８に保持され
ているデータＲＯＤＴＯ７−００とＲＯＤＴ１５−０８
のうちいずれかを、制御部４からの制御信号に従って選
択的に出力する。直前の生成処理ステップにおいて生成
が完了された２値データが、１バイト長以上であるとき
はデータＲＯＤＴ１５−０８が選択され、生成が完了さ
れた２値データが１バイト長未満であるときはデータＲ
ＯＤＴｏｓ−ｏｏが選択される。選択されたバイトデー
タはデータＢＰ８ＬＯ−０７としてセレクタ１６６に出
力される。The selector 17 selects the data RODTO7-00 and RODT15-08 held in the register RODT168.
One of them is selectively output according to a control signal from the control section 4. Data RODT15-08 is selected when the binary data whose generation was completed in the previous generation process step is 1 byte or more, and data RODT15-08 is selected when the binary data whose generation was completed is less than 1 byte long. R
ODTos-oo is selected. The selected byte data is output to the selector 166 as data BP8LO-07.

セレクタ１６６は、バレルシフタ３ＨＴＧ１６４からの
出力５ＨＴＧＯ７−００と、セレクタ１７０からの出力
データＢＰＳＬＯ０７を入力する。The selector 166 receives the output 5HTGO7-00 from the barrel shifter 3HTG164 and the output data BPSLO07 from the selector 170.

また、バレルシフタ１６４と同様に、同じ生成Ｉインタ
データがレジスタＲＢＰＱＪ　ｙ　６から供給されてい
る。セレクタ１６６は、その生成−インタデータに従っ
て、入力データを結合し、結合された８ビツトのデータ
ＲＰＣＫＯＯ−０７をレジスタＲＯＤＴｘ　ｅ　ｓの０
７−００ビット部分に出力する。Also, like the barrel shifter 164, the same generated I inter data is supplied from the register RBPQJ y 6. The selector 166 combines the input data according to the generated interdata, and stores the combined 8-bit data RPCKOO-07 as 0 in the register RODTxes.
Output to bits 7-00.

レジスタＲＯＤＴ　Ｊ　ｓ　ｓは、データＲＯＤ’ｌ’
０７−００とデータＲＯＤＴ１５−０８をセレクタ１７
０に出力する。データＲＯＤＴＯ７−００内に、２値デ
ータの生成が完了しているときには、データＲＯＤＴＯ
７−００は、伸長処理モードにおいて、次の参照ライン
データとして使用するために、データＤ１としてバッフ
ァメモリ制御ＨＪ１６に出力される。また、データＲＯ
ＤＴＯ７−００は、出力レジスタＲＯＩＪＴ１７２を介
してデータＤ２として外部に出力される。Register RODT Jss is data ROD'l'
Selector 17 selects 07-00 and data RODT15-08.
Output to 0. When the generation of binary data is completed in data RODTO7-00, data RODTO
7-00 is output to the buffer memory control HJ16 as data D1 in order to be used as the next reference line data in the decompression processing mode. Also, data RO
DTO7-00 is outputted to the outside as data D2 via output register ROIJT172.

片レルνフタ８ＨＴＧｚ　ｔ；　４とセレクタＥＰＣＫ
１６６とレジスタＲＯＤＴｚｇ８とセレクタ１１０とか
らなる回路はホールドループ回路として働く。One side ν lid 8HTGz t; 4 and selector EPCK
166, register RODTzg8, and selector 110 functions as a hold loop circuit.

加算器１７Ｂには、エンコーダＲＯＭＩ　ｊ　＆からの
データＣ３とレジスタＲＢＰＱ１７　ｇの生成ポインタ
データＲＢＰＱＯ２−００が入力されている。The data C3 from the encoder ROMI j & and the generated pointer data RBPQO2-00 of the register RBPQ17g are input to the adder 17B.

セレクタ１２４には、データＤＲＯＭＯ２−００の値に
従って得られた色変化点検出部３６からデータＥ３とし
てデータＤＢＰＡＯ２−００と、加算器１７８からのデ
ータＡＢＰＱＯ２−００が入力されている。また、デー
タ”０”が予めセットされている。伸長処理モードとビ
ットシフトモードのときは、制御部４からの制御信号に
従ってデータＤＢＰＡＯ２−００が選択される。また、
圧縮処理モードのときは、データＡＢＰＱＯ２−００が
選択される。また、初期状態と、エラー処理モードでは
、データ１０″が選択される。選択されたデータはレジ
スタＲＢＰＱｚ　７　ｅに出力される。The selector 124 receives data DBPAO2-00 as data E3 from the color change point detection unit 36 obtained according to the value of data DROMO2-00, and data ABPQO2-00 from the adder 178. Further, data "0" is set in advance. In the decompression processing mode and bit shift mode, data DBPAO2-00 is selected according to a control signal from the control section 4. Also,
In the compression processing mode, data ABPQO2-00 is selected. Further, in the initial state and in the error processing mode, data 10'' is selected.The selected data is output to the register RBPQz7e.

このデータＲＢＰＱＯ２−ｏｏにより、レジスタＲＯＤ
Ｔｆ＃８の中でイメージ生成の終了しているビット位置
が判明する。With this data RBPQO2-oo, register ROD
The bit position in Tf#8 where image generation has ended is found.

レジスタＲＢＰＱ１７　ｇは、セレクタ１２４からのデ
ータを保持し、制御部４からの制御信号に従って、バレ
ルシフタ５ＨＴＧ１６４とセレクタＥＰＣＫ１ｅ　ｅに
生成デインタデータとして出力する。加算器１７８とセ
レクタ１７４とレジスタ１７６とは、生成？インタデー
タ保持回路として働く。The register RBPQ17g holds data from the selector 124 and outputs it as generated deinterface data to the barrel shifter 5HTG164 and the selector EPCK1e in accordance with a control signal from the control unit 4. The adder 178, selector 174, and register 176 are generated? Works as an interdata holding circuit.

次に本発明による圧縮伸長処理装置の動作を説明する。Next, the operation of the compression/expansion processing apparatus according to the present invention will be explained.

最初に解読処理部１２の動作を説明する。First, the operation of the decoding processing section 12 will be explained.

処理されるべき２値データがレジスタ１０２に入力され
る。このとき、レジスタ１０２に既忙保持されているデ
ータは左方向に・々イト単位でシフトされる。レジスタ
ＲＤＴ工１０２に保持されているデータのうちＲＤＴＩ
Ｏ９−２３がファネルシフタ１０４に入力される。ファ
ネルシフタ１０４はレジスタ１１６からの解読ヂインタ
データに従りて選択されたデータ５ＨＴＤＯＯ−０７を
出力する。Binary data to be processed is input into register 102 . At this time, the data currently held in the register 102 is shifted to the left in units of bytes. RDTI of the data held in the register RDT 102
O9-23 is input to the funnel shifter 104. Funnel shifter 104 outputs selected data 5HTDOO-07 according to the decoded interdata from register 116.

データ８ＨＴ１）００−０７は、色反転回路１０６を素
通ししてセレクタＪ　１０＆Ｃ供給される。セレクタ１
１０には制御部４かも制御データＲＤＳＱ０４−０２と
Ｆ　ＨＰ　２　Ｎ　Ｄが供給されている。また、マスク
データ４マスクゲート１０８から供給されている。セレ
クタ１１０は、制御部４からの制御信号に従って、それ
らの入力データからアドレスデータＤＲＭＡＩＩ−００
を作成し、デコーダＲＯＭ１１２に供給する。The data 8HT1)00-07 passes through the color inversion circuit 106 and is supplied to the selector J10&C. Selector 1
10 is supplied with control data RDSQ04-02 and FHP2ND from the control unit 4. Further, mask data 4 is supplied from the mask gate 108. The selector 110 selects address data DRMAII-00 from these input data according to the control signal from the control unit 4.
is created and supplied to the decoder ROM 112.

デコーダＲＯＭｚ　Ｊ　ｘから出力されるＤＲＯＭｌｌ
−００のうち、データＤＲＯＭＩＩ−０９は次状態デー
タであシ、制御部４に送られる。この次状態データは、
次に参照されるべきテーブルを指定するため等に使用さ
れる・データＤＲＯＭ０８−０６には（コード長−１）
を示すデータが出力される。このコードレングスデータ
は加算器１２２と色変化点検出部３６に供給される。デ
ータＤＲＯＭＯ５−００には解読されたコードのランレ
ングスデータが出力される。以上は通常の出力フォーマ
ットであるが、本発明の短いランの伸長処理モードにお
ける出力フォーマットを第６図に示す。ピット１１−０
９は１１１１”であり、これが１次元コード解読状態で
現われた場合には、複数イメージで示すワードと解釈す
る。（２次元コード解読状態での”１１１”は従来通り
’Ｈ”）。DROMll output from decoder ROMz J x
-00, data DROMII-09 is next state data and is sent to the control unit 4. This next state data is
Used to specify the next table to be referenced, etc. - For data DROM08-06 (code length - 1)
Data indicating . This code length data is supplied to the adder 122 and the color change point detection section 36. Run length data of the decoded code is output to data DROMO5-00. Although the above is a normal output format, the output format in the short run decompression processing mode of the present invention is shown in FIG. Pit 11-0
9 is 1111", and when this appears in the one-dimensional code decoding state, it is interpreted as a word shown by multiple images. ("111" in the two-dimensional code decoding state is 'H' as before).

−〇〇は、２つのランのラン長の和を示す。ピッ）０５
−０３の３ビツトでイメージデータを表わす。−〇〇 indicates the sum of the run lengths of two runs. Beep) 05
-03 represents image data.

加算器１２２とレジスタＲＢＰＰ１１６によって構成さ
れる解読？インタデータ保持回路はつぎのように動作す
る。加算器１２２は、２つの入力を加算し、その加算結
果にさらに＋１する。この加算結果１（ＢＰＰＯ３−０
０のうち、ＲＢＰＰ０２−００はセレクタ１１４を介し
てレジスタＲＢＰＰ１１６の新たな指示値となる。The decryption consisting of adder 122 and register RBPP 116? The interdata holding circuit operates as follows. Adder 122 adds the two inputs and adds +1 to the addition result. This addition result 1 (BPPO3-0
0, RBPP02-00 becomes a new instruction value of the register RBPP116 via the selector 114.

デコーダＲＯＭからのデータＡ５としてのランレングス
データは、セレクタ１２４を介してレジスタＲＮＬＣＩ
２６にラッチされる。このとき、メイクアップコードに
対するランレングスデータｔ’１ｌｌ−０６ビツト部分
にラッチされ、ターミネイトコードと２次元コードに対
するランレングスデータは０５−００ピット部分にラッ
チされる。The run length data as data A5 from the decoder ROM is transferred to the register RNLCI via the selector 124.
26. At this time, run length data for the make-up code is latched in the t'1ll-06 bit part, and run-length data for the termination code and two-dimensional code is latched in the 05-00 pit part.

レジスタＲＮＬＣ２２６に保持されているランレングス
データは１バイト分のイメージデータが生成されるたび
に′１″だけ、１１−０３ビット部分からデクリメント
される。デクリメントされた値は′０”と比較され、当
該ランレングスデータに対するバイト単位のイメージデ
ータの生成が終了したかどうかが判定される。データＲ
ＮＬＣ１１−０３が０”と等しくなったとき、データＢ
４によって制御部４に知らされる。データＤＮＬＣＩＩ
−００のうち、データＲＮＬＣＯ２−００がセレクタ１
２４にデータＢ３によって戻される。The run length data held in the register RNLC226 is decremented by '1' from the 11-03 bit part every time one byte of image data is generated.The decremented value is compared with '0', It is determined whether generation of image data in units of bytes for the run-length data has been completed. Data R
When NLC11-03 becomes equal to 0'', data B
4, the control unit 4 is informed. Data DNLCII
-00, data RNLCO2-00 is selector 1
24 with data B3.

また、１バイト未満のランレングスに対するイメージデ
ータの生成を行なうために、データＲＮ　ＬＣＯ３−０
０はデータＢ３として、ランレングス算出部３８に出力
される。In addition, in order to generate image data for a run length of less than 1 byte, data RN LCO3-0
0 is output to the run length calculation section 38 as data B3.

デコーダＲＯＭ１１２は、入力されるアドレスデータの
着目解読処理単位を解読するため：Ｃ種々のテーブルを
有する。それらのテーブルは、第１１図を参照して、白
ラン解読用の１次元臼１コードテーブルと１次元臼２コ
ードテーブルと、黒ラン解読用の１次元黒１コードテー
ブルと１次元黒２コードテーブルと１次元黒３コードテ
ーブルと、２次元コード解読用の２次元コードテーブル
と、非圧縮モードコードテーブルと、および特殊コード
テーブルである。The decoder ROM 112 has various tables for decoding the target decoding processing unit of the input address data. Referring to Figure 11, these tables are a one-dimensional mill 1 code table and a one-dimensional mill 2 code table for deciphering white runs, and a one-dimensional black 1 code table and a one-dimensional black 2 code table for deciphering black runs. They are a table, a one-dimensional black 3 code table, a two-dimensional code table for decoding two-dimensional codes, an uncompressed mode code table, and a special code table.

例えば１次元臼１コードテーブルは、８ビク）以下の白
ランメイクアップコードあるいは白ランターミネイトコ
ードを解読処理単位として解読し、ラン長１７２８以下
で９ビツト以上の白ランメイクアップコードのうち８ビ
ツト目までのコード部分を解読処理単位として解読し、
およびラン長１７９２以上で９ビツト以上の白ランメイ
クアップコードのうち７ビツト目までのコード部分を解
読処理単位として解読し、ＥＯＬコードの先頭から８ビ
ツトを解読処理単位として解読し、非圧縮モード開始コ
ードとフィルスキップコードの先頭から７ビツトを解読
処理単位として解読するためのテーブルである。For example, in a one-dimensional mortar 1 code table, a white run make-up code or a white run terminated code with a length of 8 bits or less is decoded as a unit of decoding processing, and 8 bits of white run make-up codes with a run length of 1728 or less and a length of 9 bits or more are decoded. The code part up to the eye is decoded as a unit of decoding processing,
The code part up to the 7th bit of a white run makeup code with a run length of 1792 or more and 9 bits or more is decoded as a unit of decoding processing, and the 8 bits from the beginning of the EOL code are decoded as a unit of decoding processing. This is a table for decoding the 7 bits from the beginning of the start code and fill-skip code as a unit of decoding processing.

このように現在は、短いコードで表わされる頻出コード
に対しては、コードよシ右側のコードは無視する扱いと
してＤＲＯＭの中で同じ内容を持つ番地を多数おいてい
る。例えば、長さ３ビツトの白ランコードが”１０００
”であるので、１次元白１コードテーブルの中のＩＱＱ
ＱＸＸＸＸ”（ＸはＯまたは１）の内容は全て全く同じ
で長さ３ピツトの白ランを表わしている。これを１本発
明では、 １０００１１ＸＸ番地には「白（３）生態（２）」１０
００１０ＸＸ番地には「白（３）生態（３）」１０００
０１１Ｘ番地には「白（３）生態（４）」というように
、複数のランを表現できるようにする。As described above, currently, for frequently occurring codes represented by short codes, a large number of addresses with the same contents are set in the DROM, with the code on the right side of the code being ignored. For example, a white run code with a length of 3 bits is “1000”.
”, so IQQ in the one-dimensional white one-code table
The contents of "QXXXX" (X is O or 1) are all exactly the same and represent a white run with a length of 3 pits.
Address 0010XX is "White (3) Ecology (3)" 1000
At address 011X, multiple orchids can be expressed, such as "white (3) ecology (4)".

このようにこの２つのランのイメージをまとめて１君吾
で弄わすためにはＤＲＯＭＯ５−００の内容は従来のよ
うにラン長を表わすコードではなく。In order to play with the images of these two runs in one go, the content of DROMO5-00 is not a code representing the run length as in the past.

第６図に示すようにイメージそのもので表わす。It is expressed as an image itself as shown in FIG.

このようにすると、非圧縮モードの符号の伸長処理と＃
１とんど同様に処理することができる。この目的のため
の回路が２ラン生成回路２５０である。In this way, the uncompressed mode code decompression processing and #
1 can be processed in much the same way. A circuit for this purpose is a two-run generation circuit 250.

以後には、この回路の意味を説明する。この回路の目的
は最大８ピツ）ｌでの２つのランからなるイメージを３
ピツトに圧縮して、データＤＲＯＭＯ５−０３中で表現
するためのものであシ、その３ビツトを８ビツトのパタ
ーンにする。なお、第２のランの末尾は、データＤ　Ｒ
ＯＭ　０２−００に基づいてランレングス算出部３８か
らのデータＤＢＰＡＯ２−００によう指定されているこ
とを利用している。The meaning of this circuit will be explained below. The purpose of this circuit is to generate an image consisting of two runs with a maximum of 8 pixels)
It is intended to be compressed into a pit and expressed in the data DROMO5-03, and the 3 bits are converted into an 8-bit pattern. Note that the end of the second run is the data D R
It utilizes the fact that data DBPAO2-00 from the run length calculation unit 38 is specified based on OM 02-00.

実際のイメージデータでは、１ドツトのランの頻度は少
ないし、特に白の場合白（１）のコード長が長過ぎるの
で、２つのランの第１のランとしては２ドツト以上に限
りている。従って、イメージデータＤＣＩの第θビット
は第１ドツトで代表され得る。イメージビット０も１も
ＤＲＯＭピット５で作られるのはそのためである。第２
のランの右潮よりも右のどんな値であっても構わないの
で。In actual image data, the frequency of one-dot runs is low, and especially in the case of white, the code length of white (1) is too long, so the first run of two runs is limited to two or more dots. Therefore, the θth bit of the image data DCI can be represented by the first dot. That is why both image bits 0 and 1 are created in DROM pit 5. Second
It doesn't matter what value is to the right of the right tide of the run.

第１ランの反対色をだせばよい。ドラ）０４−０７がデ
ータＤＲＯＭＯ５を反転して作られているのはそのため
である。All you have to do is play the opposite color of the first run. This is why DROM004-07 is created by inverting the data DROM05.

第４図は従来の圧縮伸長処理装置に組込んだ例を示して
いる。４０が第３図に示す回路であり、そこで作られた
８ビツトが新設の８ビツト２ウエイセレクタ４１を通し
てレジスタＲＰＡＴにいれられる。４１は非圧縮モード
と本発明とを切換えるためのものである。FIG. 4 shows an example in which it is incorporated into a conventional compression/expansion processing device. 40 is the circuit shown in FIG. 3, and the 8 bits produced there are input into the register RPAT through a newly installed 8-bit two-way selector 41. 41 is for switching between the uncompressed mode and the present invention.

ＭＲ／ＭＭＲのＨコードの後の１次元コードを解読する
場合には、これをそのまま用いることはできない。Ｈコ
ードの後の１次元コードは２個に限られるので、Ｈコー
ドの後の２番目の１次元コードを解釈する場合には、１
次元コード１個だけを解釈するに止める必要がある。When decoding the one-dimensional code after the MR/MMR H code, this cannot be used as is. The number of one-dimensional codes after the H code is limited to two, so when interpreting the second one-dimensional code after the H code, one
It is necessary to stop at interpreting only one dimension code.

制御データＦＨＰ２ＮＤはそのためであり、Ｈモードの
第２の１次元コード解読中はＦＨＰ２ＮＤがＩＫなる。The control data FHP2ND is for this purpose, and FHP2ND becomes IK during decoding of the second one-dimensional code in H mode.

このときは、上記のような複数の１次元コード同時並列
処辺を止めて従来のように解読する。その方法はこの方
面の技術者には容易である。なお、この場合ＤＲＯＭを
用いて解読するとメモリ容量が２倍になるが、ＰＬＡで
ＤＲＯＭを構成する場合にはＤＲＯＭのサイズがそれほ
ど大きくならずにすむ。At this time, simultaneous parallel processing of a plurality of one-dimensional codes as described above is stopped and decoding is performed in the conventional manner. The method is easy for engineers in this field. In this case, if a DROM is used for decoding, the memory capacity will be doubled, but if the DROM is configured with a PLA, the size of the DROM will not be so large.

〔発明の効果〕〔Effect of the invention〕

本発明の圧縮伸長処理装置では、微細で複雑なイメージ
も通常のイメージと同様高速に伸長処理することができ
る。With the compression/expansion processing apparatus of the present invention, fine and complicated images can be expanded at high speed in the same manner as normal images.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明による圧縮伸長処理装置の構成を示す
ブロックダイアグラムである。第２図は、第１図に示さ
れる解読処理部の詳細を示すブロックダイアグラムであ
る。第３図は、第１図に示されるカウンタ部の詳細を示
すブロックダイアグラムである。第４図は、第１図に示
される変換部の詳細を示すブロックダイアグラムである
。第５図は、第１図に示される結合部の詳細を示すブロ
ックダイアグラムである。第６図は、本発明による２コ
ードを一度に解読した時のＤＲＯＭの出力フォーマット
を示す。第７図は、第２図に示される２ラン生成回路の
詳細図である。 ２・・・圧縮伸長処理部、４・・・圧縮伸長処理制御部
。 ６・・・参照ラインバッファメモリ、１２・・・解読処
理部、１４・・・生成処理部、１６・・・バッファメモ
リ制御部。 出願人代理人　弁理士　　鈴　　江　　武　　彦ｌ！１
３図FIG. 1 is a block diagram showing the configuration of a compression/expansion processing apparatus according to the present invention. FIG. 2 is a block diagram showing details of the decoding processing section shown in FIG. 1. FIG. 3 is a block diagram showing details of the counter section shown in FIG. 1. FIG. 4 is a block diagram showing details of the converter shown in FIG. 1. FIG. 5 is a block diagram showing details of the coupling section shown in FIG. 1. FIG. 6 shows the output format of the DROM when two codes according to the present invention are decoded at once. FIG. 7 is a detailed diagram of the two-run generation circuit shown in FIG. 2. 2... Compression/expansion processing section; 4... Compression/expansion processing control section. 6... Reference line buffer memory, 12... Decoding processing section, 14... Generation processing section, 16... Buffer memory control section. Applicant's agent Patent attorney Takehiko Suzue! 1
Figure 3

Claims (3)

【特許請求の範囲】[Claims] （１）複数の解読処理単位が連なった１次元コードデー
タからの、着目解読処理単位を先頭とする第１の予め決
められた長さの入力コードデータを、入力される制御デ
ータに従って解読し、次ぎに解読されるべき解読処理単
位に対する制御データを指定する次状態情報と、解読さ
れた解読処理単位の長さに関するコードレングスデータ
と、および、解読されたコードに対する解読イメージデ
ータとその解読イメージデータのランレングスに関する
イメージランレングスデータ、あるいは解読されたコー
ドのランレングスに関するコードランレングスデータを
発生し、解読イメージデータから生成イメージデータを
出力するための解読処理手段と、ここで、第１と第２の
コードに対するランレングスの和が第１の予め決められ
た長さより短いとき、前記解読処理単位は第１と第２の
コードからなり、１つのコードが第１の予め決められた
長さより長いとき、当該コードは２つの解読処理単位か
らなり、 イメージランレングスデータに従って、前記解読処理手
段からの生成イメージデータを、既に生成されているイ
メージデータに結合し、コードランレングスデータに従
って、入力される色制御データに従って決定される生成
イメージデータを既に生成されているイメージデータに
結合するための生成結合手段とを具備することを特徴と
する圧縮伸長処理装置。(1) From one-dimensional code data in which a plurality of decoding processing units are connected, first input code data of a predetermined length starting from the focused decoding processing unit is decoded according to input control data, Next state information specifying control data for the decoding processing unit to be decoded next, code length data regarding the length of the decoding processing unit that has been decoded, and decoding image data for the decrypted code and its decoding image data. a decoding processing means for generating image run length data regarding the run length of the decoded code or code run length data regarding the run length of the decoded code and outputting generated image data from the decoded image data; when the sum of run lengths for two codes is shorter than a first predetermined length, the decoding processing unit consists of the first and second codes, and one code is longer than the first predetermined length. When the code is composed of two decoding processing units, the generated image data from the decoding processing means is combined with the already generated image data according to the image run length data, and the code is input according to the code run length data. 1. A compression/expansion processing device comprising: generation/combination means for combining generated image data determined according to color control data with already generated image data. （２）前記解読処理手段は、解読イメージデータから生
成イメージデータを作成するための生成イメージデータ
作成手段を有し、 前記生成イメージデータ作成手段は、前記解読イメージ
データの所定ビット位置のビットイメージデータを反転
させるためのインバータを有し、解読イメージデータと
反転されたビットイメージデータから第１と第２のコー
ドに対するイメージデータを完成させることを特徴とす
る特許請求の範囲第１項に記載の圧縮伸長処理装置。(2) The decoding processing means has a generated image data creating means for creating generated image data from the decrypted image data, and the generated image data creating means includes bit image data at a predetermined bit position of the decrypted image data. The compressor according to claim 1, further comprising an inverter for inverting the bit image data and completing the image data for the first and second codes from the decoded image data and the inverted bit image data. Decompression processing device. （３）前記第１と第２のコードランレングスは２から４
までの整数であることを特徴とする特許請求の範囲第１
項に記載の圧縮伸長処理装置。(3) The first and second code run lengths are 2 to 4.
Claim 1 characterized in that it is an integer up to
The compression/expansion processing device described in 2.