JPS63299520A - Companding processor - Google Patents
Companding processorInfo
- Publication number
- JPS63299520A JPS63299520A JP13376587A JP13376587A JPS63299520A JP S63299520 A JPS63299520 A JP S63299520A JP 13376587 A JP13376587 A JP 13376587A JP 13376587 A JP13376587 A JP 13376587A JP S63299520 A JPS63299520 A JP S63299520A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- code
- decoding
- run length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims description 55
- 238000007906 compression Methods 0.000 claims description 55
- 230000006837 decompression Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- KTFMPDDJYRFWQE-DDWIOCJRSA-N (3r)-3-propanoyloxy-4-(trimethylazaniumyl)butanoate;hydrochloride Chemical compound [Cl-].CCC(=O)O[C@H](CC(O)=O)C[N+](C)(C)C KTFMPDDJYRFWQE-DDWIOCJRSA-N 0.000 description 1
- 101710137189 Amyloid-beta A4 protein Proteins 0.000 description 1
- 101710151993 Amyloid-beta precursor protein Proteins 0.000 description 1
- 102100022704 Amyloid-beta precursor protein Human genes 0.000 description 1
- CIUUIPMOFZIWIZ-UHFFFAOYSA-N Bropirimine Chemical compound NC1=NC(O)=C(Br)C(C=2C=CC=CC=2)=N1 CIUUIPMOFZIWIZ-UHFFFAOYSA-N 0.000 description 1
- 102100029203 F-box only protein 8 Human genes 0.000 description 1
- 101100334493 Homo sapiens FBXO8 gene Proteins 0.000 description 1
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 description 1
- 241000233855 Orchidaceae Species 0.000 description 1
- 102100036065 Protein pitchfork Human genes 0.000 description 1
- 101150077079 RDT1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、2値データの圧縮伸長処理装置に関し、特に
、短いランのコードデータを2つ同時に伸長処理できる
圧縮伸長処理装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a compression/decompression processing device for binary data, and in particular, a compression/decompression process that can simultaneously decompress two pieces of short run code data. Regarding equipment.
(従来の技術)
従来の圧縮伸長処理装置においては、1ラン/サイクル
で処理されていた。例えば、M H符号化方式の場合に
白黒ともに3ドツトずつの縞模様を例にとると、3ドツ
トの白ランは’1000”で、3ドツトの黒ランは′1
0”で表わされ、6ビツトのコードで6ドツトのパター
ンが表現される。現在は、上述のように、1ラン/サイ
クルの制約から3ドツト/サイクルでしかイメージデー
タを生成することができなかった。このように、ランが
長いときはイメージデータの転送速度で処理速度の制約
を受けていた。しかしながら、短いランが連続する複雑
な画像の場合には、イメージデータの転送速度により生
じる性能限界以下の処理速度でしか動作しない場合があ
った。(Prior Art) In a conventional compression/expansion processing device, processing is performed in one run/cycle. For example, in the case of the MH encoding method, if we take a striped pattern of 3 dots each for both black and white, a white run of 3 dots is '1000', and a black run of 3 dots is '1000'.
0'', and a 6-dot pattern is expressed with a 6-bit code.Currently, as mentioned above, due to the 1 run/cycle restriction, image data can only be generated with 3 dots/cycle. In this way, when the runs are long, the processing speed is limited by the image data transfer speed.However, in the case of complex images with a series of short runs, the performance is limited by the image data transfer speed. In some cases, the processing speed was below the limit.
(発明が解決しようとする問題点)
本発明は、上記事情に鑑みてなされたもので、その目的
は、複雑なイメージを高速に伸長処理することができる
圧縮伸長処理装置を提供することにある。(Problems to be Solved by the Invention) The present invention has been made in view of the above circumstances, and its purpose is to provide a compression/decompression processing device that can decompress complex images at high speed. .
(問題を解決するだめの手段とその作用)本発明による
圧縮伸長処理装置は、解読処理手段と生成結合手段とを
具備する。前記解読処理手段は、複数の解読処理単位が
連なつた1次元コードデータからの、着目解読処理単位
を先頭とする第1の予め決められた長さの入力コードデ
ータを、入力される制御データに従りて解読する。解読
の結果1次に解読されるべき解読処理単位に対する制御
データを指定する次状態情報と、解読された解読処理単
位の長さに関するコードレングスデータと、および、解
読されたコードに対する解読イメージデータとその解読
イメージデータのランレングスに関するイメージランレ
ングスデータ。(Means for Solving the Problem and Their Effects) The compression/expansion processing device according to the present invention includes a decoding processing means and a generation/combination means. The decoding processing means converts input code data of a first predetermined length starting from the decoding processing unit of interest from one-dimensional code data in which a plurality of decoding processing units are connected to input control data. Decipher according to the following. As a result of decoding, the following state information specifies control data for the decoding processing unit to be decoded first, code length data regarding the length of the decoding processing unit that has been decoded, and decoding image data for the decrypted code. Image run length data regarding the run length of the decoded image data.
あるいは解読されたコードのランレングスに関するコー
ドランレングスデータを発生する。また、解読イメージ
データから生成イメージデータな出力する。ここで、第
1と第2のコードに対するランレングスの和が第1の予
め決められた長さより短いとき、すなわち、第1の予め
決められた長さが8ビツトであり、第1と第2のコード
のランレングスが2から4までの整数であるとき、前記
解読処理単位は第1と第2のコードからなり、1つのコ
ードが第1の予め決められた長さより長いとき、当該コ
ードは2つの解読処理単位からなる。Alternatively, code run length data regarding the run length of the decoded code is generated. It also outputs generated image data from the decoded image data. Here, when the sum of the run lengths for the first and second codes is shorter than the first predetermined length, i.e., the first predetermined length is 8 bits and the first and second When the run length of the code is an integer from 2 to 4, the decoding processing unit consists of a first and a second code, and when one code is longer than the first predetermined length, the code is It consists of two decoding processing units.
前記生成手段は、イメージランレングスデータに従って
、前記解読処理手段からの生成イメージデータを、既に
生成されているイメージデータ忙結合する。また、コー
ドランレングスデータに従って、入力される色制御デー
タに従って決定される生成イメージデータを既に生成さ
れているイメージデータに結合する。The generating means combines generated image data from the decoding processing means with already generated image data according to the image run length data. Further, generated image data determined according to input color control data is combined with already generated image data according to the code run length data.
前記解読処理手段は、解読イメージデータから生成イメ
ージデータを作成するための生成イメージデータ作成手
段を有し、その生成イメージデータ作成手段は、前記解
読イメージデータの所定ビット位置のビットイメージデ
ータから第2のコードに対するイメージデータを完成さ
せる。The decoding processing means has a generated image data creating means for creating generated image data from the decrypted image data, and the generated image data creating means extracts a second bit image data from the bit image data at a predetermined bit position of the decrypted image data. Complete the image data for the code.
(実施例)
以下に添付図面を参照して、本発明による圧縮伸長処理
装置について説明する。(Example) A compression/expansion processing apparatus according to the present invention will be described below with reference to the accompanying drawings.
最初に、第1図から第5図を参照して、本発明による圧
縮伸長処理装置の一実施例の構成九ついて説明する。First, the configuration of an embodiment of the compression/expansion processing apparatus according to the present invention will be described with reference to FIGS. 1 to 5.
最初に第1図を参照して、本発明の一実施例の圧縮伸長
処理装置の回路ブロックについて説明する。First, with reference to FIG. 1, a circuit block of a compression/decompression processing apparatus according to an embodiment of the present invention will be described.
その実施例は、集積回路(LSI)に組込まれた圧縮伸
長処理部2と圧縮伸長処理制御部4と、および、そのL
SIに接続され、参照ラインデータを格納するための参
照ラインバッファメモリ6とからなる。The embodiment includes a compression/expansion processing section 2, a compression/expansion processing control section 4, and its LSI built into an integrated circuit (LSI).
It is connected to the SI and consists of a reference line buffer memory 6 for storing reference line data.
圧縮伸長処理部2は、入力される2値データにパイプラ
イン処理を施して圧縮処理あるいは伸長処理を行なう。The compression/expansion processing unit 2 performs pipeline processing on input binary data to perform compression processing or expansion processing.
圧縮伸長処理部2は、解読処理部12と、生成処理部1
4と、および、バッファメモリ制御部16とからなる。The compression/decompression processing unit 2 includes a decoding processing unit 12 and a generation processing unit 1.
4, and a buffer memory control section 16.
解読処理部12は、伸長処理モードでは入力されるコー
ドデータの解読処理を行ない、圧縮処理モードでは80
点を検出するように動作する。生成処理部14け、伸長
処理モードでは解読処理部12での解読結果に基づいて
イメージデータを生成し、圧縮処理モードでは検出され
たaQ点に基づいてコードデータを生成する。バッファ
メモリ制御部16は、参照ラインバッファメモリ6をア
クセスして参照ラインデータを書込み、あるいは続出し
、また生成処理がラインの終端まで進行したか否かを判
定する。The decoding processing unit 12 decodes the input code data in the decompression processing mode, and decodes the input code data in the compression processing mode.
Works to detect points. The generation processing section 14 generates image data based on the decoding result in the decoding processing section 12 in the decompression processing mode, and generates code data based on the detected aQ point in the compression processing mode. The buffer memory control unit 16 accesses the reference line buffer memory 6 to write or continue writing reference line data, and also determines whether the generation process has progressed to the end of the line.
生成処理部14は、生成結合部18とb1検出部19か
らなる。生成結合部18は、カウンタ部30と、変換部
32と、および結合部34とからなる。カウンタ部30
は、伸長処理モードでは解読処理部12によって解読さ
れたランレングスデータを保持し、圧縮処理モードでは
ランレングスをカウントする。変換部32け、カウンタ
部30あるいは後述するランレングス算出部38からの
ランレングスデータ等に従ってイメージデータあるいは
コードデータを結合データとして発生する。The generation processing unit 14 includes a generation combination unit 18 and a b1 detection unit 19. The generation and combination section 18 includes a counter section 30, a conversion section 32, and a combination section 34. Counter section 30
holds the run length data decoded by the decoding processing unit 12 in the decompression processing mode, and counts the run length in the compression processing mode. The converting section 32 generates image data or code data as combined data according to run length data from the counter section 30 or a run length calculating section 38, which will be described later.
結合部34は1発生された結合データをつぎつぎと結合
して所望される2値データを生成する。The combining unit 34 combines the generated combined data one after another to generate desired binary data.
bl検出部19け、色変化点検出部36と、およびラン
レングス算出部38とからなる。色変化点検出部36は
、参照ラインバッファメモリ6から読み出された参照ラ
インデータに基づいて参照ラインデータの現在着目して
いるaQの右側にb1点を検出する。ランレングス算出
部38d。It consists of a bl detection section 19, a color change point detection section 36, and a run length calculation section 38. The color change point detection unit 36 detects a point b1 on the right side of the currently focused aQ in the reference line data based on the reference line data read out from the reference line buffer memory 6. Run length calculation unit 38d.
伸長処理モードでは1次元コードデータに対する1バイ
ト長以上のランレングスデータ以外のランレングスデー
タの生成されるべきイメージデータの長さを算出し、圧
縮処理モードでは2次元符号化のときのb1点と31点
の差に対応するデータを算出する。In decompression processing mode, the length of image data to be generated is calculated for run-length data other than run-length data with a length of 1 byte or more for one-dimensional code data, and in compression processing mode, the length of the image data to be generated is calculated from point b1 during two-dimensional encoding. Data corresponding to the difference of 31 points is calculated.
また、バッファメモリ制御部16け、アドレス部40と
、データ入出力部42と、およびライン終端検出部44
とからなる。ライン終端検出部44は、処理に先立ち1
ライン分のランレングスτ
データを受取り9保持し、現在生成処理が進行し九バイ
ト位置を検出する。このようにして、ラインの終端を検
出する。アドレス部40は、着目バイトブロックに関連
するイメージデータが格納されている参照ラインバッフ
ァメモリ6のアドレスを、ライン終端検出部44からの
検出された現在生成処理が進行したバイト位置に基づい
て決定し、また、次ぎの処理ラインのための参照ライン
データを格納するだめのアドレスを検出されたバイト位
置に基づいて決定する。決定されたアドレスを参照ライ
ンバッファメモリ6に出力する。このアドレス部40は
、参照ラインバッファメモリ6としてスタティックRA
Mが使用されるとき必要である。ファーストインファー
ストアウト(PIFO)メモリが使用されるときは、ア
ドレス部4Qは必要なくなり、圧縮伸長処理制御部4に
リード/ライトモードの制御する回路部分が必要となる
。Also, a buffer memory control section 16, an address section 40, a data input/output section 42, and a line end detection section 44 are provided.
It consists of. Prior to processing, the line end detection unit 44
The run length τ data for the line is received and held at 9, and the generation process is currently progressing and the 9 byte position is detected. In this way, the end of the line is detected. The address unit 40 determines the address of the reference line buffer memory 6 in which image data related to the byte block of interest is stored, based on the detected byte position from the line end detection unit 44 where the current generation process has progressed. , and also determines an address for storing reference line data for the next processing line based on the detected byte position. The determined address is output to the reference line buffer memory 6. This address section 40 is a static RA as a reference line buffer memory 6.
Required when M is used. When a first-in-first-out (PIFO) memory is used, the address section 4Q is no longer necessary, and the compression/expansion processing control section 4 requires a circuit section for controlling read/write modes.
データ入出力部42は、伸長処理モードでは生成結合部
18からのイメージデータを、また圧縮処理モードでは
解読処理部12からのイメージデータを、アドレス部4
0によって指定される参照ラインバッファメモリ6のア
ドレスに格納し、現在の処理ラインの参照ラインデータ
をアドレス部40のよって指定される参照ラインバッフ
ァメモリ6のアドレスから読み出す。The data input/output section 42 receives the image data from the generation/combination section 18 in the decompression processing mode, and the image data from the decoding processing section 12 in the compression processing mode.
The reference line data of the current processing line is read from the address of the reference line buffer memory 6 specified by the address section 40.
圧縮伸長処理制御部4は、メインシーケンサ7と、解読
処理部サブシーケンサ8と、および生成処理部サブシー
ケンサ9とからなる。メインシーケンサ7は、LSI内
部の構成物の全体を制御し、また、図示されない外部制
御装置とコマンド/ステータスを交換する。その内部に
は、処理されるラインが1次元であるか2次元であるか
を示すためのタグフリツテフロツf(TAGフリップフ
ロッグ、図示せず)と、処理されるランの色が白か黒か
を示す色制御フリップフロラ!(FBLKDフリツプフ
ロツプ、図示せず)等のフリツプフロツプを内蔵する。The compression/expansion processing control section 4 includes a main sequencer 7, a decoding processing section subsequencer 8, and a generation processing section subsequencer 9. The main sequencer 7 controls all of the components inside the LSI, and also exchanges commands/status with an external control device (not shown). Inside it is a TAG flip-frog (not shown) to indicate whether the line to be processed is one-dimensional or two-dimensional, and whether the color of the run to be processed is white or black. Color control flip flora to show! (FBLKD flip-flop, not shown) or the like is built-in.
解読処理部サブシーケンサ8は、解読処理部12の動作
を制御する。また、生成処理部サブシーケンサ9は、生
成処理部14の動作を制御する。The decoding processing section subsequencer 8 controls the operation of the decoding processing section 12. Further, the generation processing section sub-sequencer 9 controls the operation of the generation processing section 14.
以下に、各部の構成を詳細に説明する。The configuration of each part will be explained in detail below.
最初に第2図を参照して、解読処理部12の構成を詳細
に説明する。First, the configuration of the decoding processing section 12 will be explained in detail with reference to FIG.
2値データRDINOO−07がデータA1として解読
処理部12にバイト単位で入力される。Binary data RDINOO-07 is input in byte units to the decoding processing unit 12 as data A1.
このデータRDINOO−07は、伸長処理モードでは
コードデータであり、非圧縮処理モードと圧縮処理モー
ドではイメージデータである。レジスタRDT1102
は、3バイトのデータ長を有するレジスタである。レジ
スタRDTIJ02は、制御部4からの制御信号に従っ
て、保持されているデータを、データRDTIO8−1
5がデータRDT100−07となるように、またデー
タRDT11B−23がデータRDTIO8−15とな
るようにバイト単位でLSB方向(左方向)にシフトす
る。その後、データRDINOO−07をデータRDT
116−23としてラッチする。This data RDINOO-07 is code data in the expansion processing mode, and is image data in the non-compression processing mode and the compression processing mode. Register RDT1102
is a register having a data length of 3 bytes. Register RDTIJ02 transfers the held data to data RDTIO8-1 according to the control signal from control unit 4.
5 becomes data RDT100-07, and data RDT11B-23 becomes data RDTIO8-15, byte by byte in the LSB direction (left direction). After that, data RDINOO-07 is transferred to data RDT
Latch as 116-23.
圧縮処理モードでは、保持されているデータRDT10
0−07は、次ぎの圧縮処理ラインのための参照ライン
データとして使用するために、データA2としてバッフ
ァメモリ制御部16を介して参照ラインバッファメモリ
6に格納される。データR1)TIO9−23はファネ
ルンフタJ04に出力される。In compression processing mode, the retained data RDT10
0-07 is stored in the reference line buffer memory 6 via the buffer memory control unit 16 as data A2 to be used as reference line data for the next compression processing line. Data R1) TIO9-23 is output to the funnel lid J04.
ファネルシフタ104には、解読ポインタ用のレージス
タRBPP11eから解読ポインタデータRBPPO2
−00が出力されている。ファネルνフタ104は、解
読IインタデータRBPP02−00に従って選択され
た1バイトのデータ5)ITDOO−07を出力する。The funnel shifter 104 receives decryption pointer data RBPPO2 from a decryption pointer register RBPP11e.
-00 is output. The funnel ν lid 104 outputs 1-byte data 5) ITDOO-07 selected according to the decoded I interdata RBPP02-00.
例えば、レジスタ116からの解読IインタデータRB
PPO2−〇〇がI3”(011)であるとき、ファネ
ルνフタ104に入力されるデータRD’l”l09−
23のうち12−19ビット部分が選択され、データ5
HTDOO−07として出力される。レジスタRDT1
102とファネルνフタ104とは、処理データの選択
回路として働く。For example, decoding I interdata RB from register 116
When PPO2-〇〇 is I3'' (011), data RD'l''l09- is input to the funnel ν lid 104.
12-19 bits out of 23 are selected and data 5
Output as HTDOO-07. Register RDT1
102 and the funnel ν lid 104 function as a processing data selection circuit.
ファネルシフタ104から出力されるデータ5HTDO
Q−07は1色反転回路106に供給される。色反転回
路106は8個のイクスクルーνプオアゲート(図示せ
ず)からなる。各イクスクルーシブオアゲートの一方の
入力端子には制御部4からの色制御データM1が供給さ
れている。その他方の入力端子には、それぞれファネル
シフタ104からのデータ8HTDOO−07のビット
データが供給されている。このようにして、色反転回路
106は、制御部4からの色制御信号M1に従うて、伸
長処理モードと非圧縮処理モードでは、入力されるデー
タ5HTDOO−07を素通しし、圧縮処理モードでは
、入力されるイメージデータの色を1色変化の方向が白
から黒の方向に統一されるように反転する。色反転回路
106から出力されるデータDTISO6’−07は、
データA3として変換部32に供給されると共に、セレ
クタ110とマスクゲート108に供給される。Data 5HTDO output from funnel shifter 104
Q-07 is supplied to the one color inversion circuit 106. The color inversion circuit 106 consists of eight exclusive ν drop-or gates (not shown). Color control data M1 from the control section 4 is supplied to one input terminal of each exclusive OR gate. Bit data of data 8HTDOO-07 from the funnel shifter 104 is supplied to the other input terminals. In this way, in accordance with the color control signal M1 from the control unit 4, the color inversion circuit 106 passes the input data 5HTDOO-07 in the decompression processing mode and the non-compression processing mode, and passes the input data 5HTDOO-07 in the compression processing mode. The colors of the image data to be displayed are inverted so that the direction of one color change is unified from white to black. The data DTISO6'-07 output from the color inversion circuit 106 is
The data is supplied as data A3 to the converter 32 and also to the selector 110 and mask gate 108.
マスクゲート108は、入力ゲータDTIS00−07
に従って、マスクデータを発生する。The mask gate 108 is connected to the input gate DTIS00-07.
Generate mask data according to the following.
マスクゲートJOBは、デコーダROMz J Jで使
用される記憶領域を削減するために、解読データのうち
意味のない部分に所定の数のビットデータを発生する。The mask gate JOB generates a predetermined number of bit data in meaningless portions of the decoded data in order to reduce the storage area used in the decoder ROMzJJ.
マスクデータはセレクタ110に供給される、
セレクタ110にはデータRD8QO4−02が制御部
4からデータM3として供給されている。The mask data is supplied to the selector 110. Data RD8QO4-02 is supplied to the selector 110 from the control section 4 as data M3.
このデータRDSQO4−02は、伸長処理モードと非
圧縮処理モードではデコーダROM112において次ぎ
に参照されるべきテーブルを指定するための制御データ
であり一、M縮処理モードでは(111)である。セレ
クタ110には、また制御部4からデータDNDPOO
−07がデータM2として供給されている。このデータ
DNDP00−07は通常は〔OO〕である。圧縮処理
モードの処理ラインの終端において、終端ランの右側に
仮想の変化点を補うために、データDNDP00−07
Fi終端ランの右側の1ビツトだけが11”となる。This data RDSQO4-02 is control data for specifying the next table to be referred to in the decoder ROM 112 in the decompression processing mode and non-compression processing mode, and is (111) in the M compression processing mode. The selector 110 also receives data DNDPOO from the control unit 4.
-07 is supplied as data M2. This data DNDP00-07 is normally [OO]. At the end of the processing line in compression processing mode, data DNDP00-07 is added to the right side of the end run to compensate for the virtual change point.
Only one bit on the right side of the Fi termination run is 11".
さらに、セレクタ110には、制御部4から制御データ
FHP2NDがデータM20として供給されている。こ
の制御データFHP2NDは1次元符号化方式、および
2次元符号化方式の最初の@H″コードに対しては′″
O”であり、2次元符号化方式の2番目のH”コードに
対しては′″1″である。Further, control data FHP2ND is supplied from the control section 4 to the selector 110 as data M20. This control data FHP2ND is ''' for the first @H'' code of the one-dimensional encoding system and the two-dimensional encoding system.
O'', and ``1'' for the second H'' code in the two-dimensional encoding system.
伸長処理モードでは、色反転回路106からのデータD
TISOO−07とマスクゲート108からのマスクデ
ータとから合成されたデータと、データRDSQO4−
02と、データF’HP 2NDとからアドレスデータ
DRMAII−00が形成され、デコーダROMxxx
に供給される。圧縮処理モードでは、合成されたデータ
はさらにデータDNDPO°0−07と論理和がとられ
、データRD8Qo4−02と共にアドレスデータDR
MAI参−00としてデコーダROMJ J zに供給
される。マスクゲート108とセレクタ110は解読ア
ドレス発生回路として働く。In the decompression processing mode, data D from the color inversion circuit 106
Data synthesized from TISOO-07 and mask data from mask gate 108 and data RDSQO4-
Address data DRMAII-00 is formed from 02 and data F'HP 2ND, and the address data DRMAII-00 is generated from decoder ROMxxx
supplied to In the compression processing mode, the synthesized data is further logically summed with the data DNDPO°0-07, and the data RD8Qo4-02 is combined with the address data DR.
It is supplied to the decoder ROMJJz as MAI reference-00. Mask gate 108 and selector 110 function as a decoding address generation circuit.
デコーダROMI 12は、複数のテーブルを有してい
て、入力されるアドレスデータD RMA1會−00に
従って、12ビツトのデータDROMll−00を出力
する。デコーダROM112に含まれるテーブルは、白
ラン1次元コードを解読するための1次元臼1コードテ
ーブル(白A)と1次元臼2コードテーブル(白B)と
、黒ラン1次元コードを解読するための1次元具1コー
ドテーブル(黒人)と1次元黒2コードテーブル(黒B
)と1次元点3コードテーブル(黒C)と、垂直モード
コードとバスモートコ−トド水平モードの識別コードを
解読するための2次元コードテーブルと、非圧縮モード
終了コードを含む非圧縮モードコードとフィルスキップ
コードを解読するための非圧縮モードコードテーブルと
、および。The decoder ROMI 12 has a plurality of tables and outputs 12-bit data DROMll-00 according to the input address data DRMAl-00. The tables included in the decoder ROM 112 are a one-dimensional die 1 code table (white A) for decoding the white run one-dimensional code, a one-dimensional die two code table (white B), and a one-dimensional die two code table (white B) for decoding the black run one-dimensional code. 1-dimensional tool 1 code table (black) and 1-dimensional black 2 code table (black B
), one-dimensional point 3 code table (black C), two-dimensional code table for decoding vertical mode code and bus mode code horizontal mode identification code, uncompressed mode code including uncompressed mode end code and filter. An uncompressed mode code table for decoding skip codes, and.
伸長処理モードでEOLコードを解読し、圧縮処理モー
ドでイメージデータを解読するための特殊コードテーブ
ルである。This is a special code table for decoding EOL codes in decompression processing mode and decoding image data in compression processing mode.
1次元臼1コードテーブル(白A)には、2つのコード
を一度に解読するための表も含まれている。The one-dimensional mortar 1 code table (white A) also includes a table for decoding two codes at once.
テーブル白人、白B、あるいは2次元コードテーブルと
テーブル黒Bとkよシ非圧縮モード開始コードとフィル
スキップコードも解読されることができる。特殊コード
テーブルはページの始まりで、BOLコードを解読する
ためにも使用される。Table white, white B, or two-dimensional code table and table black B and k, uncompressed mode start code and fill skip code can also be decoded. A special code table is also used to decode the BOL code at the beginning of the page.
データDROMO5−00には、データA5として、伸
長処理モードと非圧縮処理モードでは解読されたコード
データのランレングスが出力され、圧縮モードでは入力
されたイメージデータの1バイト未満のランレングスが
出力される。また、伸長処理モードで、ランの短い2つ
のコードを一度に解読したときには、閉6図に示される
ように、DROMO5−03にはイメージパターンが、
DROMO2−00には、イメージ長が出力される。In data DROMO5-00, the run length of the decoded code data is output as data A5 in decompression processing mode and non-compression processing mode, and the run length of less than 1 byte of input image data is output in compression mode. Ru. In addition, when two codes with short runs are decoded at once in the decompression processing mode, the image pattern is stored in the DROMO5-03 as shown in Figure 6.
The image length is output to the DROMO2-00.
データDROMO5−00は、伸長モードと非圧縮モー
ドではカウンタ部30に出力され、圧縮モードではラン
レングス算出部38に出力される。Data DROMO5-00 is output to the counter section 30 in the decompression mode and uncompressed mode, and is output to the run length calculation section 38 in the compression mode.
ランの短い2つのコードの伸長処理モードでは2ラン生
成回路250にデータDROMO5−03が出力される
。2ラン生成回路250は、第7図に示すように構成さ
れ、入力データDROMO5−03に従ってデータDC
100−07を発生する。 即ちf −夕DROMO4
−03はDCIO2−03となるeDcIooは、DC
IOIと同様DROMO5と同じとなる。DCIO4−
07はDROMO5をイyパー1250−1で反転した
値となる。In the decompression processing mode for two short-run codes, data DROMO5-03 is output to the two-run generation circuit 250. The 2-run generation circuit 250 is configured as shown in FIG.
100-07 is generated. That is, f - evening DROMO4
-03 is DCIO2-03 eDcIoo is DC
It is the same as DROMO5 as well as IOI. DCIO4-
07 is the value obtained by inverting DROMO5 with IPer 1250-1.
データDROMO8−06には、データA7として、伸
長処理モードと非圧縮処理モードでは【(解読されたコ
ードデータ)−1)を示すデータが出力され、圧縮処理
モードでは((処理されたイメージデータ)−1)を示
すデータが出力される。データDROMO8−OGは、
加算器122に出力されると共に、圧縮処理モードでは
色変化点検出部36に出力される。Data indicating [(decoded code data) - 1) in the expansion processing mode and non-compression processing mode is output as data A7 to the data DROMO8-06, and in the compression processing mode ((processed image data) -1) is output. The data DROMO8-OG is
It is output to the adder 122, and also to the color change point detection section 36 in the compression processing mode.
データDROMII−09には、データA4として、次
の状態を指定するための次状態データが出力される。デ
ータDROMII−09とビットDROMosとは、圧
縮処理モードでは、使用されない。Next state data for specifying the next state is output as data A4 to data DROMII-09. Data DROMII-09 and bit DROMos are not used in compression processing mode.
セレクタ118、レジスタRPXLII9は、圧縮処理
モードにおいて使用され、伸長処理そ一ドおよび非圧縮
処理モードでは使用されない。The selector 118 and register RPXLII9 are used in the compression processing mode and are not used in the decompression processing mode or the non-compression processing mode.
セレクタ120は、制御部10からの制御信号に従って
、伸長処理モードではRBPPO2−00を選択する。The selector 120 selects RBPPO2-00 in the decompression processing mode according to a control signal from the control unit 10.
選択されたデータRBILO2−00は加算器122に
出力される。The selected data RBILO2-00 is output to adder 122.
加算器112には、デコーダROMI 12からのデー
タDI?0M06−08と、セレクタ120からのデー
タRBILO2−00が供給されていて、それらのデー
タが加算される。その加算結果にさらに1が加算され、
最終的な加算結果ABPpo3−00が得られる。即ち
1次式
%式%
が、加算器122で求められる。加算結果ABPPO2
−00は、セレクタ114に供給される。The adder 112 receives data DI? from the decoder ROMI 12. 0M06-08 and data RBILO2-00 from the selector 120 are supplied, and these data are added. 1 is further added to the addition result,
A final addition result ABPpo3-00 is obtained. That is, the linear expression % expression % is obtained by the adder 122. Addition result ABPPO2
-00 is supplied to selector 114.
また、圧縮処理モードでパステストが実行された結果、
1次元符号化を行なうことになったときは、データAR
PPO2−00は、データA6として変換部32に供給
される。データABPPO3−OOの第3ピツトABP
PQ3が、′1”であるときは、1バイト分の2値デー
タの解読処理が終了し九ことを意味し、データA6によ
って制御部4に知らされる。とれによシ、レジスタRD
T 1102に保持されているデータは、バイト単位で
シフトされ、新しいバイトデータA1がRDT116−
23としてラッチされる。Also, as a result of a path test executed in compression processing mode,
When it is decided to perform one-dimensional encoding, the data AR
PPO2-00 is supplied to the conversion unit 32 as data A6. 3rd pit ABP of data ABPPO3-OO
When PQ3 is '1', it means that the decoding process of 1 byte of binary data has been completed, and this is notified to the control unit 4 by data A6.
The data held in T 1102 is shifted byte by byte, and the new byte data A1 is transferred to RDT 116-
It is latched as 23.
セレクタ114は、制御部4からの制御信号に従って、
伸長処理モードではデータABPP 02−OOを選択
し、圧縮処理上−ドではデータE3としてのデータDB
PAO2−00を選択する。In accordance with the control signal from the control unit 4, the selector 114
In decompression processing mode, data ABPP 02-OO is selected, and in compression processing mode, data DB as data E3 is selected.
Select PAO2-00.
但し、伸長処理モードで本、初期値を設定するときはデ
ータDBPAO2−00を選択する。セレクタ114か
らの出力はレジスタRBPP116に入力されて保持さ
れる。レジスタRBPP116は、保持されているデー
タRBPPO2−00をセレクタ120に出力すると共
に、バレルシフタ104に解読ポインタデータとして出
力する。セレクタ114と、レジスタRBPP IJ
gと、加算器122よりなる回路は解読ポインタデータ
保持回路として働く。However, when setting the initial value in the decompression processing mode, data DBPAO2-00 is selected. The output from selector 114 is input to and held in register RBPP116. Register RBPP116 outputs the held data RBPPO2-00 to selector 120 and also outputs it to barrel shifter 104 as decoding pointer data. Selector 114 and register RBPP IJ
The circuit consisting of g and adder 122 functions as a decoding pointer data holding circuit.
次ぎに第3図を参照して、カウンタ部30の構成につい
て説明する。Next, the configuration of the counter section 30 will be explained with reference to FIG.
セレクfi 124FCは、デコー1tROMI J
2からのデータA5と、加算器130からの出力データ
ANLCO8−00と、カウンタRNLCzzetから
の出力の一部RNLCO2−00が入力されている。ま
た、データ”2556”が予めセットされている。制御
部4からの制御信号に従って、それらの入力データから
出力データDNLGI 1−00が選択される。すなわ
ち、伸長処理モードにおいて、メイクアップコードが解
読されたときは、11−06ビツト部分にデータDRO
MO5−〇〇がセットされ、os−oo−ビツト分に′
0″がセットされたデータDNLC11−o。Select fi 124FC is deco 1tROMI J
2, output data ANLCO8-00 from the adder 130, and part of the output RNLCO2-00 from the counter RNLCzzet are input. Further, data "2556" is set in advance. According to a control signal from the control unit 4, output data DNLGI 1-00 are selected from these input data. That is, in decompression processing mode, when the makeup code is decoded, data DRO is stored in the 11-06 bit part.
MO5-〇〇 is set and os-oo-bit is set.
Data DNLC11-o set to 0''.
が選択される。ターiネイトコードが解読されたとき忙
は、11−06ピツト部分にデータ″′O”がセットさ
れ、05−00ピット部分にデータDROMO5−00
がセットされたデータD N L C11−00が選択
される。解読結果に従って、イメージデータが生成され
ているときは、11−03ビット部分に加算器130の
出力ANLCO8−00がセットされ、02−00ビッ
ト部分尤データRNLCO2−00がセットされたデー
タDNLCII−00が選択される。さらに、圧縮処理
モードでは、データ″’2556’″
(1000111111100)がデータDNLC11
−00として選択される。is selected. When the target code is decoded, data "'O" is set in the 11-06 pit part, and data DROMO5-00 is set in the 05-00 pit part.
The data DNLC11-00 in which is set is selected. When image data is generated according to the decoding result, the output ANLCO8-00 of the adder 130 is set in the 11-03 bit part, and the data DNLCII-00 is set in the 02-00 bit part likelihood data RNLCO2-00. is selected. Furthermore, in the compression processing mode, the data "'2556'" (1000111111100) is the data DNLC11
-00.
データDNLCI 1−00はレジスタRNL、C12
6にラッチされる。データRNLCII−00のうちデ
ータRNLCO3−00はデータB3としてランレング
ス算出部38IC出力される。データB3のうちデータ
RNLCO2−00はセレクタ124に戻される61バ
イト分のイメージデータが生成されたとき、制御部4か
らの制御信号に従って、データRNLCI 1−03は
加算器130に出力きれ、データ″′−1”と加算され
、すなわち、1”だけ引算される。加算結果ANLCo
s−ooは、セレクタ124に戻されると同時K、デー
タB2としてセレクタ146に出力される。データRN
LCII−03はコンパレータ128に出力される。コ
ンパレータ128の他の端子にはデータ@0”(000
000000)が入力されておシ、データRNLC11
−03はデータ″O”と比較される。これにより伸長処
理モードにおいて、バイト単位でのイメージデータの生
成処理が終了したかどうかが判定される。データRNL
CII−03が10”と等しくなったとき、そのことが
データB4によって制御部4に知らされる。セレクタ1
24とレジスタ126と加算器130とからなる回路は
カウンタ回路として働く。Data DNLCI 1-00 is register RNL, C12
It is latched to 6. Of the data RNLCII-00, data RNLCO3-00 is outputted as data B3 to the run length calculation unit 38IC. Data RNLCO2-00 of data B3 is returned to selector 124. When 61 bytes of image data is generated, data RNLCI1-03 is output to adder 130 according to a control signal from control unit 4, and data `` '-1'' is added, that is, 1'' is subtracted. Addition result ANLCo
When s-oo is returned to the selector 124, it is simultaneously outputted to the selector 146 as K and data B2. Data RN
LCII-03 is output to comparator 128. The other terminal of the comparator 128 has data @0” (000
000000) is input, the data RNLC11
-03 is compared with data "O". Thereby, in the decompression processing mode, it is determined whether or not the image data generation processing in units of bytes has been completed. Data RNL
When CII-03 becomes equal to 10'', this is notified to the control unit 4 by data B4.Selector 1
24, register 126, and adder 130 function as a counter circuit.
次に第4図を参照して、焚換部32の構成について説明
する。Next, with reference to FIG. 4, the configuration of the refueling section 32 will be explained.
セレクタ146とレジスタRNLGJ 4 gとコンパ
レータ150とセレクタ156とからなる回路は圧、線
処理モードで1次元コードを発生するための、およびセ
レクタ152とレジスタ154とセレクタ156とから
なる回路は、圧縮処理モードで2次元コードを発生する
ための生成アドレス発生回路として働く。A circuit consisting of a selector 146, a register RNLGJ4g, a comparator 150, and a selector 156 is used for generating a one-dimensional code in pressure and line processing modes, and a circuit consisting of a selector 152, a register 154, and a selector 156 is used for compression processing. It works as a generation address generation circuit for generating a two-dimensional code in mode.
エンコーダROM15Bは、セレクタ156からの出力
であるアドレスデータERMAO8−00を入力して、
データEROMIO−00を出力する。データEROM
O7−00部分には、符号化コードが出力され、セレク
タ160に供給される。The encoder ROM 15B inputs address data ERMAO8-00, which is the output from the selector 156, and
Output data EROMIO-00. Data EROM
The encoded code is output to the O7-00 portion and supplied to the selector 160.
データEROMIO−08部分には、データEROMO
7−00として出力された符号化コードの長さが、−1
″された形でデータC3として出力される。セレクタ2
52には解読処理部12から色反転回路106の出力と
してのデータA3と。Data EROMIO-08 part contains data EROMIO
The length of the encoded code output as 7-00 is -1
" is output as data C3.Selector 2
52, data A3 as the output of the color inversion circuit 106 from the decoding processing section 12;
2ラン生成回路250の出力としてのデータA8が供給
されている。制御部イからの制御信号に従りて選択され
たデータはレジスタRPAT162にラッチされる。デ
ータA3としてのデータDTI800−07は非圧縮モ
ードで選択される。データA8としてのデータDC10
0−07は短いランの2;−ド伸長処理において選択さ
れる。Data A8 is supplied as the output of the 2-run generation circuit 250. The data selected according to the control signal from the control unit A is latched into the register RPAT162. Data DTI800-07 as data A3 is selected in uncompressed mode. Data DC10 as data A8
0-07 is selected in the short run 2;-de expansion process.
レジスタRPATJg、?は8ビツトのデータ長を有し
、セレクタ252の出力を入力してセレクタ160に出
力する。このレジスタ162は非圧縮処理モードの時と
、ビットシフトそ−ドの時と。Register RPATJg,? has a data length of 8 bits, and inputs the output of selector 252 and outputs it to selector 160. This register 162 is used in the non-compression processing mode and in the bit shift mode.
および短いランの伸長処理の時に使用される。and used during short run decompression processing.
セレクタ1601Cは、レジスタRPATJ 62から
のデータRPATO7−00と、色変化点検出部36か
らのデータDRENIO−03と、および、エンコーダ
ROMxssからのデータEROMO7−00が供給さ
れてい石。また、データ(11111111”)とデー
タ(00000000)がセットされている。The selector 1601C is supplied with data RPATO7-00 from the register RPATJ 62, data DRENIO-03 from the color change point detection section 36, and data EROMO7-00 from the encoder ROMxss. Also, data (11111111'') and data (00000000) are set.
伸長処理モードでは、制御部4のフリクグフロツ7’F
’BLKDKよって現在指定されている色に従って、デ
ータ(11111111)あるいはデータ(00000
000’)が選択される。圧縮処理モードでは、データ
FROMO7−00が選択される。In the decompression processing mode, the control section 4's flicker float 7'F
'Data (11111111) or data (00000) according to the color currently specified by BLKDK.
000') is selected. In the compression processing mode, data FROM 7-00 is selected.
非圧縮処理そ−ド、短いランの2つのコードの伸長処理
モード、およびビットシフトモードでは、データRPA
TO7−00が選択される。エラー処理モードではデー
タDRENIQ Q3が選択される。セレクタ160
は、制御部4からの制御信号に従って選択されたデータ
ECDPO7−00をデータC1として出力する。In uncompressed processing mode, short run two code decompression processing mode, and bit shift mode, data RPA
TO7-00 is selected. In error handling mode, data DRENIQ Q3 is selected. selector 160
outputs the data ECDPO7-00 selected according to the control signal from the control unit 4 as data C1.
次忙第5図を参照して、結合部34の構成について説明
する。The configuration of the coupling portion 34 will be explained with reference to FIG. 5.
セレクタ160から出力されたデータECDP07−0
0は、バレルシフタ8HTGz 64に入力すれる。バ
レルシフタ8HTGJ 64には生成fインク用のレジ
スタRBPQ1y6から生成ポインタデータRBPQO
2−00が出力されている。バレルシフタ164は、そ
の生成IインタデータRBPQO2−00に従って、入
力されたデータを回転レフトする。M H方式、MR方
式、および、M M R方式における伸長処理モードに
おいては、入力されるデータは全て(0)か(1)のバ
イトデータであり1回転シフトしてもしなくても同じで
ある。しかし、圧縮処理モード、非圧縮処理モード、ビ
ットシフトモード、およびエラー処理モードでは、入力
データを回転シフトすることによシ最大(2バイト−1
)長までの2値データの結合が1生成処理ステツプで処
理されることができる。Data ECDP07-0 output from selector 160
0 is input to barrel shifter 8HTGz 64. Barrel shifter 8HTGJ 64 receives generated pointer data RBPQO from register RBPQ1y6 for generated f ink.
2-00 is output. The barrel shifter 164 rotates the input data to the left according to the generated I interdata RBPQO2-00. In the decompression processing modes of the MH method, MR method, and MMR method, all input data is byte data of (0) or (1), and it is the same whether or not it is shifted by one rotation. . However, in compressed processing mode, uncompressed processing mode, bit shift mode, and error processing mode, the maximum
) can be processed in one generation processing step.
例えば、生成ポインタデータが@3 ”(011)であ
り、バレルシフタ8HTG1t; aVc入力されたデ
ータが(01001110)であるとき、出力データ5
HTG07−00は、(11001001)となる。バ
レルシフタ5HTG164からの出力8HTGO7−0
0は、レジスタRODT 1g gの15−08ピット
部分と、結合用のセレクタBPCKJ s gに供給さ
れる。For example, when the generated pointer data is @3'' (011) and the barrel shifter 8HTG1t; aVc input data is (01001110), the output data 5
HTG07-00 becomes (11001001). Output from barrel shifter 5HTG164 8HTGO7-0
0 is supplied to the 15-08 pit portion of the register RODT 1g g and the selector BPCKJ s g for coupling.
セレクタ17訃は、レジスタRODT168に保持され
ているデータRODTO7−00とRODT15−08
のうちいずれかを、制御部4からの制御信号に従って選
択的に出力する。直前の生成処理ステップにおいて生成
が完了された2値データが、1バイト長以上であるとき
はデータRODT15−08が選択され、生成が完了さ
れた2値データが1バイト長未満であるときはデータR
ODTos−ooが選択される。選択されたバイトデー
タはデータBP8LO−07としてセレクタ166に出
力される。The selector 17 selects the data RODTO7-00 and RODT15-08 held in the register RODT168.
One of them is selectively output according to a control signal from the control section 4. Data RODT15-08 is selected when the binary data whose generation was completed in the previous generation process step is 1 byte or more, and data RODT15-08 is selected when the binary data whose generation was completed is less than 1 byte long. R
ODTos-oo is selected. The selected byte data is output to the selector 166 as data BP8LO-07.
セレクタ166は、バレルシフタ3HTG164からの
出力5HTGO7−00と、セレクタ170からの出力
データBPSLO07を入力する。The selector 166 receives the output 5HTGO7-00 from the barrel shifter 3HTG164 and the output data BPSLO07 from the selector 170.
また、バレルシフタ164と同様に、同じ生成Iインタ
データがレジスタRBPQJ y 6から供給されてい
る。セレクタ166は、その生成−インタデータに従っ
て、入力データを結合し、結合された8ビツトのデータ
RPCKOO−07をレジスタRODTx e sの0
7−00ビット部分に出力する。Also, like the barrel shifter 164, the same generated I inter data is supplied from the register RBPQJ y 6. The selector 166 combines the input data according to the generated interdata, and stores the combined 8-bit data RPCKOO-07 as 0 in the register RODTxes.
Output to bits 7-00.
レジスタRODT J s sは、データROD’l’
07−00とデータRODT15−08をセレクタ17
0に出力する。データRODTO7−00内に、2値デ
ータの生成が完了しているときには、データRODTO
7−00は、伸長処理モードにおいて、次の参照ライン
データとして使用するために、データD1としてバッフ
ァメモリ制御HJ16に出力される。また、データRO
DTO7−00は、出力レジスタROIJT172を介
してデータD2として外部に出力される。Register RODT Jss is data ROD'l'
Selector 17 selects 07-00 and data RODT15-08.
Output to 0. When the generation of binary data is completed in data RODTO7-00, data RODTO
7-00 is output to the buffer memory control HJ16 as data D1 in order to be used as the next reference line data in the decompression processing mode. Also, data RO
DTO7-00 is outputted to the outside as data D2 via output register ROIJT172.
片レルνフタ8HTGz t; 4とセレクタEPCK
166とレジスタRODTzg8とセレクタ110とか
らなる回路はホールドループ回路として働く。One side ν lid 8HTGz t; 4 and selector EPCK
166, register RODTzg8, and selector 110 functions as a hold loop circuit.
加算器17Bには、エンコーダROMI j &からの
データC3とレジスタRBPQ17 gの生成ポインタ
データRBPQO2−00が入力されている。The data C3 from the encoder ROMI j & and the generated pointer data RBPQO2-00 of the register RBPQ17g are input to the adder 17B.
セレクタ124には、データDROMO2−00の値に
従って得られた色変化点検出部36からデータE3とし
てデータDBPAO2−00と、加算器178からのデ
ータABPQO2−00が入力されている。また、デー
タ”0”が予めセットされている。伸長処理モードとビ
ットシフトモードのときは、制御部4からの制御信号に
従ってデータDBPAO2−00が選択される。また、
圧縮処理モードのときは、データABPQO2−00が
選択される。また、初期状態と、エラー処理モードでは
、データ10″が選択される。選択されたデータはレジ
スタRBPQz 7 eに出力される。The selector 124 receives data DBPAO2-00 as data E3 from the color change point detection unit 36 obtained according to the value of data DROMO2-00, and data ABPQO2-00 from the adder 178. Further, data "0" is set in advance. In the decompression processing mode and bit shift mode, data DBPAO2-00 is selected according to a control signal from the control section 4. Also,
In the compression processing mode, data ABPQO2-00 is selected. Further, in the initial state and in the error processing mode, data 10'' is selected.The selected data is output to the register RBPQz7e.
このデータRBPQO2−ooにより、レジスタROD
Tf#8の中でイメージ生成の終了しているビット位置
が判明する。With this data RBPQO2-oo, register ROD
The bit position in Tf#8 where image generation has ended is found.
レジスタRBPQ17 gは、セレクタ124からのデ
ータを保持し、制御部4からの制御信号に従って、バレ
ルシフタ5HTG164とセレクタEPCK1e eに
生成デインタデータとして出力する。加算器178とセ
レクタ174とレジスタ176とは、生成?インタデー
タ保持回路として働く。The register RBPQ17g holds data from the selector 124 and outputs it as generated deinterface data to the barrel shifter 5HTG164 and the selector EPCK1e in accordance with a control signal from the control unit 4. The adder 178, selector 174, and register 176 are generated? Works as an interdata holding circuit.
次に本発明による圧縮伸長処理装置の動作を説明する。Next, the operation of the compression/expansion processing apparatus according to the present invention will be explained.
最初に解読処理部12の動作を説明する。First, the operation of the decoding processing section 12 will be explained.
処理されるべき2値データがレジスタ102に入力され
る。このとき、レジスタ102に既忙保持されているデ
ータは左方向に・々イト単位でシフトされる。レジスタ
RDT工102に保持されているデータのうちRDTI
O9−23がファネルシフタ104に入力される。ファ
ネルシフタ104はレジスタ116からの解読ヂインタ
データに従りて選択されたデータ5HTDOO−07を
出力する。Binary data to be processed is input into register 102 . At this time, the data currently held in the register 102 is shifted to the left in units of bytes. RDTI of the data held in the register RDT 102
O9-23 is input to the funnel shifter 104. Funnel shifter 104 outputs selected data 5HTDOO-07 according to the decoded interdata from register 116.
データ8HT1)00−07は、色反転回路106を素
通ししてセレクタJ 10&C供給される。セレクタ1
10には制御部4かも制御データRDSQ04−02と
F HP 2 N Dが供給されている。また、マスク
データ4マスクゲート108から供給されている。セレ
クタ110は、制御部4からの制御信号に従って、それ
らの入力データからアドレスデータDRMAII−00
を作成し、デコーダROM112に供給する。The data 8HT1)00-07 passes through the color inversion circuit 106 and is supplied to the selector J10&C. Selector 1
10 is supplied with control data RDSQ04-02 and FHP2ND from the control unit 4. Further, mask data 4 is supplied from the mask gate 108. The selector 110 selects address data DRMAII-00 from these input data according to the control signal from the control unit 4.
is created and supplied to the decoder ROM 112.
デコーダROMz J xから出力されるDROMll
−00のうち、データDROMII−09は次状態デー
タであシ、制御部4に送られる。この次状態データは、
次に参照されるべきテーブルを指定するため等に使用さ
れる・データDROM08−06には(コード長−1)
を示すデータが出力される。このコードレングスデータ
は加算器122と色変化点検出部36に供給される。デ
ータDROMO5−00には解読されたコードのランレ
ングスデータが出力される。以上は通常の出力フォーマ
ットであるが、本発明の短いランの伸長処理モードにお
ける出力フォーマットを第6図に示す。ピット11−0
9は1111”であり、これが1次元コード解読状態で
現われた場合には、複数イメージで示すワードと解釈す
る。(2次元コード解読状態での”111”は従来通り
’H”)。DROMll output from decoder ROMz J x
-00, data DROMII-09 is next state data and is sent to the control unit 4. This next state data is
Used to specify the next table to be referenced, etc. - For data DROM08-06 (code length - 1)
Data indicating . This code length data is supplied to the adder 122 and the color change point detection section 36. Run length data of the decoded code is output to data DROMO5-00. Although the above is a normal output format, the output format in the short run decompression processing mode of the present invention is shown in FIG. Pit 11-0
9 is 1111", and when this appears in the one-dimensional code decoding state, it is interpreted as a word shown by multiple images. ("111" in the two-dimensional code decoding state is 'H' as before).
−〇〇は、2つのランのラン長の和を示す。ピッ)05
−03の3ビツトでイメージデータを表わす。−〇〇 indicates the sum of the run lengths of two runs. Beep) 05
-03 represents image data.
加算器122とレジスタRBPP116によって構成さ
れる解読?インタデータ保持回路はつぎのように動作す
る。加算器122は、2つの入力を加算し、その加算結
果にさらに+1する。この加算結果1(BPPO3−0
0のうち、RBPP02−00はセレクタ114を介し
てレジスタRBPP116の新たな指示値となる。The decryption consisting of adder 122 and register RBPP 116? The interdata holding circuit operates as follows. Adder 122 adds the two inputs and adds +1 to the addition result. This addition result 1 (BPPO3-0
0, RBPP02-00 becomes a new instruction value of the register RBPP116 via the selector 114.
デコーダROMからのデータA5としてのランレングス
データは、セレクタ124を介してレジスタRNLCI
26にラッチされる。このとき、メイクアップコードに
対するランレングスデータt’1ll−06ビツト部分
にラッチされ、ターミネイトコードと2次元コードに対
するランレングスデータは05−00ピット部分にラッ
チされる。The run length data as data A5 from the decoder ROM is transferred to the register RNLCI via the selector 124.
26. At this time, run length data for the make-up code is latched in the t'1ll-06 bit part, and run-length data for the termination code and two-dimensional code is latched in the 05-00 pit part.
レジスタRNLC226に保持されているランレングス
データは1バイト分のイメージデータが生成されるたび
に′1″だけ、11−03ビット部分からデクリメント
される。デクリメントされた値は′0”と比較され、当
該ランレングスデータに対するバイト単位のイメージデ
ータの生成が終了したかどうかが判定される。データR
NLC11−03が0”と等しくなったとき、データB
4によって制御部4に知らされる。データDNLCII
−00のうち、データRNLCO2−00がセレクタ1
24にデータB3によって戻される。The run length data held in the register RNLC226 is decremented by '1' from the 11-03 bit part every time one byte of image data is generated.The decremented value is compared with '0', It is determined whether generation of image data in units of bytes for the run-length data has been completed. Data R
When NLC11-03 becomes equal to 0'', data B
4, the control unit 4 is informed. Data DNLCII
-00, data RNLCO2-00 is selector 1
24 with data B3.
また、1バイト未満のランレングスに対するイメージデ
ータの生成を行なうために、データRN LCO3−0
0はデータB3として、ランレングス算出部38に出力
される。In addition, in order to generate image data for a run length of less than 1 byte, data RN LCO3-0
0 is output to the run length calculation section 38 as data B3.
デコーダROM112は、入力されるアドレスデータの
着目解読処理単位を解読するため:C種々のテーブルを
有する。それらのテーブルは、第11図を参照して、白
ラン解読用の1次元臼1コードテーブルと1次元臼2コ
ードテーブルと、黒ラン解読用の1次元黒1コードテー
ブルと1次元黒2コードテーブルと1次元黒3コードテ
ーブルと、2次元コード解読用の2次元コードテーブル
と、非圧縮モードコードテーブルと、および特殊コード
テーブルである。The decoder ROM 112 has various tables for decoding the target decoding processing unit of the input address data. Referring to Figure 11, these tables are a one-dimensional mill 1 code table and a one-dimensional mill 2 code table for deciphering white runs, and a one-dimensional black 1 code table and a one-dimensional black 2 code table for deciphering black runs. They are a table, a one-dimensional black 3 code table, a two-dimensional code table for decoding two-dimensional codes, an uncompressed mode code table, and a special code table.
例えば1次元臼1コードテーブルは、8ビク)以下の白
ランメイクアップコードあるいは白ランターミネイトコ
ードを解読処理単位として解読し、ラン長1728以下
で9ビツト以上の白ランメイクアップコードのうち8ビ
ツト目までのコード部分を解読処理単位として解読し、
およびラン長1792以上で9ビツト以上の白ランメイ
クアップコードのうち7ビツト目までのコード部分を解
読処理単位として解読し、EOLコードの先頭から8ビ
ツトを解読処理単位として解読し、非圧縮モード開始コ
ードとフィルスキップコードの先頭から7ビツトを解読
処理単位として解読するためのテーブルである。For example, in a one-dimensional mortar 1 code table, a white run make-up code or a white run terminated code with a length of 8 bits or less is decoded as a unit of decoding processing, and 8 bits of white run make-up codes with a run length of 1728 or less and a length of 9 bits or more are decoded. The code part up to the eye is decoded as a unit of decoding processing,
The code part up to the 7th bit of a white run makeup code with a run length of 1792 or more and 9 bits or more is decoded as a unit of decoding processing, and the 8 bits from the beginning of the EOL code are decoded as a unit of decoding processing. This is a table for decoding the 7 bits from the beginning of the start code and fill-skip code as a unit of decoding processing.
このように現在は、短いコードで表わされる頻出コード
に対しては、コードよシ右側のコードは無視する扱いと
してDROMの中で同じ内容を持つ番地を多数おいてい
る。例えば、長さ3ビツトの白ランコードが”1000
”であるので、1次元白1コードテーブルの中のIQQ
QXXXX”(XはOまたは1)の内容は全て全く同じ
で長さ3ピツトの白ランを表わしている。これを1本発
明では、
100011XX番地には「白(3)生態(2)」10
0010XX番地には「白(3)生態(3)」1000
011X番地には「白(3)生態(4)」というように
、複数のランを表現できるようにする。As described above, currently, for frequently occurring codes represented by short codes, a large number of addresses with the same contents are set in the DROM, with the code on the right side of the code being ignored. For example, a white run code with a length of 3 bits is “1000”.
”, so IQQ in the one-dimensional white one-code table
The contents of "QXXXX" (X is O or 1) are all exactly the same and represent a white run with a length of 3 pits.
Address 0010XX is "White (3) Ecology (3)" 1000
At address 011X, multiple orchids can be expressed, such as "white (3) ecology (4)".
このようにこの2つのランのイメージをまとめて1君吾
で弄わすためにはDROMO5−00の内容は従来のよ
うにラン長を表わすコードではなく。In order to play with the images of these two runs in one go, the content of DROMO5-00 is not a code representing the run length as in the past.
第6図に示すようにイメージそのもので表わす。It is expressed as an image itself as shown in FIG.
このようにすると、非圧縮モードの符号の伸長処理と#
1とんど同様に処理することができる。この目的のため
の回路が2ラン生成回路250である。In this way, the uncompressed mode code decompression processing and #
1 can be processed in much the same way. A circuit for this purpose is a two-run generation circuit 250.
以後には、この回路の意味を説明する。この回路の目的
は最大8ピツ)lでの2つのランからなるイメージを3
ピツトに圧縮して、データDROMO5−03中で表現
するためのものであシ、その3ビツトを8ビツトのパタ
ーンにする。なお、第2のランの末尾は、データD R
OM 02−00に基づいてランレングス算出部38か
らのデータDBPAO2−00によう指定されているこ
とを利用している。The meaning of this circuit will be explained below. The purpose of this circuit is to generate an image consisting of two runs with a maximum of 8 pixels)
It is intended to be compressed into a pit and expressed in the data DROMO5-03, and the 3 bits are converted into an 8-bit pattern. Note that the end of the second run is the data D R
It utilizes the fact that data DBPAO2-00 from the run length calculation unit 38 is specified based on OM 02-00.
実際のイメージデータでは、1ドツトのランの頻度は少
ないし、特に白の場合白(1)のコード長が長過ぎるの
で、2つのランの第1のランとしては2ドツト以上に限
りている。従って、イメージデータDCIの第θビット
は第1ドツトで代表され得る。イメージビット0も1も
DROMピット5で作られるのはそのためである。第2
のランの右潮よりも右のどんな値であっても構わないの
で。In actual image data, the frequency of one-dot runs is low, and especially in the case of white, the code length of white (1) is too long, so the first run of two runs is limited to two or more dots. Therefore, the θth bit of the image data DCI can be represented by the first dot. That is why both image bits 0 and 1 are created in DROM pit 5. Second
It doesn't matter what value is to the right of the right tide of the run.
第1ランの反対色をだせばよい。ドラ)04−07がデ
ータDROMO5を反転して作られているのはそのため
である。All you have to do is play the opposite color of the first run. This is why DROM004-07 is created by inverting the data DROM05.
第4図は従来の圧縮伸長処理装置に組込んだ例を示して
いる。40が第3図に示す回路であり、そこで作られた
8ビツトが新設の8ビツト2ウエイセレクタ41を通し
てレジスタRPATにいれられる。41は非圧縮モード
と本発明とを切換えるためのものである。FIG. 4 shows an example in which it is incorporated into a conventional compression/expansion processing device. 40 is the circuit shown in FIG. 3, and the 8 bits produced there are input into the register RPAT through a newly installed 8-bit two-way selector 41. 41 is for switching between the uncompressed mode and the present invention.
MR/MMRのHコードの後の1次元コードを解読する
場合には、これをそのまま用いることはできない。Hコ
ードの後の1次元コードは2個に限られるので、Hコー
ドの後の2番目の1次元コードを解釈する場合には、1
次元コード1個だけを解釈するに止める必要がある。When decoding the one-dimensional code after the MR/MMR H code, this cannot be used as is. The number of one-dimensional codes after the H code is limited to two, so when interpreting the second one-dimensional code after the H code, one
It is necessary to stop at interpreting only one dimension code.
制御データFHP2NDはそのためであり、Hモードの
第2の1次元コード解読中はFHP2NDがIKなる。The control data FHP2ND is for this purpose, and FHP2ND becomes IK during decoding of the second one-dimensional code in H mode.
このときは、上記のような複数の1次元コード同時並列
処辺を止めて従来のように解読する。その方法はこの方
面の技術者には容易である。なお、この場合DROMを
用いて解読するとメモリ容量が2倍になるが、PLAで
DROMを構成する場合にはDROMのサイズがそれほ
ど大きくならずにすむ。At this time, simultaneous parallel processing of a plurality of one-dimensional codes as described above is stopped and decoding is performed in the conventional manner. The method is easy for engineers in this field. In this case, if a DROM is used for decoding, the memory capacity will be doubled, but if the DROM is configured with a PLA, the size of the DROM will not be so large.
本発明の圧縮伸長処理装置では、微細で複雑なイメージ
も通常のイメージと同様高速に伸長処理することができ
る。With the compression/expansion processing apparatus of the present invention, fine and complicated images can be expanded at high speed in the same manner as normal images.
第1図は、本発明による圧縮伸長処理装置の構成を示す
ブロックダイアグラムである。第2図は、第1図に示さ
れる解読処理部の詳細を示すブロックダイアグラムであ
る。第3図は、第1図に示されるカウンタ部の詳細を示
すブロックダイアグラムである。第4図は、第1図に示
される変換部の詳細を示すブロックダイアグラムである
。第5図は、第1図に示される結合部の詳細を示すブロ
ックダイアグラムである。第6図は、本発明による2コ
ードを一度に解読した時のDROMの出力フォーマット
を示す。第7図は、第2図に示される2ラン生成回路の
詳細図である。
2・・・圧縮伸長処理部、4・・・圧縮伸長処理制御部
。
6・・・参照ラインバッファメモリ、12・・・解読処
理部、14・・・生成処理部、16・・・バッファメモ
リ制御部。
出願人代理人 弁理士 鈴 江 武 彦l!1
3図FIG. 1 is a block diagram showing the configuration of a compression/expansion processing apparatus according to the present invention. FIG. 2 is a block diagram showing details of the decoding processing section shown in FIG. 1. FIG. 3 is a block diagram showing details of the counter section shown in FIG. 1. FIG. 4 is a block diagram showing details of the converter shown in FIG. 1. FIG. 5 is a block diagram showing details of the coupling section shown in FIG. 1. FIG. 6 shows the output format of the DROM when two codes according to the present invention are decoded at once. FIG. 7 is a detailed diagram of the two-run generation circuit shown in FIG. 2. 2... Compression/expansion processing section; 4... Compression/expansion processing control section. 6... Reference line buffer memory, 12... Decoding processing section, 14... Generation processing section, 16... Buffer memory control section. Applicant's agent Patent attorney Takehiko Suzue! 1
Figure 3
Claims (3)
タからの、着目解読処理単位を先頭とする第1の予め決
められた長さの入力コードデータを、入力される制御デ
ータに従って解読し、次ぎに解読されるべき解読処理単
位に対する制御データを指定する次状態情報と、解読さ
れた解読処理単位の長さに関するコードレングスデータ
と、および、解読されたコードに対する解読イメージデ
ータとその解読イメージデータのランレングスに関する
イメージランレングスデータ、あるいは解読されたコー
ドのランレングスに関するコードランレングスデータを
発生し、解読イメージデータから生成イメージデータを
出力するための解読処理手段と、ここで、第1と第2の
コードに対するランレングスの和が第1の予め決められ
た長さより短いとき、前記解読処理単位は第1と第2の
コードからなり、1つのコードが第1の予め決められた
長さより長いとき、当該コードは2つの解読処理単位か
らなり、 イメージランレングスデータに従って、前記解読処理手
段からの生成イメージデータを、既に生成されているイ
メージデータに結合し、コードランレングスデータに従
って、入力される色制御データに従って決定される生成
イメージデータを既に生成されているイメージデータに
結合するための生成結合手段とを具備することを特徴と
する圧縮伸長処理装置。(1) From one-dimensional code data in which a plurality of decoding processing units are connected, first input code data of a predetermined length starting from the focused decoding processing unit is decoded according to input control data, Next state information specifying control data for the decoding processing unit to be decoded next, code length data regarding the length of the decoding processing unit that has been decoded, and decoding image data for the decrypted code and its decoding image data. a decoding processing means for generating image run length data regarding the run length of the decoded code or code run length data regarding the run length of the decoded code and outputting generated image data from the decoded image data; when the sum of run lengths for two codes is shorter than a first predetermined length, the decoding processing unit consists of the first and second codes, and one code is longer than the first predetermined length. When the code is composed of two decoding processing units, the generated image data from the decoding processing means is combined with the already generated image data according to the image run length data, and the code is input according to the code run length data. 1. A compression/expansion processing device comprising: generation/combination means for combining generated image data determined according to color control data with already generated image data.
成イメージデータを作成するための生成イメージデータ
作成手段を有し、 前記生成イメージデータ作成手段は、前記解読イメージ
データの所定ビット位置のビットイメージデータを反転
させるためのインバータを有し、解読イメージデータと
反転されたビットイメージデータから第1と第2のコー
ドに対するイメージデータを完成させることを特徴とす
る特許請求の範囲第1項に記載の圧縮伸長処理装置。(2) The decoding processing means has a generated image data creating means for creating generated image data from the decrypted image data, and the generated image data creating means includes bit image data at a predetermined bit position of the decrypted image data. The compressor according to claim 1, further comprising an inverter for inverting the bit image data and completing the image data for the first and second codes from the decoded image data and the inverted bit image data. Decompression processing device.
までの整数であることを特徴とする特許請求の範囲第1
項に記載の圧縮伸長処理装置。(3) The first and second code run lengths are 2 to 4.
Claim 1 characterized in that it is an integer up to
The compression/expansion processing device described in 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13376587A JP2601822B2 (en) | 1987-05-29 | 1987-05-29 | Decompression processing device that processes compressed signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13376587A JP2601822B2 (en) | 1987-05-29 | 1987-05-29 | Decompression processing device that processes compressed signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63299520A true JPS63299520A (en) | 1988-12-07 |
JP2601822B2 JP2601822B2 (en) | 1997-04-16 |
Family
ID=15112434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13376587A Expired - Lifetime JP2601822B2 (en) | 1987-05-29 | 1987-05-29 | Decompression processing device that processes compressed signals |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2601822B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032838A (en) * | 1989-04-06 | 1991-07-16 | Kabushiki Kaisha Toshiba | Variable length code parallel decoding apparatus and method |
US6546053B1 (en) | 1997-05-14 | 2003-04-08 | Nec Corporation | System and method for decoding signal and method of generating lookup table for using in signal decoding process |
-
1987
- 1987-05-29 JP JP13376587A patent/JP2601822B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032838A (en) * | 1989-04-06 | 1991-07-16 | Kabushiki Kaisha Toshiba | Variable length code parallel decoding apparatus and method |
US6546053B1 (en) | 1997-05-14 | 2003-04-08 | Nec Corporation | System and method for decoding signal and method of generating lookup table for using in signal decoding process |
Also Published As
Publication number | Publication date |
---|---|
JP2601822B2 (en) | 1997-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62283778A (en) | Binary data expansion processor | |
US4602383A (en) | Image data compression system | |
US4486784A (en) | Image compression systems | |
JPH0771185B2 (en) | Image data conversion method | |
US5751860A (en) | Method for compressing and decompressing digital image data | |
JP2006014341A (en) | Method and apparatus for storing image data using mcu buffer | |
KR910000742B1 (en) | Binary data compression and expansion processing apparatus | |
JPH0576171U (en) | Data compression and data compression dissociation device | |
JPS63299520A (en) | Companding processor | |
JP3269359B2 (en) | Data encoding device and method, and data decoding device and method | |
US6987891B2 (en) | Image display device | |
JPH09247466A (en) | Encoding device | |
JPH07274006A (en) | Picture processor, scanner, printer, digital copying machine and display device | |
JPH0531974A (en) | Image processing device | |
JP2859507B2 (en) | Image data compression / decompression method and apparatus | |
JPS63227272A (en) | Expansion/compression processor | |
JPH03110975A (en) | Method and apparatus for expanding data | |
JPH09121286A (en) | Method and device for compressing picture data | |
JPH10262154A (en) | Coder for multi-color image, its method, decoder for multi-color image and its method | |
JPH08228350A (en) | Circuit and method for developing zero-run | |
JPS6051370A (en) | Picture information encoding processor | |
JPS63287265A (en) | Picture processing device | |
JPH0522574A (en) | Binary picture data segment system | |
JPH09246992A (en) | Data encoder and method therefor and data decoder and method therefor | |
JPH1127513A (en) | Image-processing unit and image-processing method |