JPS63286086A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JPS63286086A
JPS63286086A JP62120009A JP12000987A JPS63286086A JP S63286086 A JPS63286086 A JP S63286086A JP 62120009 A JP62120009 A JP 62120009A JP 12000987 A JP12000987 A JP 12000987A JP S63286086 A JPS63286086 A JP S63286086A
Authority
JP
Japan
Prior art keywords
circuit
integration
output
white balance
integrating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62120009A
Other languages
Japanese (ja)
Inventor
Masao Suzuki
雅夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62120009A priority Critical patent/JPS63286086A/en
Publication of JPS63286086A publication Critical patent/JPS63286086A/en
Pending legal-status Critical Current

Links

Landscapes

  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To attain accurate white balance adjustment by providing an integration means applying integration to color temperature information for a prescribed period and a white balance adjusting means controlling a color balance of an output from an image pickup element so as to change the integration characteristic in integrating the color temperature information in matching with the storage time of an image pickup element. CONSTITUTION:Nine kinds of time constants deciding the integration characteristic of an integration circuit are selected by the combination of resistors 21, 22 and capacitors 25, 26. As a result, an input signal from a subtraction circuit 5 is integrated by a proper time constant and fed to a control voltage generating circuit 7 via a buffer circuit 29. That is, the integration output is fed to the control voltage generating circuit 7, the control voltage is led out and the white balance is adjusted by the voltage. Moreover, a reference voltage Vr from a reference voltage source 30 is set to a voltage being a half the maximum value of the output level of the subtraction circuit 5. Thus, even if the charging of the capacitors 23, 24 and the resistors 21, 22 in the integration circuit is insufficient, the error is decreased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置に関するものであり、特にホワイトバ
ランス調整の改良を図ったものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to an imaging device, and particularly aims to improve white balance adjustment.

〔背景技術〕[Background technology]

従来から撮像装置においては、自動追尾式のホワイトバ
ランス調整が知られている。
2. Description of the Related Art Auto-tracking white balance adjustment has been known for conventional imaging devices.

従来の此の種の装置の一例を次に説明する。An example of a conventional device of this type will be described next.

第3図は従来の撮像装置例の構成を示すブロック図であ
る。第3図において、1は光電変換素子であり、入射光
の・赤色成分を検出し電気信号に変換する。2は同様に
、青色成分を検出する光電変換素子である。3は圧縮回
路であり、充電変換素子1の赤色成分出力Rを対数圧縮
する。4は同様に、光電変換素子2の青色成分出力Bを
対数圧縮する圧縮回路である。5は減算回路であり、圧
縮回路3および4の出力log Rとlog Bとを減
算することによりlog R/Bを得る。6は積分回路
であり、減算回路5の出力log R/Bを一定期間積
分する。7は制御電圧発生回路であり、積分回路6の出
力からコントロール信号CRおよびC8を導出する。9
は撮像素子であり、被写体光を光電変換する。8はシャ
ッタ、10および11はそれぞれR系およびB系利得制
御回路、12は信号処理回路である。
FIG. 3 is a block diagram showing the configuration of an example of a conventional imaging device. In FIG. 3, numeral 1 denotes a photoelectric conversion element, which detects the red component of incident light and converts it into an electrical signal. Similarly, 2 is a photoelectric conversion element that detects a blue component. A compression circuit 3 logarithmically compresses the red component output R of the charging conversion element 1. Similarly, 4 is a compression circuit that logarithmically compresses the blue component output B of the photoelectric conversion element 2. 5 is a subtraction circuit, which obtains log R/B by subtracting the outputs log R and log B of the compression circuits 3 and 4. 6 is an integrating circuit which integrates the output log R/B of the subtracting circuit 5 for a certain period of time. A control voltage generating circuit 7 derives control signals CR and C8 from the output of the integrating circuit 6. 9
is an image sensor that photoelectrically converts subject light. 8 is a shutter, 10 and 11 are R-system and B-system gain control circuits, respectively, and 12 is a signal processing circuit.

13はクロック回路であり、シャッタ8、撮像素子9、
および積分回路6の制御タイミングパルスを導出する。
13 is a clock circuit, which includes a shutter 8, an image sensor 9,
And the control timing pulse of the integrating circuit 6 is derived.

第4図は、第3図示の積分回路6の1例として考えられ
るブロック図であり、図において、14および16はス
イッチである。15は抵抗、17はコンデンサであり、
抵抗15とコンデンサ17とで積分回路を構成している
。18はバッファ回路(緩衝増幅回路)である。
FIG. 4 is a block diagram that can be considered as an example of the integrating circuit 6 shown in FIG. 3, and in the figure, 14 and 16 are switches. 15 is a resistor, 17 is a capacitor,
A resistor 15 and a capacitor 17 constitute an integrating circuit. 18 is a buffer circuit (buffer amplifier circuit).

さらに、第5図(A) 、 (B) 、 (C) 、 
(D) 、 (E)および(F)は第3図示の構成各部
動作を示す波形図である。
Furthermore, Fig. 5 (A), (B), (C),
(D), (E) and (F) are waveform diagrams showing the operation of each part of the configuration shown in FIG.

次に、第3図および第4図について、第5図を参照しな
がら従来例の説明をする。
Next, regarding FIGS. 3 and 4, a conventional example will be explained with reference to FIG. 5.

第3図の光電変換素子1および2により、光源光の赤色
成分および青色成分に対応する電気信号RおよびBを得
、圧縮回路3および4にて、それぞれ対数圧縮される。
Electric signals R and B corresponding to the red and blue components of the light source light are obtained by photoelectric conversion elements 1 and 2 in FIG. 3, and are logarithmically compressed by compression circuits 3 and 4, respectively.

その対数圧縮された信号1ogRおよびlog Bは減
算回路5で減算されることによりlog R/B信号す
なわちRとBの比を対数圧縮した信号が得られる。
The logarithmically compressed signals 1ogR and logB are subtracted by a subtraction circuit 5 to obtain a logR/B signal, that is, a signal obtained by logarithmically compressing the ratio of R and B.

次に積分回路6ではそのlog R/B信号を一定期間
積分する。その動作は次のようになる。第4図において
、スイッチ14はクロック13からの入力端子13−(
2)へのパルスが“高”の場合はオン、゛低°°の場合
はオフするように制御され入力端子13−(2)へのパ
ルスはシャッタ8が開いている場合には高”となり、閉
じている場合には“°低”となるパルスである。つまり
、スイッチ14はシャッターが開いている場合だけ閉じ
、減算回路5からのlog R/B信号が抵抗15へ伝
わることになる。この際、スイッチ16は入力端子13
−(1)のパルスにより開いており、コンデンサ17に
電荷が蓄積される。すなわち、抵抗15、コンデンサ1
7により減算回路5からの信号は積分されることになる
。例えばシャッタ8の開いているタイミングが第5図(
B)に示す“高′°の期間である場合、スイッチ14も
その高”のタイミングで閉じられ、コンデンサ17の両
端には、第5図(C)に示す積分出力が得られる。シャ
ッタ8が閉じれば、同時にスイッチ14が開き、コンデ
ンサ17に蓄積された積分出力はホールドされる。さ・
らに、その積分出力は、バッファ回路18を介して取り
出され制御電圧発生回路7へ送られる。
Next, the integration circuit 6 integrates the log R/B signal for a certain period of time. Its operation is as follows. In FIG. 4, the switch 14 is connected to the input terminal 13-(
When the pulse to 2) is "high", it is turned on, and when it is low, it is turned off.The pulse to input terminal 13-(2) is "high" when the shutter 8 is open. , the pulse becomes "° low" when the shutter is closed.In other words, the switch 14 is closed only when the shutter is open, and the log R/B signal from the subtraction circuit 5 is transmitted to the resistor 15. At this time, the switch 16 is connected to the input terminal 13
- It is opened by the pulse (1), and charge is accumulated in the capacitor 17. That is, 15 resistors, 1 capacitor
7, the signal from the subtraction circuit 5 is integrated. For example, the opening timing of the shutter 8 is shown in Figure 5 (
In the "high" period shown in B), the switch 14 is also closed at the high timing, and the integrated output shown in FIG. 5C is obtained across the capacitor 17. When the shutter 8 closes, the switch 14 opens at the same time, and the integrated output stored in the capacitor 17 is held. difference·
Further, the integrated output is taken out via the buffer circuit 18 and sent to the control voltage generation circuit 7.

このように撮像素子9の蓄積期間と対応した積分出力を
得ることにより、蛍光灯のフリッカ−等の時間的に変化
する要素を除去できることが確かめられた。
It has been confirmed that by obtaining an integral output corresponding to the storage period of the image sensor 9 in this manner, it is possible to remove elements that change over time, such as flicker of a fluorescent lamp.

またコンデンサ17に蓄積された積分出力は、次の撮影
を行なう場合には、そのまま使用することはできないの
で、次の撮影前にリセットする必要がある。そこで、次
の撮影の直前にスイッチ16を一定期間閉じ、コンデン
サ17に蓄積された電荷を放電する。例えば第5図(A
)のパルスにより“高”の期間スイッチ16が閉じ、第
5図(C) に示すように、以前からホールドされて不
安定な状態であった出力は、一定値、すなわち、第4図
示の例ではグランドレベル(接地電位)にリセットされ
る。
Furthermore, since the integrated output accumulated in the capacitor 17 cannot be used as is when performing the next photographing, it is necessary to reset it before the next photographing. Therefore, just before the next photographing, the switch 16 is closed for a certain period of time to discharge the charge accumulated in the capacitor 17. For example, Figure 5 (A
) closes the switch 16 during the "high" period, and as shown in FIG. 5(C), the output, which had previously been held and was in an unstable state, becomes a constant value, that is, the example shown in FIG. It is reset to ground level (earth potential).

さて、このようにして得られた積分出力は、制御電圧発
生回路7へ送られ、そこで、撮像素子9の出力し□およ
びt、aの利得制御回路lOおよび11の利得を制御す
る制御電圧CRおよびCOが導出される。このようにし
て、利得制御された信号LR′およびLB′と緑原色信
号り。とは信号処理回路12へ送られ所定の信号・に変
換される。
Now, the integral output obtained in this way is sent to the control voltage generation circuit 7, where the control voltage CR which controls the output of the image sensor 9 and the gain of the gain control circuits 10 and 11 of t and a. and CO are derived. In this way, the gain-controlled signals LR' and LB' and the green primary color signal are generated. is sent to the signal processing circuit 12 and converted into a predetermined signal.

〔発明が解決しようとする問題点) しかしながら、上述の場合、積分回路6の時定数は一定
であるため、積分期間が第5図(B)および(C)に示
すように積分回路6の時定数に比べ、充分長い場合は、
コンデンサ17が完全に充電され減算回路5と積分回路
6との出力電圧が一致し問題ないが、第5図(D)およ
び(E)のように積分期間が短いと、コンデンサ17は
充電しきれず、積分回路6の出力は、減算回路5の出力
と一致しない。そのため正しいホワイトバランス調整が
行なえなくなる。つまり、シャッター8の開閉期間が短
かい(高速の)場合のホワイトバランスが不正確となる
[Problems to be Solved by the Invention] However, in the above case, since the time constant of the integrating circuit 6 is constant, the integration period is as shown in FIGS. 5(B) and 5(C). If it is sufficiently long compared to the constant,
There is no problem since the capacitor 17 is fully charged and the output voltages of the subtraction circuit 5 and the integration circuit 6 match, but if the integration period is short as shown in FIGS. 5(D) and (E), the capacitor 17 cannot be fully charged. , the output of the integrating circuit 6 does not match the output of the subtracting circuit 5. As a result, correct white balance adjustment cannot be performed. In other words, the white balance becomes inaccurate when the opening/closing period of the shutter 8 is short (high speed).

また、このような自動追尾式ホワイトバランス調整の撮
像装置では、例えば、ある特殊な状況下においては正確
なホワイトバランス調整が行なえない。すなわち、蛍光
灯により照明られている室内から、窓の外を撮影するよ
うな場合では、被写体としては、窓の外の被写体は屋外
光(例えば太陽)を光源としているものであるが、ホワ
イトバランス用の光電変換素子1および2に入射する光
は主として屋内の蛍光灯光である。この場合、屋外の被
写体に対して、屋内の蛍晃灯先に従った制御をしてしま
うので、正確なホワイトバランス調整は行なえないこと
になる。
Further, in such an imaging device that performs automatic tracking white balance adjustment, accurate white balance adjustment cannot be performed under certain special circumstances, for example. In other words, when photographing the outside of a window from inside a room illuminated by fluorescent lights, the subject outside the window uses outdoor light (for example, the sun) as its light source, but the white balance The light incident on the photoelectric conversion elements 1 and 2 is mainly indoor fluorescent light. In this case, since the outdoor subject is controlled according to the indoor fluorescent light destination, accurate white balance adjustment cannot be performed.

そこで、本発明の目的は、上述した従来例の欠点を補い
、高速シャッターで撮像する場合においても、また被写
体の特殊な光源環境下においても正しいホワイトバラン
ス調整を可能とする撮像装置を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an imaging device that compensates for the drawbacks of the conventional example described above and enables correct white balance adjustment even when imaging with a high-speed shutter and under a special light source environment of the subject. It is in.

〔問題点を解決するための手段〕[Means for solving problems]

このような目的を達成するために本発明では、照射光の
色温度情報を積分する時定数を撮像素子の蓄積時間に応
じて変化させるようにする。
In order to achieve such an object, in the present invention, a time constant for integrating color temperature information of irradiated light is changed in accordance with an accumulation time of an image sensor.

すなわち、本発明は、色温度情報を所定の期間積分する
積分手段と、撮像素子からの出力のカラーバランスを積
分手段からの制御信号により制御するホワイトバランス
調整手段とを有し、積分手段は撮像素子の蓄積時間に応
じてその積分特性を変化するようにしたことを特徴とす
る。
That is, the present invention includes an integrating means that integrates color temperature information for a predetermined period, and a white balance adjusting means that controls the color balance of the output from the image sensor using a control signal from the integrating means, and the integrating means is configured to integrate the color temperature information for a predetermined period. The device is characterized in that its integral characteristic changes depending on the storage time of the device.

〔作用〕[Effect]

本発明によれば、色温度情報を積分する際の積分特性を
撮像素子の蓄積時間に合わせて変化することができる。
According to the present invention, the integration characteristic when integrating color temperature information can be changed in accordance with the storage time of the image sensor.

また、シャツタレリーズの動作を2段階とし、第1段階
で光源光の複数の色成分の割合に対応した積分信号を保
持し、第2段階でその積分信号により、ホワイトバラン
ス調整の制御を行なうことができるのでホワイトバラン
スロックが可能となる。
In addition, the shirt release operation is performed in two stages, and the first stage holds an integral signal corresponding to the ratio of multiple color components of the light source, and the second stage controls white balance adjustment using the integral signal. This makes it possible to lock the white balance.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の実施例を詳細かつ具体的
に説明する。
Hereinafter, embodiments of the present invention will be described in detail and specifically based on the drawings.

第1図は本発明の一実施例の構成を示すブロック図であ
り、第3図に示す積分回路6に相当する部分の構成を示
したものである。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and shows the configuration of a portion corresponding to the integrating circuit 6 shown in FIG. 3. In FIG.

第1図において、19,20.23,24.27および
28はスイッチ、21および22は抵抗、25および2
6はコンデンサ、29はバッファ回路、30は基準電圧
源である。
In FIG. 1, 19, 20, 23, 24, 27 and 28 are switches, 21 and 22 are resistors, and 25 and 2
6 is a capacitor, 29 is a buffer circuit, and 30 is a reference voltage source.

次に、第1図を用いて本実施例を第3図および第5図を
参照しながら説明する。
Next, this embodiment will be described using FIG. 1 with reference to FIGS. 3 and 5.

第1図において、積分回路6には、光源光の赤色成分と
青色成分との比を対数圧縮した減算回路5の出力が入力
される。入力された減算回路5からの出力はスイッチ1
9、あるいは20を介して抵抗21あるいは22に供給
される。このスイッチ19および20はクロック回路1
3からの制御信号が入力端子13−(3)および13−
(4)に加えられてそれぞれ開閉されるが、入力端子1
3−(3)は第5図(B)あるいは(D)に示すパスル
が加えられその“高”の期間のみオンとなる。したがっ
て、従来におけるスイッチ14と同様にシャッター8が
開いている期間、オンとなっているわけである。また、
スイッチ23および24は制御信号が入力端子13−(
5)および13−(6)に加えられて、抵抗21および
22に対応して、コンデンサ25および26を接続した
り、切り離したりするスイッチで、接続状態の場合には
抵抗21および22とコンデンサ25および26とでそ
れぞれ積分回路を構成することになる。この際、その積
分回路の積分特性を決める時定数は、抵抗21および2
2とコンデンサ25および26との組み合わせで9 f
ffi類に切り換えることができる。第1表にスイッチ
19,20゜23および24のオン、オフと時定数の関
係を示す。
In FIG. 1, an output from a subtraction circuit 5 that logarithmically compresses the ratio between the red component and the blue component of the light source light is input to the integration circuit 6. The inputted output from the subtraction circuit 5 is sent to the switch 1.
9 or 20 to the resistor 21 or 22. The switches 19 and 20 are connected to the clock circuit 1.
The control signal from 3 is input to input terminals 13-(3) and 13-
(4) and are opened and closed respectively, but the input terminal 1
3-(3) is added with the pulse shown in FIG. 5(B) or (D) and is turned on only during its "high" period. Therefore, like the conventional switch 14, it remains on while the shutter 8 is open. Also,
The switches 23 and 24 receive the control signal from the input terminal 13-(
In addition to 5) and 13-(6), it is a switch that connects or disconnects capacitors 25 and 26 corresponding to resistors 21 and 22, and when connected, resistors 21 and 22 and capacitor 25 and 26 constitute an integrating circuit. At this time, the time constant that determines the integration characteristics of the integration circuit is determined by the resistors 21 and 2.
2 and capacitors 25 and 26 in combination with 9 f
It is possible to switch to ffi type. Table 1 shows the relationship between on/off of switches 19, 20, 23 and 24 and time constants.

第1表 したがフて、抵抗R21,R22+およびコンデンサC
2S、C26の値を適当に選ぶことにより、時定数を9
段階に切り換えることが可能となる。この結果減算回路
5からの人力信号は適当な時定数によって積分されて、
バッファ回路29を介して、制御電圧発生回路7へ送ら
れる。
According to Table 1, resistors R21, R22+ and capacitor C
By appropriately selecting the values of 2S and C26, the time constant can be set to 9.
It is possible to switch to stages. As a result, the human input signal from the subtraction circuit 5 is integrated by an appropriate time constant,
It is sent to the control voltage generation circuit 7 via the buffer circuit 29.

つまりシャッタ8の開の期間が第5図(B)に示す長い
期間の場合には時定数を大きくして第5図(C)  に
示すような出力を得る。この際、積分の効果により、蛍
光灯によるフリッカ等の時間的な変動による不安定要素
は取り除かれる。またシャッタ間の期間が第5図(0)
に示す短い期間の場合には、時定数が大きいと出力は第
5図(El に示すように充分積分され得ないので、こ
のような場合には、適当な値まで時定数を小さくして第
5図(F)に示すように、シャッタ8の開の期間にコン
デンサが充電されるようにする。この場合も、積分の期
間は撮像素子9の受光期間と一致するので、光源光の時
間的な変動による不安定要素は除かれるわけである。こ
の積分出力は制御電圧発生回路7に送られ、制御電圧は
導出されその電圧によりホワイトバランス調整が行なわ
れる。さらに撮影前にクロックパルス入力端子13−(
1)から第5図(八)に示すタイミングでリセットパル
スをスイ・ンチ27および28に供給することにより、
撮影以前からの不安定な充電電圧はリセットされること
になる。また、Vrは基準電圧源30からの基準電圧で
あり、減算回路5の出力レベルの最大値の172の電圧
に設定する。このことにより、積分回路の抵抗21、2
2)およびコンデンサ23.24による充電が不充分な
場合においても、その誤差を小さくすることができる。
That is, when the open period of the shutter 8 is a long period as shown in FIG. 5(B), the time constant is increased to obtain an output as shown in FIG. 5(C). At this time, due to the effect of integration, unstable elements due to temporal fluctuations such as flicker caused by fluorescent lights are removed. Also, the period between shutters is shown in Figure 5 (0).
In the case of a short period as shown in Figure 5 (El), if the time constant is large, the output cannot be integrated sufficiently as shown in Figure 5 (El). As shown in Fig. 5 (F), the capacitor is charged during the period when the shutter 8 is open.In this case as well, since the integration period coincides with the light reception period of the image sensor 9, the time of the light source light is This eliminates unstable factors caused by fluctuations.This integrated output is sent to the control voltage generation circuit 7, a control voltage is derived, and white balance adjustment is performed using that voltage.Furthermore, before shooting, the clock pulse input terminal 13 is −(
By supplying reset pulses to switches 27 and 28 at the timings shown in 1) to 5 (8),
The unstable charging voltage that existed before the photo was taken will be reset. Further, Vr is a reference voltage from the reference voltage source 30, and is set to a voltage of 172, which is the maximum value of the output level of the subtraction circuit 5. As a result, the resistors 21 and 2 of the integrating circuit
2) and when charging by the capacitors 23 and 24 is insufficient, the error can be reduced.

すなわち、従来例では、リセット後の積分出力電位はグ
ランドレベルだが、本実施例では、Vrであり、つまり
積分出力電位の最大値の1/2となり、充電が充分に行
なわれない場合積分回路6の出力と人力との差が制限さ
れて小さくされるわけである。一方、本実施例の構成を
用いた場合で、2段階のシャツタレリーズとすることも
できる。
That is, in the conventional example, the integrated output potential after reset is at the ground level, but in this embodiment, it is Vr, that is, 1/2 of the maximum value of the integrated output potential, and if charging is not performed sufficiently, the integrating circuit 6 The difference between the output and human power is limited and reduced. On the other hand, when the configuration of this embodiment is used, it is also possible to provide a two-stage shirt release.

すなわち、第1段のレリーズで、スイッチ19とスイッ
チ20とをオンし、さらにスイッチ23、あるいはスイ
ッチ24をオンすることにより容量の大ぎいほうのコン
デンサを選択して積分回路を構成しその選択されたコン
デンサに減算回路5の出力電圧を供給して充電し、充電
が完了した後、スイ・ンチ19とスイッチ20とをオフ
し、上述の選択コンデンサに蓄積された電荷で積分回路
6の出力電圧を保持する。次に第2段階のレリーズで、
その保持された出力電圧の値をもとにして、ホワイトバ
ランス調整を行ない撮影する。このようにすることによ
り、シャツタレリーズの第1段階で、光源光のデータに
基づ、いて積分出力を保持し、そのままの状態で、他の
光源に照射される位置に撮像装置を向けて撮影しても、
第1段階における照射光源光の条件にて撮影することが
できる。つまり、室内から窓の外を撮影したい場合や、
被写体を照射している光源とホワイトバランス用光電変
換素子に照射している光源とが異なる場合にも、1度被
写体を照射している光源光を入射して第1段階で積分出
力を保持しておくようにすれば、その後ホワイトバラン
ス用光電変換素子に他の光が入射しても、それにはかか
わりなく、正確なホワイトバランス調整が行なえる。
That is, by turning on switch 19 and switch 20 and then turning on switch 23 or switch 24 at the first stage release, the capacitor with the larger capacitance is selected to form an integrating circuit. The output voltage of the subtraction circuit 5 is supplied to the selected capacitor to charge it, and after charging is completed, switch 19 and switch 20 are turned off, and the output voltage of the integration circuit 6 is set using the charge accumulated in the selection capacitor mentioned above. hold. Next, in the second stage of release,
Based on the held output voltage value, white balance is adjusted and the image is taken. By doing this, in the first stage of shirt release, the integrated output is held based on the light source light data, and the imaging device is directed to the position where it will be irradiated by other light sources. Even if you take a picture,
Photographing can be performed under the conditions of the irradiation light source light in the first stage. In other words, if you want to take a picture outside the window from inside the room,
Even if the light source illuminating the subject is different from the light source illuminating the white balance photoelectric conversion element, the light source illuminating the subject is input once and the integrated output is maintained in the first stage. By doing so, even if other light enters the white balance photoelectric conversion element thereafter, accurate white balance adjustment can be performed regardless of that.

(他の実施例) 第2図は本発明の他の実施例の構成を示すブロック図で
ある。
(Other Embodiments) FIG. 2 is a block diagram showing the configuration of another embodiment of the present invention.

第2図において、第3図と同様の箇所には同一の符号を
付してその説明は省略する。
In FIG. 2, the same parts as in FIG. 3 are given the same reference numerals, and the explanation thereof will be omitted.

31はサンプリング回路、32はA/D変換器、33は
加算器、34は平均値導出器、35はD/A変換器であ
る。
31 is a sampling circuit, 32 is an A/D converter, 33 is an adder, 34 is an average value deriving device, and 35 is a D/A converter.

以下に、木地の実施例を第2図を用いて説明する。Below, an example of the wood base will be described using FIG. 2.

第2図ではサンプリング回路31からのD/A変換器3
5までに至る経路のブロックが第3図に示す積分回路6
に対応しており、サンプリング回路31では、クロック
回路13から送られてくるパルス(第5図(B) 、 
(D) )のタイミングつまり、シャッタ8の開いてい
る期間中、減算回路5の出力log R/Bをサンプリ
ングする。サンプリングされた信号はA/D変換器32
にてA/D変換され、加算器33にて次々と加算(積分
)される、加算された値は積分特性を可変にするための
平均値導出器34に送られる。平均値導出器34にはク
ロック回路13からのサンプリング期間を表わすパルス
が送られているので、そのパルス巾を検出することで、
演算パラメータとしてのサンプリングの回数が測定でき
る。
In FIG. 2, the D/A converter 3 from the sampling circuit 31
The block of the path leading up to 5 is the integrator circuit 6 shown in FIG.
The sampling circuit 31 corresponds to the pulses sent from the clock circuit 13 (see FIG. 5(B),
(D) During the period when the shutter 8 is open, the output log R/B of the subtraction circuit 5 is sampled. The sampled signal is sent to the A/D converter 32
The added values are A/D converted in the adder 33 and added (integrated) one after another in the adder 33. The added values are sent to the average value deriving device 34 for making the integral characteristic variable. Since a pulse representing the sampling period is sent from the clock circuit 13 to the average value deriving device 34, by detecting the pulse width,
The number of samplings can be measured as a calculation parameter.

そこで、その回数で加算(積分)値を割ることにより平
均値を導出する。導出した平均値はD/A変換器35に
てアナログ信号として制御信号発生回路7へ送られる。
Therefore, the average value is derived by dividing the added (integrated) value by the number of times. The derived average value is sent to the control signal generation circuit 7 as an analog signal by the D/A converter 35.

上述したように加算(積分)値と演算されるパラメータ
を蓄積時間に応じて変えることにより常に安定した平均
値を導出することができ、積分回路6の時定数を変える
のと同様の作用を得ることができる。
As mentioned above, by changing the added (integral) value and the parameters calculated according to the accumulation time, a stable average value can always be derived, and the same effect as changing the time constant of the integrating circuit 6 can be obtained. be able to.

なお、上述した実施例では撮像素子の蓄積時間をシャッ
ター開閉時間により実質的に変化させた例を挙げたが、
撮像素子内の不要電荷を所定のタイミングでクリアする
ことにより蓄積時間を変化させるようにしてもよい。ま
た、上述の実施例では離散的に積分特性を変化させるよ
うにしたが、連続的に変化させるようにしても良いこと
は言うまでもない。
In addition, in the above-mentioned embodiment, an example was given in which the storage time of the image sensor was substantially changed by the shutter opening/closing time.
The accumulation time may be changed by clearing unnecessary charges within the image sensor at a predetermined timing. Further, in the above embodiment, the integral characteristic is changed discretely, but it goes without saying that it may be changed continuously.

〔発明の効果〕〔Effect of the invention〕

以上から明らかなように、本発明によれば、色温度情報
の積分特性を変えることが可能な積分回路を用いること
により撮像素子の蓄積時間が短かい場合にも正確なホワ
イトバランス調整を行なうことができる。また、積分期
間をシャツタレリーズの第1段階に設定し、出力を保持
することによりホワイトバランスの制御電圧をロックす
ることが可能となり、第2段階でその出力をもとにホワ
イトバランス調整することにより、被写体照射光と撮像
装置が受光する光源光とが異なる場合にも適正なホワイ
トバランス調整を行なうことができる。
As is clear from the above, according to the present invention, accurate white balance adjustment can be performed even when the storage time of the image sensor is short by using an integrating circuit that can change the integral characteristic of color temperature information. Can be done. In addition, by setting the integration period in the first stage of shirt release and holding the output, it is possible to lock the white balance control voltage, and in the second stage, the white balance can be adjusted based on that output. Accordingly, appropriate white balance adjustment can be performed even when the object irradiation light and the light source light received by the imaging device are different.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図、 第2図は本発明の他の実施例の構成を示すブロック図、 第3図は従来の撮像装置例の構成を示すブロック図、 第4図は従来の積分回路の構成例を示すブロック図、 第5図は第3図示の構成各部動作を示す波形図である。 1.2・・・光電変換素子、 3.4・・・圧縮回路、 5・・・減算回路、 6・・・積分回路、。 7・・・制御電圧発生回路、 8・・・シャッタ、 9・・・撮像素子、 10.11−・・利得制御回路、 12・・・信号処理回路、 13・・・クロック回路、 14.16,19,20,23,24,27.28・・
・スイッチ、15.21.22・・・抵抗、 17.25.26・・・コンデンサ、 18.29・・・バッファ回路、 30・・・基準電圧源、 31・・・サンブリンブ回路、 32・・・A/D変換器、 33・・・加算器、 34・・・平均値算出器、 35・・・D/八へ換器。
FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of another embodiment of the present invention, and FIG. 3 is a block diagram showing the configuration of an example of a conventional imaging device. , FIG. 4 is a block diagram showing an example of the configuration of a conventional integrating circuit, and FIG. 5 is a waveform diagram showing the operation of each part of the configuration shown in FIG. 3. 1.2...Photoelectric conversion element, 3.4...Compression circuit, 5...Subtraction circuit, 6...Integrator circuit. 7... Control voltage generation circuit, 8... Shutter, 9... Image sensor, 10.11-... Gain control circuit, 12... Signal processing circuit, 13... Clock circuit, 14.16 ,19,20,23,24,27.28...
・Switch, 15.21.22...Resistor, 17.25.26...Capacitor, 18.29...Buffer circuit, 30...Reference voltage source, 31...Sumbling circuit, 32... - A/D converter, 33... Adder, 34... Average value calculator, 35... D/8 converter.

Claims (1)

【特許請求の範囲】 1)色温度情報を所定の期間積分する積分手段と、 撮像素子からの出力のカラーバランスを前記積分手段か
らの制御信号により制御するホワイトバランス調整手段
とを有し、 前記積分手段は前記撮像素子の蓄積時間に応じてその積
分特性を変化するようにしたことを特徴とする撮像装置
。 2)特許請求の範囲第1項記載の撮像装置において、 前記積分特性は時定数であることを特徴とする撮像装置
。 3)特許請求の範囲第1項記載の撮像装置において、 前記積分特性は積分出力に対して所定の演算をするため
のパラメータにより決まることを特徴とする撮像装置。 4)特許請求の範囲第1項記載の撮像装置において、 シャッタレリーズの第1段階で前記積分手段の出力を保
持し、 前記シャッタレリーズの第2段階で、前記保持された積
分出力により前記ホワイトバランス調整手段を制御する
ことを特徴とする撮像装置。
[Claims] 1) An integrating means for integrating color temperature information for a predetermined period; and a white balance adjusting means for controlling the color balance of an output from an image sensor using a control signal from the integrating means; An imaging device characterized in that the integrating means changes its integration characteristic in accordance with the storage time of the imaging element. 2) The imaging device according to claim 1, wherein the integral characteristic is a time constant. 3) The imaging device according to claim 1, wherein the integral characteristic is determined by a parameter for performing a predetermined calculation on the integral output. 4) In the imaging device according to claim 1, the output of the integrating means is held in the first stage of shutter release, and the white balance is adjusted by the held integral output in the second stage of shutter release. An imaging device characterized by controlling adjustment means.
JP62120009A 1987-05-19 1987-05-19 Image pickup device Pending JPS63286086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62120009A JPS63286086A (en) 1987-05-19 1987-05-19 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62120009A JPS63286086A (en) 1987-05-19 1987-05-19 Image pickup device

Publications (1)

Publication Number Publication Date
JPS63286086A true JPS63286086A (en) 1988-11-22

Family

ID=14775645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62120009A Pending JPS63286086A (en) 1987-05-19 1987-05-19 Image pickup device

Country Status (1)

Country Link
JP (1) JPS63286086A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288579A (en) * 1989-04-28 1990-11-28 Hitachi Ltd White balance control circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132687A (en) * 1984-07-24 1986-02-15 Canon Inc Image pickup device
JPS61238191A (en) * 1985-04-16 1986-10-23 Canon Inc White balance adjusting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132687A (en) * 1984-07-24 1986-02-15 Canon Inc Image pickup device
JPS61238191A (en) * 1985-04-16 1986-10-23 Canon Inc White balance adjusting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288579A (en) * 1989-04-28 1990-11-28 Hitachi Ltd White balance control circuit

Similar Documents

Publication Publication Date Title
US5270802A (en) White balance adjusting device for video camera
KR930001675B1 (en) Automatic cooking system for a microwave range white balance control device of video camera
US4847680A (en) Image pickup apparatus with white balance control
JP3120512B2 (en) White balance adjustment device
US4646161A (en) Automatic white balance control circuit
JPH03211988A (en) White balance controller
JPS61230591A (en) Automatic white balance circuit
US5428421A (en) Exposure control device
JPH0587812B2 (en)
US5255077A (en) White balance control based upon magnitude of flicker
JPS63286086A (en) Image pickup device
US7825959B2 (en) System and method for flicker DC offset detection and correction
JPS60134567A (en) Image pickup device
JPS55120015A (en) Reflection photometric device for focal plane shutter
US4357084A (en) Exposure control device for cameras
US5351080A (en) Color temperature control by comparing chrominance signals with reference levels
JPS61238191A (en) White balance adjusting device
JP2547212B2 (en) Auto white balance device
JP2698578B2 (en) Imaging device
JPH063193A (en) Color sensor circuit
JP2665335B2 (en) Integral level adjuster
JPS5943872B2 (en) color imaging device
JPS63290482A (en) Automatic white balancing device
KR950000413Y1 (en) Ccd auto-iris driving circuit
JPS6194484A (en) Color camera