JPS63283127A - バイポ−ラ型半導体装置の製造方法 - Google Patents
バイポ−ラ型半導体装置の製造方法Info
- Publication number
- JPS63283127A JPS63283127A JP11921687A JP11921687A JPS63283127A JP S63283127 A JPS63283127 A JP S63283127A JP 11921687 A JP11921687 A JP 11921687A JP 11921687 A JP11921687 A JP 11921687A JP S63283127 A JPS63283127 A JP S63283127A
- Authority
- JP
- Japan
- Prior art keywords
- implantation
- semiconductor substrate
- ion implantation
- semiconductor device
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 18
- 229910052796 boron Inorganic materials 0.000 abstract description 11
- -1 boron ions Chemical class 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005465 channeling Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 241000047703 Nonion Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、バイポーラ型半導体装置において、ベース
の不純物導入にイオン注入法を用いた半導体装置の製造
方法に関するものであり、特に不純物の未注入部分が生
じない半導体装置の製造方法に関するものである。
の不純物導入にイオン注入法を用いた半導体装置の製造
方法に関するものであり、特に不純物の未注入部分が生
じない半導体装置の製造方法に関するものである。
［従来の技術］
第３図は従来技術によって製造されるバイポーラ型半導
体装置を示す断面図であり、この図において、１は半導
体基板であり、２は埋込コレクタ層であり、３はエピタ
キシャル層であり、４は第１のシリコン酸化膜であり、
５は第２のシリコン酸化膜であり、６はベース注入領域
だけを開孔したレジスト膜であり、７はイオン注入ビー
ムを示している。
体装置を示す断面図であり、この図において、１は半導
体基板であり、２は埋込コレクタ層であり、３はエピタ
キシャル層であり、４は第１のシリコン酸化膜であり、
５は第２のシリコン酸化膜であり、６はベース注入領域
だけを開孔したレジスト膜であり、７はイオン注入ビー
ムを示している。
また第４図は従来技術によって製造されるバイポーラ型
半導体装置を示す断面図であり、特に、従来技術を用い
た場合の欠点を示すものである。
半導体装置を示す断面図であり、特に、従来技術を用い
た場合の欠点を示すものである。
この図において８はイオン注入の未注入領域を示す。
次に第３図で示した半導体装置の製造方法について以下
に説明する。ここではｎｐｎ型のトランジスタを一例と
して説明する。第３図においてまず半導体基板１中にｎ
型の低抵抗層である埋込コレクタ層２を形成する。続い
て、半導体基板１上に素子を形成するためのｎ型のエピ
タキシャル層３を形成する。次に素子分離を目的として
第１のシリコン酸化膜４を形成する。これはたとえば選
択酸化法等により形成すればよい。次にベースの不純物
を導入するために第２のシリコン酸化膜５を形成する。
に説明する。ここではｎｐｎ型のトランジスタを一例と
して説明する。第３図においてまず半導体基板１中にｎ
型の低抵抗層である埋込コレクタ層２を形成する。続い
て、半導体基板１上に素子を形成するためのｎ型のエピ
タキシャル層３を形成する。次に素子分離を目的として
第１のシリコン酸化膜４を形成する。これはたとえば選
択酸化法等により形成すればよい。次にベースの不純物
を導入するために第２のシリコン酸化膜５を形成する。
この場合、ベースへはボロンイオンを注入することにな
るが、所定のエネルギにおいてボロンが十分エピタキシ
ャル層へ注入されるような第２のシリコン酸化膜５の膜
厚でありかつ、イオン注入時におけるチャンネリング現
象を防ぎ得るような膜厚であることが必要である。通常
これらの条件を満たす第２のシリコン酸化膜５の膜厚は
数百〜数千オングストローム程度である。次に、選択的
にベース領域を形成するために、ベース領域のみを開孔
したレジスト膜６を形成し、ボロンをイオン注入するこ
とによりベース領域を形成する。
るが、所定のエネルギにおいてボロンが十分エピタキシ
ャル層へ注入されるような第２のシリコン酸化膜５の膜
厚でありかつ、イオン注入時におけるチャンネリング現
象を防ぎ得るような膜厚であることが必要である。通常
これらの条件を満たす第２のシリコン酸化膜５の膜厚は
数百〜数千オングストローム程度である。次に、選択的
にベース領域を形成するために、ベース領域のみを開孔
したレジスト膜６を形成し、ボロンをイオン注入するこ
とによりベース領域を形成する。
［発明が解決しようとする問題点］
従来バイポーラ型半導体装置のベース領域の製造にあた
っては以上のようにレジスト膜をマスクにボロンのイオ
ン注入を行なっていたが、イオン注入におけるチャンネ
リング現象を防止するために、半導体基板の主表面の法
線方向に対して約７°注入ビームを傾けて注入を行なっ
ており、その方向は注入中において変化することはなか
った。
っては以上のようにレジスト膜をマスクにボロンのイオ
ン注入を行なっていたが、イオン注入におけるチャンネ
リング現象を防止するために、半導体基板の主表面の法
線方向に対して約７°注入ビームを傾けて注入を行なっ
ており、その方向は注入中において変化することはなか
った。
そのため、たとえば第４図に示すように、場合によって
はベース領域にボロンの未注入部分８が発生し、その部
分の注入量が減少するかあるいは注入されないといった
現象が発生し、このためバイポーラ型半導体装置におい
て、エミッターコレクタ間の短絡などの素子の特性不良
が発生するという問題点があった。
はベース領域にボロンの未注入部分８が発生し、その部
分の注入量が減少するかあるいは注入されないといった
現象が発生し、このためバイポーラ型半導体装置におい
て、エミッターコレクタ間の短絡などの素子の特性不良
が発生するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、バイポーラ型半導体装置において、上記のよ
うなベース領域へのボロンの未注入部分をなくし、エミ
ッターコレクタ間の短絡などの素子特性の不良の生じな
いバイポーラ型半導体装置を形成する方法を得ることを
目的とする。
たもので、バイポーラ型半導体装置において、上記のよ
うなベース領域へのボロンの未注入部分をなくし、エミ
ッターコレクタ間の短絡などの素子特性の不良の生じな
いバイポーラ型半導体装置を形成する方法を得ることを
目的とする。
［問題点を解決するための手段〕
この発明に係るバイポーラ型半導体装置の製造方法は、
ベース形成時にそのイオン注入工程ヲ２回以上に分割し
て行ない、その間に半導体基板をイオン注入方向に対し
てその配向を変えるようしたものである。
ベース形成時にそのイオン注入工程ヲ２回以上に分割し
て行ない、その間に半導体基板をイオン注入方向に対し
てその配向を変えるようしたものである。
［作用コ
この発明におけるバイポーラ型半導体装置の製造方法は
、半導体基板へのベース形成のイオン注入を２回以上に
分割しその配向を変えるようにして行なうため、ベース
となる部分にイオンの未注入部分が生じない。
、半導体基板へのベース形成のイオン注入を２回以上に
分割しその配向を変えるようにして行なうため、ベース
となる部分にイオンの未注入部分が生じない。
［発明の実施例］
以下、この発明の実施例を図について説明する。
第１図において７１は成る時刻におけるイオン注入のボ
ロンのビームを示し、７２は７１とは異なる成る時刻の
イオン注入のボロンのビームを示し、８１は７１のビー
ムに対して発生するイオン注入の未注入部分である。ま
た第２図にお一為て１（よ半導体基板であり、１１はそ
の主表面の法線）ｊ向、７３．７４はイオン注入の注入
ビームを示し、７５はその注入ビームの中で半導体基板
１の中央を狙う方向を示し゛ている。
ロンのビームを示し、７２は７１とは異なる成る時刻の
イオン注入のボロンのビームを示し、８１は７１のビー
ムに対して発生するイオン注入の未注入部分である。ま
た第２図にお一為て１（よ半導体基板であり、１１はそ
の主表面の法線）ｊ向、７３．７４はイオン注入の注入
ビームを示し、７５はその注入ビームの中で半導体基板
１の中央を狙う方向を示し゛ている。
この発明の作用は以下のとおりである。この製造方法に
おいて、ベースを形成する工程のレジスト膜６をバター
ニングするまでは、従来技術と全く同一の形成するので
、ここでは説明を省略する。
おいて、ベースを形成する工程のレジスト膜６をバター
ニングするまでは、従来技術と全く同一の形成するので
、ここでは説明を省略する。
レジスト膜６のパターニング後、ボロンイオンの注入を
行なうが、このとき注入中に半導体基板１を第２図のよ
うに半導体基板１の主表面の法線方向１１を軸として所
定の角度だけ回転させる。但しこの場合従来技術と同様
注入ビームが半導体基板１を狙う方向７５は半導体基板
１の主表面に対し数度の角度傾いている方がチャンネリ
ング等の問題がなくてよい。このようにすることにより
、第１図のように成る時刻では７１のように注入ビーム
が注がれるが他の時刻では７２のようにも注がれるので
、７１の注入ビームにより発生する未注入部分８１は７
２の方向からの注入ビームによって注入が行なわれるた
め、従来の技術で問題となっていた未注入部分８１の発
生は抑えられる。
行なうが、このとき注入中に半導体基板１を第２図のよ
うに半導体基板１の主表面の法線方向１１を軸として所
定の角度だけ回転させる。但しこの場合従来技術と同様
注入ビームが半導体基板１を狙う方向７５は半導体基板
１の主表面に対し数度の角度傾いている方がチャンネリ
ング等の問題がなくてよい。このようにすることにより
、第１図のように成る時刻では７１のように注入ビーム
が注がれるが他の時刻では７２のようにも注がれるので
、７１の注入ビームにより発生する未注入部分８１は７
２の方向からの注入ビームによって注入が行なわれるた
め、従来の技術で問題となっていた未注入部分８１の発
生は抑えられる。
この実施例ではレジストをマスクとした場合のベース形
成方法について示したが、この方法は任意の膜を注入マ
スクにした場合にも適用できる。
成方法について示したが、この方法は任意の膜を注入マ
スクにした場合にも適用できる。
またイオン注入方法としては、半導体基板をその主表面
の法線方向を軸として回転させた場合を示したが、イオ
ン注入方向に対する半導体基板の配向を換えることがで
きればどのような方法でもよい。
の法線方向を軸として回転させた場合を示したが、イオ
ン注入方向に対する半導体基板の配向を換えることがで
きればどのような方法でもよい。
［発明の効果］
以上のように、この発明によれば、バイポーラ型半導体
装置のベース形成時のイオン注入工程において、そのイ
オン注入工程を２回以上に分割して行ない、その間に半
導体基板のイオン注入方向に対する配向を変えるように
構成したので、ベース部でのイオン未注入領域の発生を
防ぐことができ、そのためコレクターエミッタ間の短絡
等を有する不良素子の発生を防ぐことができるという効
果がある。
装置のベース形成時のイオン注入工程において、そのイ
オン注入工程を２回以上に分割して行ない、その間に半
導体基板のイオン注入方向に対する配向を変えるように
構成したので、ベース部でのイオン未注入領域の発生を
防ぐことができ、そのためコレクターエミッタ間の短絡
等を有する不良素子の発生を防ぐことができるという効
果がある。
第１図はこの発明の一実施例によるバイポーラ型半導体
装置の断面図であり、第２図は、この発明の一実施例の
特にイオン注入工程を示した模式図であり、第３図、第
４図は従来技術によって製造されるバイポーラ型半導体
装置を示す断面図である。 図中１は半導体基板、２は埋込コレクタ層、３はエピタ
キシャル層、４は第１のシリコン酸化膜、５は第２のシ
リコン酸化膜、６はベース注入領域だけを開孔したレジ
スト膜、７１は成る時刻におけるイオン注入ビーム、７
２は７１とは異なる時刻におけるイオン注入ビーム、１
１は半導体基板１の主表面の法線方向、７３．７４はイ
オン注入ビーム方向を示し、７５はその注入ビームの中
で半導体基板１の中央を狙う方向を示している。 なお、図中、同一符号は同一、または相当部分を示す。
装置の断面図であり、第２図は、この発明の一実施例の
特にイオン注入工程を示した模式図であり、第３図、第
４図は従来技術によって製造されるバイポーラ型半導体
装置を示す断面図である。 図中１は半導体基板、２は埋込コレクタ層、３はエピタ
キシャル層、４は第１のシリコン酸化膜、５は第２のシ
リコン酸化膜、６はベース注入領域だけを開孔したレジ
スト膜、７１は成る時刻におけるイオン注入ビーム、７
２は７１とは異なる時刻におけるイオン注入ビーム、１
１は半導体基板１の主表面の法線方向、７３．７４はイ
オン注入ビーム方向を示し、７５はその注入ビームの中
で半導体基板１の中央を狙う方向を示している。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (2)
- （１）ベース層の不純物の導入にイオン注入法を用いる
バイポーラ型半導体装置の製造方法において、前記イオ
ン注入工程を２回以上に分けて行ない、それら工程と工
程との間に前記イオン注入される半導体基板のイオン注
入方向に対する配向を換える工程を有することを特徴と
するバイポーラ型半導体装置の製造方法。 - （２）前記配向を換える工程を前記半導体基板をその主
表面の法線方向を軸として所定の角度だけ回転させる工
程とすることを特徴とする、特許請求の範囲第１項記載
のバイポーラ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11921687A JPS63283127A (ja) | 1987-05-15 | 1987-05-15 | バイポ−ラ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11921687A JPS63283127A (ja) | 1987-05-15 | 1987-05-15 | バイポ−ラ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283127A true JPS63283127A (ja) | 1988-11-21 |
Family
ID=14755826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11921687A Pending JPS63283127A (ja) | 1987-05-15 | 1987-05-15 | バイポ−ラ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346841A (en) * | 1990-08-21 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device using ion implantation |
-
1987
- 1987-05-15 JP JP11921687A patent/JPS63283127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346841A (en) * | 1990-08-21 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device using ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3432920A (en) | Semiconductor devices and methods of making them | |
| US5298792A (en) | Integrated circuit device with bi-level contact landing pads | |
| US3489622A (en) | Method of making high frequency transistors | |
| US4030954A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH04233235A (ja) | Ｐｎ接合装置を製造する方法 | |
| JPS63283127A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH11154715A (ja) | ＢｉＣＭＯＳの製造方法 | |
| GB2106319A (en) | Semiconductor device fabricated using self alignment technique | |
| JPH07142419A (ja) | 半導体装置の製造方法 | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| JPH10172981A (ja) | 半導体装置及びその製造方法 | |
| JPH02109340A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| JPS63245921A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH01216573A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPS61156810A (ja) | 半導体装置の製造方法 | |
| JPH0477459B2 (ja) | ||
| JP2000232111A (ja) | 半導体装置の製造方法 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPH06224209A (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH03180029A (ja) | 半導体装置の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPH04245674A (ja) | 半導体装置の製造方法 | |
| JPH02189966A (ja) | 半導体装置の製造方法 |