JPS63280303A - Programmable controller - Google Patents

Abstract

PURPOSE:To simplify the structure and to reduce the cost by providing an I/O module with a circuit which generates a identification signal which specifies this module and using a data line to send this identification signal. CONSTITUTION:A CPU module 10 to which an I/O module 20 is connected consists of an input port 13, a RAM 15, a ROM 16, and a CPU 17. This I/O module 20 is provided with an input selecting circuit and the identification signal generating circuit. When a prescribed address signal is inputted, the identification signal generating circuit sends the identification signal corresponding to the I/O module 20 to an operating means, and the operating means identified the I/O module 20 based on this identification signal. Thus, a signal line only for identification is unnecessary.

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はプログラマブルコントローラ、特にそのＩ／
Ｏモジュールの識別に関する。[Detailed Description of the Invention] (Industrial Application Field) This invention relates to a programmable controller, especially its I/O
Regarding the identification of the O module.

（従来の技術）　　　　　、 プログラマブルコントローラにおいてその中央処理装置
は装着されている１／Ｏモジユール（入力モジュール、
出力モジュール及び入出カモジュールの総称をいうもの
とする）がどのような種類か（例えば入力、出力又は入
出力か、点数は何点か等）を知る必要がある。これを知
るにはＩ／ＯモジュールのＩＤコードを読めばできるが
、従来は第６図に示される回路に基づいてＩＤコードを
読んで識別をしていた。第６図において、／ＯａはＣＰ
Ｕモジュールで、１１はアドレス出力器で、アドレス信
号を送出する。１２はモジュール選択器で、入出カモジ
ュールを特定するための信号を送出する。１３ａは入力
ポート、１４ａは出力ポートである。２０ａはＩ／Ｏモ
ジュールである。(Prior art) In a programmable controller, its central processing unit is equipped with a 1/O module (input module,
It is necessary to know what type of output module (general term for output module and input/output module) is (for example, whether it is input, output, or input/output, how many points it has, etc.). This can be known by reading the ID code of the I/O module, but conventionally identification has been done by reading the ID code based on the circuit shown in FIG. In Figure 6, /Oa is CP
In the U module, 11 is an address output device that sends out an address signal. Reference numeral 12 denotes a module selector which sends out a signal for specifying an input/output module. 13a is an input port, and 14a is an output port. 20a is an I/O module.

従来のプログラマブルコントローラは上記のように構成
されており、Ｉ／Ｏモジュール２ｏのＩＮ、ａ、ｂはＩ
Ｄコード発生用専用線である。例えばＩＮについては、
入力モジュールのときには「０」とし、出力モジュール
のときには［１］とする。更に、ａ、ｂについては第７
図のようにその点数を定めるものとする。ＩＤコードを
読み取るときにはＩＲ（イニシャルリセット）をｒｌ］
にしたままで、モジュール選択端子ＢＯを「ｏ」にし、
入力ポート１２を介してＩＮ、ａ、ｂの信号を読込み、
その信号を基づいてＩ／Ｏモジュールを識別していた。A conventional programmable controller is configured as described above, and IN, a, and b of the I/O module 2o are
This is a dedicated line for D code generation. For example, for IN,
When it is an input module, it is set to "0", and when it is an output module, it is set to [1]. Furthermore, regarding a and b, the seventh
The points shall be determined as shown in the diagram. When reading the ID code, press IR (Initial Reset).]
, set the module selection terminal BO to "o",
Read the IN, a, b signals through the input port 12,
The I/O module was identified based on the signal.

（発明が解決しようとする問題点） 上記のような従来のプログラマブルコントローラは、独
立した専用の信号線（ＩＮ、ａ、ｂ）が必要であり、こ
のためパスラインの増加を招くと共に、専用の入力ポー
トが必要であるという問題点があった。(Problems to be Solved by the Invention) The conventional programmable controller as described above requires independent dedicated signal lines (IN, a, b), which leads to an increase in the number of path lines and the need for dedicated signal lines (IN, a, b). The problem was that an input port was required.

この発明は、かかる問題点を解決するためになされたも
ので、Ｉ／Ｏモジュールを識別するための信号線を必要
としないプログラマブルコントローラを得ることを目的
とする。The present invention was made to solve this problem, and aims to provide a programmable controller that does not require signal lines for identifying I/O modules.

（問題点を解決するための手段） この発明に係るプログラマブルコントローラは、各１／
Ｏモジユールに設けられ、所定のアドレス信号に基づい
て所定の識別信号を送出する識別信号発生回路、及び所
定のアドレス信号を送出したときの識別信号発生回路の
識別信号に基づいてＩ／Ｏモジュールを識別する演算手
段を備えたものである。(Means for solving the problem) The programmable controller according to the present invention has a
An identification signal generation circuit is provided in the O module and sends out a predetermined identification signal based on a predetermined address signal, and an I/O module is activated based on the identification signal of the identification signal generation circuit when the predetermined address signal is sent out. It is equipped with arithmetic means for identification.

（作用） この発明においては、所定のアドレス信号が入力すると
識別信号発生回路がそのＩ／Ｏモジュールに対応した識
別信号を演算手段に送出し、演算手段はその識別信号に
基づいてＩ／Ｏモジュールを識別する。(Operation) In this invention, when a predetermined address signal is input, the identification signal generation circuit sends an identification signal corresponding to the I/O module to the calculation means, and the calculation means uses the identification signal to identify.

（実施例） 第１図はこの発明の一実施例を示す図であり、第５図と
同一符号のものは相当部を示すものとする。／ＯはＣＰ
Ｕモジュール、１３は入力ポート、１５はＲＡＭ、１６
はＲＯＭ、１７はＣＰＵである。２０はＩ／Ｏモジュー
ルである。第２図はＩ／Ｏモジュール２０の詳細を示し
たブロック図であり、２１は人力選択回路で、アドレス
信号に応じて入力回路からの信号をデータ線りを介して
ＣＰＵモジュール／Ｏに送出する。２２は識別信号発生
回路で、２３はそのオア回路、２４はインバータ、２５
．２６はオア回路、２７はアンド回路、２８はインバー
タ、２９はオア回路、３０はバッファ回路（オーブンコ
レクタ）で、Ｒはプルアップ抵抗である。(Embodiment) FIG. 1 is a diagram showing an embodiment of the present invention, and the same reference numerals as in FIG. 5 indicate corresponding parts. /O is CP
U module, 13 is input port, 15 is RAM, 16
is a ROM, and 17 is a CPU. 20 is an I/O module. FIG. 2 is a block diagram showing details of the I/O module 20, and 21 is a manual selection circuit that sends a signal from the input circuit to the CPU module/O via a data line in accordance with an address signal. . 22 is an identification signal generation circuit, 23 is its OR circuit, 24 is an inverter, 25
．． 26 is an OR circuit, 27 is an AND circuit, 28 is an inverter, 29 is an OR circuit, 30 is a buffer circuit (oven collector), and R is a pull-up resistor.

この識別信号発生回路２２は第３図に示すようなアドレ
ス信号ＡＯ〜Ａ２に対して識別信号りを発生するもので
ある。This identification signal generating circuit 22 generates identification signals for address signals AO to A2 as shown in FIG.

以上のように構成されたプログラマブルコントローラに
おいて、第４図のフローチャートに示すように最初アド
レス「０６」のデータ、即ち識別信号を読み込む。この
ときＩＲ（イニシャルリセット）は「１」のままで、モ
ジュール選択端子ＢＯを「０」にしておく。アドレス「
０６」は、ＡＯ−０，Ａｔ−１，Ａ２−１．Ａ３−Ａ４
−Ａ５−０であり、このため識別信号発生回路２２のオ
ア回路２３の出力は０で、インバータ２４の出力−は１
となる。オア回路２５はアドレス信号ＡＯ。In the programmable controller configured as described above, the data at address "06", that is, the identification signal, is first read as shown in the flowchart of FIG. At this time, IR (initial reset) remains at "1" and module selection terminal BO is set at "0". address"
06'' is AO-0, At-1, A2-1. A3-A4
-A5-0, therefore, the output of the OR circuit 23 of the identification signal generation circuit 22 is 0, and the output of the inverter 24 is 1.
becomes. OR circuit 25 is address signal AO.

Ａ３及びオア回路２３の出力が入力し、その出力は０と
なる。A3 and the output of the OR circuit 23 are input, and the output becomes 0.

また、オア回路２６はアドレス信号ＡＯ，オア回路２３
の出力及びインバータ２４の出力が入力し、その出力は
１となる。アンド回路２７にはオア回路２５．２６の出
力が入力するからその出力は０となる。インバータ２８
の入力はこのときＩＲが１であるからその出力は０とな
り、オア回路２９に入力する。オア回路２９にはその他
にモジュール選択信号ＢＯが０として入力すると共にア
ンド回路２７の出力が入力する。このときの入力はいず
れも０であるから、オア回路２９の出力は０となり、バ
ッファ回路３０を介してＣＰＵモジュール／Ｏの人力ボ
ート１３に送られる。Further, the OR circuit 26 receives the address signal AO, and the OR circuit 23
The output of the inverter 24 and the output of the inverter 24 are input, and the output becomes 1. Since the outputs of the OR circuits 25 and 26 are input to the AND circuit 27, its output becomes 0. Inverter 28
Since the input IR is 1 at this time, its output becomes 0 and is input to the OR circuit 29. In addition, the module selection signal BO is inputted as 0 to the OR circuit 29, and the output of the AND circuit 27 is also inputted thereto. Since all inputs at this time are 0, the output of the OR circuit 29 is 0, and is sent to the manual port 13 of the CPU module/O via the buffer circuit 30.

以上のようにしてアドレス信号「０６」のときの識別信
号は０として得られる。これを読込んで（Ｓｌ）そのと
きのデータが０であるか否かを判断すると（Ｓ２）、０
であるから入力モジュールであると判断されてそのデー
タが例えばＲＡＭ１５に書込まれる。このような判断が
あるとつぎのモジュールをチェックする。As described above, when the address signal is "06", the identification signal is obtained as 0. When this is read (Sl) and it is determined whether the data at that time is 0 or not (S2), 0
Therefore, it is determined that it is an input module, and its data is written into the RAM 15, for example. When such a judgment is made, the next module is checked.

例えば第５図に示すように１６点入力モジュールの場合
には各８点毎にチェックを行い。アドレス「０６」で入
力モジュールと判断された後、次のアドレス「ＯＥ」に
おいても同様に入力モジュールと判断される。そして、
次の８点ではアドレスｒ１６Ｊ、ｒ１５Ｊ、ｒ１３Ｊの
いずれも識別信号が１となり、人力モジュール、出力モ
ジュール及び入出カモジュールのいずれでもない領域が
存在する。このように２領域までが入力モジュールで、
３領域目で識別不能となった場合には、そのモジュール
は１６点の入力モジュールであることが分る なお、上記の例は入力モジュールの場合であるが、出力
モジュール及び入出カモジュールの場合も同様にして判
別される。出力モジュールの場合はアドレス「０５」の
識別信号を読んで（Ｓ４）、それが０であると判断され
ると出力モジュールで　・あるとして読みこまれる（Ｓ
６）。また、入出カモジュールの場合はアドレス「０３
」の識別信号を読んで（Ｓ７）、それが０であると判断
されると入出カモジュールであるとして読みこまれる（
Ｓ８）。これ等の点数についても入力モジュールの場合
と同様にして判断される。For example, in the case of a 16-point input module as shown in FIG. 5, a check is performed every 8 points. After the address "06" is determined to be an input module, the next address "OE" is similarly determined to be an input module. and,
At the next eight points, the identification signal is 1 for all of the addresses r16J, r15J, and r13J, and there is a region that is not a human module, an output module, or an input/output module. In this way, up to two areas are input modules,
If the module cannot be identified in the third area, it is determined that the module is a 16-point input module.Although the above example is for an input module, it can also be used for output modules and input/output modules. It is determined in the same way. In the case of an output module, the identification signal at address "05" is read (S4), and if it is determined to be 0, it is read as being present in the output module (S4).
6). In addition, in the case of input/output module, address “03
” (S7), and if it is determined to be 0, it is read as an input/output module (
S8). These scores are also determined in the same manner as for the input module.

なお、アドレス信号と識別信号の関係は上記の実施例に
示されたものに限定されるものではなく、両者の関係が
特定できればよい。It should be noted that the relationship between the address signal and the identification signal is not limited to that shown in the above embodiment, and it is sufficient if the relationship between the two can be specified.

（発明の効果） 以上のようにこの発明によれば、Ｉ／Ｏモジュール側に
そのモジュールを特定する識別信号発生回路を設けてデ
ータ線を利用して識別信号を送出するようにしたので、
識別のための専用の信号線を必要とせず、このため構造
が簡素化しコストの低減が可能になっている。(Effects of the Invention) As described above, according to the present invention, an identification signal generation circuit for identifying the module is provided on the I/O module side and the identification signal is sent using the data line.
No dedicated signal line is required for identification, which simplifies the structure and reduces costs.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例に係るプログラマブルコン
トローラのブロック図、第２図は前記実施例のＩ／Ｏモ
ジュールのブロック図、第３図はアドレス信号と識別信
号の関係を示した説明図、第４図は前記実施例の動作を
示すフローチャート、第５図は１６点入力モジュールの
アドレス信号と識別信号の関係を示した説明図、第６図
は従来のプログラマブルコントローラのブロック図、第
７図は点数信号と点数の関係を示した説明図である。 ／Ｏ・・・ＣＰＵモジュール、２０・・・Ｉ／Ｏモジュ
ール、２１・・・人力選択回路、２２・・・識別信号発
生回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人　弁理士　佐々木　宗　治 第１図 ｔｏ：ｃｐｕ−１：ジューノし ２０：Ａｎ石ジ１−ル 第２図 他 ２１：＾７Ｖ遣ぜ回５ ２２：染別信ｇ歴生囲易 第３図 第４図 第５図FIG. 1 is a block diagram of a programmable controller according to an embodiment of the present invention, FIG. 2 is a block diagram of an I/O module of the embodiment, and FIG. 3 is an explanatory diagram showing the relationship between address signals and identification signals. , FIG. 4 is a flowchart showing the operation of the embodiment, FIG. 5 is an explanatory diagram showing the relationship between the address signal and identification signal of the 16-point input module, FIG. 6 is a block diagram of a conventional programmable controller, and FIG. The figure is an explanatory diagram showing the relationship between the score signal and the score. /O...CPU module, 20...I/O module, 21...Manual selection circuit, 22...Identification signal generation circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Patent Attorney Muneharu Sasaki Figure 1 to: cpu-1: Juno Shi 20: Anishiji 1-L Figure 2 and others 21: ^7V Sensai 5 22: Somebetsu Shing Rekisei Eki No. 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 各Ｉ／Ｏモジュールに設けられ、所定のアドレス信号に
基づいて所定の識別信号を送出する信号発生回路、及び
所定のアドレス信号を送出したときの識別信号発生回路
の識別信号に基づいてＩ／Ｏモジュールを識別する演算
手段を備えたことを特徴とするプログラマブルコントロ
ーラ。A signal generation circuit that is provided in each I/O module and sends out a predetermined identification signal based on a predetermined address signal, and an I/O A programmable controller characterized by comprising arithmetic means for identifying modules.