JPS63278369A - Hetero junction type bipolar transistor - Google Patents
Hetero junction type bipolar transistorInfo
- Publication number
- JPS63278369A JPS63278369A JP11404487A JP11404487A JPS63278369A JP S63278369 A JPS63278369 A JP S63278369A JP 11404487 A JP11404487 A JP 11404487A JP 11404487 A JP11404487 A JP 11404487A JP S63278369 A JPS63278369 A JP S63278369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- layer
- collector
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000005842 heteroatom Chemical group 0.000 title abstract 3
- 230000004888 barrier function Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 142
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 78
- 239000012535 impurity Substances 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 239000000203 mixture Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- -1 1 /J m Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合型バイポーラトランジスタに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a heterojunction bipolar transistor.
本発明は、エミッタ領域、ベース領域及びコレクタ領域
が形成されてなるヘテロ接合型バイポーラトランジスタ
において、ベース領域の真性ベース領域と外部ベース領
域とが一辺で接し、且つ真性ベース領域の巾を外部ベー
ス領域の巾より小に選定することによって、コレクタ容
量、エミッタ容量を小さくし、また、ベースコンタクト
抵抗を小さくして高速化を図ると共に、IC化を容易に
したものである。The present invention provides a heterojunction bipolar transistor in which an emitter region, a base region, and a collector region are formed, in which the intrinsic base region of the base region and the extrinsic base region are in contact with each other on one side, and the width of the intrinsic base region is the same as that of the extrinsic base region. By selecting a width smaller than the width of , the collector capacitance and emitter capacitance are made small, and the base contact resistance is also made small, thereby achieving high speed and facilitating IC implementation.
ヘテロ接合型バイポーラトランジスタは、シリコンなど
によるホモ接合型バイポーラトランジスタが有する欠点
を克服することができるトランジスタである。即ち、エ
ミッタ(E)にN2GaAs、ベース(B)及びコレク
タ(C)にGaAsを用いた場合のへテロ接合型バイポ
ーラトランジスタを例にとると、ベース中の多数キャリ
アである正孔は、E−8間のバンドギャップ差(ΔEg
)のエネルギー障壁のためエミッタ中に拡散することが
できず、ベース電流は減少し、エミッタからベースへの
電子の注入効率が増加する。従って、ベース濃度を大き
くし、エミッタ濃度を小さくしても増中度(β= I
c / I El )を大きくすることができる。A heterojunction bipolar transistor is a transistor that can overcome the drawbacks of a homojunction bipolar transistor made of silicon or the like. That is, if we take a heterojunction bipolar transistor using N2GaAs for the emitter (E) and GaAs for the base (B) and collector (C) as an example, the holes, which are the majority carriers in the base, are Bandgap difference between 8 (ΔEg
) cannot diffuse into the emitter due to the energy barrier, the base current decreases and the efficiency of electron injection from the emitter to the base increases. Therefore, even if the base concentration is increased and the emitter concentration is decreased, the degree of enhancement (β = I
c/I El ) can be increased.
これは高速性に関係するベース抵抗とE−B間接合容量
を小さくできることを意味し、シリコン・バイポーラト
ランジスタより高速であることが理論的にも実験的にも
示されている。This means that the base resistance and E-B junction capacitance, which are related to high speed performance, can be reduced, and it has been shown both theoretically and experimentally that the transistor is faster than a silicon bipolar transistor.
第8図は、イオン注入技術と金属埋込み技術を駆使した
M GaAs層 GaAsプレーナ型へテロ接合型バイ
ポーラトランジスタの代表的な構造である。この構造に
係るトランジスタ(13)の製法例を簡単に説明する。FIG. 8 shows a typical structure of an M GaAs layer GaAs planar type heterojunction bipolar transistor that makes full use of ion implantation technology and metal embedding technology. An example of a method for manufacturing a transistor (13) having this structure will be briefly described.
半絶縁性GaAs基板(1)上に順次コレクタ電極取出
層(2)となるn ”−GaAsNsコレクタ領域(3
)となるn −GaAs層、ベース領域(即ち真性ベー
ス領域)(4)となるp −GaAs層、エミッタ領域
(5)となるN−MIGaAs層及びキャンプ層(6)
となるn GaAs1i。On the semi-insulating GaAs substrate (1), an n''-GaAsNs collector region (3) which becomes the collector electrode extraction layer (2) is sequentially formed.
), a p-GaAs layer that becomes the base region (i.e., intrinsic base region) (4), an N-MIGaAs layer that becomes the emitter region (5), and a camp layer (6).
n GaAs1i.
n”−GaAs層をエピタキシャル成長した後、先ずエ
ミッタ領域を残すようにn” −GaAsのキャンプ層
(6)をエツチング除去し、5t02をマスクとしてM
gをイオン注入した後、アニールによって外部ベース領
域(7)を形成する。次に、ボロン又はH+のイオン注
入によって素子分離領域(8)及びベース/コレクタ分
離領域(9)を形成する。次に、コレクタ電極形成領域
のSiO2層(10)の窓開け、トレンチ(R部)
(11)の形成、このトレンチ(11)への金属(1,
2)の埋込み、によってトランジスタ(13)を作製す
る。(14)はベース電極、(15)はエミッタ電極、
(16)はコレクタ電極である。After epitaxially growing the n''-GaAs layer, first remove the n''-GaAs camp layer (6) by etching so as to leave the emitter region.
After ion implantation, an external base region (7) is formed by annealing. Next, an element isolation region (8) and a base/collector isolation region (9) are formed by boron or H+ ion implantation. Next, a window is opened in the SiO2 layer (10) in the collector electrode formation region, and a trench (R section) is formed.
(11), metal (1,
A transistor (13) is manufactured by embedding in step 2). (14) is the base electrode, (15) is the emitter electrode,
(16) is a collector electrode.
一方、第9図に示すようにコレクタ領域を表面層側にし
た所謂コレクタ・トップ型のへテロ接合型バイポーラト
ランジスタ(17)も考えられている。このコレクタ・
トップ型のへテロ接合バイポーラトランジスタの作製の
手順は、エピタキシーの順序が変るだけで、はとんど第
8図のエミッタ・トップ型のへテロ接合バイポーラトラ
ンジスタ(13)と同じである。第9図において、第8
図と対応する部分に同一符号を付すも、(18)はエミ
ッタ電極取出層となるn” GaAs層、(5)はエ
ミッタ領域となるN−MGaAs層、(4)はベース領
域となるp −GaAs層、(3)はコレクタ領域とな
るn GaAs層、(19)はコレクタキャップ層と
なるn + +++GaAs層、(7)は外部ベース領
域である。On the other hand, as shown in FIG. 9, a so-called collector top type heterojunction bipolar transistor (17) in which the collector region is on the surface layer side has also been considered. This collector
The procedure for manufacturing a top-type heterojunction bipolar transistor is essentially the same as the emitter-top type heterojunction bipolar transistor (13) shown in FIG. 8, except that the epitaxy order is changed. In Figure 9, the 8th
The same reference numerals are given to the parts corresponding to those in the figure, and (18) is an n'' GaAs layer which will be an emitter electrode extraction layer, (5) is an N-MGaAs layer which will be an emitter region, and (4) is a p-GaAs layer which will be a base region. A GaAs layer, (3) an n GaAs layer serving as a collector region, (19) an n + +++ GaAs layer serving as a collector cap layer, and (7) an external base region.
ヘテロ接合型バイポーラトランジスタのスイッチング時
間でSは、
で与えられる。但し、Rb:ベース抵抗、Cc:ベース
ーコレクタ間容量、RL;負荷抵抗、cL:負荷容量、
τb:ベース通過時間である。従ってτSの低減化には
RhとCcの低減化が必要となる。一般的にはコレクタ
・トップ型へテロ接合バイポーラトランジスタの方が、
エミッタ・トップ型へテロ接合バイポーラトランジスタ
に比較してCcの低減化に有利であるため、高速性は高
いと考えられている。即ち、(i)コレクタ・トップ型
へテロ接合バイポーラトランジスタはコレクタ面積が小
さいのでコレクターベース間接合容量が小さくなり、高
速性に有利である。−労連にエミッタ面積は大きくなる
のでエミッターベース間容量は大きくなる。これは短所
であるが、しかし、エミッターベース間はへテロ接合で
あり、ホモ接合に比べて小さくなる。又エミッタ濃度は
小さいので、本来エミッタ接合容量は小さくでき大きな
問題とはならない、コレクタ容量の減少による長所の方
がはるかに大きく、発表されているシミュレーションで
もコレクタ・トップ型の方が速い。The switching time S of a heterojunction bipolar transistor is given by: However, Rb: base resistance, Cc: base-collector capacitance, RL: load resistance, cL: load capacitance,
τb: Base passage time. Therefore, in order to reduce τS, it is necessary to reduce Rh and Cc. In general, collector-top type heterojunction bipolar transistors are
It is believed that high speed performance is possible because it is advantageous in reducing Cc compared to an emitter-top type heterojunction bipolar transistor. That is, (i) the collector-top type heterojunction bipolar transistor has a small collector area, so the collector-base junction capacitance is small, and it is advantageous for high speed performance. -Since the emitter area becomes larger, the emitter-base capacitance becomes larger. This is a disadvantage, however, since the emitter base is a heterojunction, which is smaller than a homojunction. In addition, since the emitter concentration is small, the emitter junction capacitance is originally small and does not pose a major problem.However, the advantage of reducing the collector capacitance is much greater, and the collector-top type is faster in published simulations.
(ii )回路的にみると、ECL (エミッタ・カッ
プルド・ロジック)の場合、いくつかのトランジスタの
エミッタが共通に接続されてゲートを構成するので、n
+エミッタ層をアイソレーションなしで共通にすること
で素子面積の縮小化を計ることができる。(ii) From a circuit perspective, in the case of ECL (emitter coupled logic), the emitters of several transistors are connected in common to form a gate, so n
+ By using a common emitter layer without isolation, the device area can be reduced.
(発明が解決しようとする問題点)
ところで、上述した従来のへテロ接合型バイポーラトラ
ンジスタにおいて、デバイスの面積を小さくしてゆくと
活性領域の周辺すなわちコレクタと外部ベース間及びエ
ミッタと外部ベース間のペリフェリが持つ容量が相対的
に大きくなってくる。(Problems to be Solved by the Invention) By the way, in the conventional heterojunction bipolar transistor described above, as the area of the device is reduced, the area around the active region, that is, between the collector and the external base and between the emitter and the external base. The capacity of the periphery becomes relatively large.
例えば第9図のコレクタ・トップ型のへテロ接合バイポ
ーラトランジスタにおいて、コレクタ面積が1×1μ−
の場合を計算してみると、真性部分容量はエミッターベ
ース間容11cebミ2.7fF 、コレクターベース
間容量Cbc: 0.27fF (空乏層4000人と
仮定する)と小さいが、外部容量即ち周辺部のみの容量
c eb’及びCbc’はCeb’ ”a3.2fF
。For example, in the collector-top type heterojunction bipolar transistor shown in Figure 9, the collector area is 1 x 1μ-
When calculating the case of The capacitance of c eb' and Cbc' are Ceb' ``a3.2fF
.
Cbc’ ミ0.5fFとかなり大きいことが分る。従
って、デバイス面積の縮小に伴い周辺部の寄与が大きく
ならないような構造が望ましい。実際Si系バイポーラ
トランジスタではそのような工夫がなされている。It can be seen that Cbc' is quite large at 0.5 fF. Therefore, it is desirable to have a structure in which the contribution of the peripheral portion does not increase as the device area decreases. In fact, such measures have been taken in Si-based bipolar transistors.
例えば第9図の構成のへテロ接合型バイポーラトランジ
スタでは外部容量を小さくしようとすると、ベースコン
タクト領域が小さくなるのでベースコンタクト抵抗が大
きくなってしまい素子のスピードが制限されてしまう。For example, in a heterojunction bipolar transistor having the structure shown in FIG. 9, if an attempt is made to reduce the external capacitance, the base contact region becomes smaller, which increases the base contact resistance and limits the speed of the device.
そして、上述のような点も含めて従来のイオン注入によ
り外部ベースを作るヘテロ接合型バイポーラトランジス
タにおいては、次のような欠点を有していた。In addition to the above-mentioned points, conventional heterojunction bipolar transistors in which an external base is formed by ion implantation have the following drawbacks.
(i)外部ベース領域の濃度を大きくすることができな
い。(i) The concentration of the external base region cannot be increased.
(ii )活性化アニール時の注入不純物のエミッタ領
域への拡散及び真性ベース領域中の不純物の拡散による
接合位置のずれが生じる。(ii) A displacement of the junction position occurs due to the diffusion of implanted impurities into the emitter region and the diffusion of impurities in the intrinsic base region during activation annealing.
(iii )エミッター外部ベース間、コレクター外部
ベース間に生じるペリフェリの外部容量がデバイス面積
が小さくなるにつれて相対的に大きくなる。特にペリフ
ェリのコレクタ容2をなくすことができない。(iii) The external capacitance of the periphery generated between the emitter external base and the collector external base becomes relatively large as the device area becomes smaller. In particular, the collector container 2 of the periphery cannot be eliminated.
(iv )コレクタ(又はエミッタ)電極の取り出しに
は深いトレンチの形成、金属埋め込み技術が必要である
。(iv) To take out the collector (or emitter) electrode, formation of a deep trench and metal embedding technology are required.
(v)容量を増さずにベース、エミッタのコンタクト面
積を大きくすることができない。(v) The base and emitter contact areas cannot be increased without increasing the capacitance.
(vl)エミッタ領域から真性ベース領域に注入された
電子のうちペリフェリ (周辺)における電子が拡散長
(数μm)の長さだけ外部ベース領域に拡散して正孔と
再結合し、無効ベース電流となる所謂ペリフェリ効果に
より、素子を小さくした場合に電流項中率が下がる。(vl) Among the electrons injected from the emitter region to the intrinsic base region, electrons in the periphery diffuse into the extrinsic base region by the diffusion length (several μm) and recombine with holes, causing a reactive base current. Due to the so-called periphery effect, the current term neutrality decreases when the element is made smaller.
本発明は、上述の点に鑑み、特にコレクタ容量、エミッ
タ容量を小さくし、且つベースコンタクトに抵抗を小さ
くして高速性に優れ、且つIC化を容易にしたヘテロ接
合型バイポーラトランジスタを提供するものである。In view of the above-mentioned points, the present invention provides a heterojunction bipolar transistor that has particularly low collector capacitance and emitter capacitance, and low resistance at the base contact, has excellent high-speed performance, and is easily integrated into an IC. It is.
本発明は、エミッタ領域、ベース領域及びコレクタ領域
が形成されて成るヘテロ接合型バイポーラトランジスタ
において、ベース領域の真性ベース領域と外部ベース領
域とが一辺で接するようにし、真性ベース領域の巾を外
部ベース領域の巾より小となるように選定して構成する
。The present invention provides a heterojunction bipolar transistor in which an emitter region, a base region, and a collector region are formed. It is selected and configured so that it is smaller than the width of the area.
エミッタ(又はコレクタ)領域と外部ベース領域は上記
−辺の側面で接し、外部ベース領域の他の辺は絶縁層と
接するようになされる。そして真性ベース領域上にコレ
クタ(又はエミッタ)領域が形成される。The emitter (or collector) region and the external base region are in contact with the side surface of the - side, and the other side of the external base region is in contact with the insulating layer. A collector (or emitter) region is then formed on the intrinsic base region.
真性ベース領域と外部ベース領域とが一辺で接し、真性
ベース領域の巾が外部ベース領域の巾より小さいことに
より、素子を縮少化していった場合にも、外部ベース面
積は大きくすることができ、ベースコンタクト抵抗は小
さくなる。真性ベース領域上のコレクタ(又はエミッタ
)領域は外部ベース領域とほとんど接触せず、又、真性
ベース領域下のエミッタ(又はコレクタ)領域と外部ベ
ース領域とは一辺の側面で接しているのみであるため、
ペリフェリでの外部容量は小さく、従ってコレクタ容量
、エミッタ容量は小さくなる。特に素子を縮少化してい
っても外部容量が相対的に太き(なることはない。Since the intrinsic base region and the extrinsic base region are in contact with each other on one side, and the width of the intrinsic base region is smaller than the width of the extrinsic base region, the extrinsic base area can be increased even when the device is downsized. , the base contact resistance becomes smaller. The collector (or emitter) region above the intrinsic base region hardly contacts the extrinsic base region, and the emitter (or collector) region under the intrinsic base region and the extrinsic base region only touch on one side. For,
The external capacitance at the periphery is small, so the collector capacitance and emitter capacitance are small. In particular, even if the elements are reduced in size, the external capacitance will become relatively thick.
第1図を参照して本発明によるコレクタ・トップ型のへ
テロ接合バイポーラトランジスタの一実施例をその製法
と共に説明する。An embodiment of a collector-top type heterojunction bipolar transistor according to the present invention will be described with reference to FIG. 1, together with its manufacturing method.
先ず、第1図Aに示すように半絶縁性のGaAs基板(
31)上にエミッタに対してバリア層(32)となる高
抵抗の広バンドギャップ層即ち厚さ 0.3μmの半絶
縁性のMl o、s Gao、s As (アンドープ
)眉、エミッタ領域となる厚さ 0.5μm −、Ss
ドープによる不純物濃度2 X 1018cI11−3
程度のN −A120.3 GaoTAs層(33)、
及びN AQ x Ga1−xAsのM組成比Xを0
.3からOに順次変えてなる傾斜組成層(34)をMO
CVD(有機金属気相成長)法により順次成長する。傾
斜組成層(34)は厚さ0.03μm、不純物濃度5×
10110l7”程度で、下から上に向ってXが0.3
から0に漸次変化するように形成される。さらに傾斜組
成層(34)上に厚さ0.1μmの窒化シリコン(Si
N )層(35)を被着形成する。First, as shown in Figure 1A, a semi-insulating GaAs substrate (
31) On top is a high-resistance wide bandgap layer that becomes a barrier layer (32) for the emitter, that is, a semi-insulating Mlo, s Gao, s As (undoped) layer with a thickness of 0.3 μm, which becomes the emitter region. Thickness 0.5μm -, Ss
Impurity concentration due to doping 2 x 1018cI11-3
N −A 120.3 GaoTAs layer (33),
and M composition ratio X of N AQ x Ga1-xAs is 0
.. MO
The layers are grown sequentially by a CVD (organic metal vapor phase epitaxy) method. The gradient composition layer (34) has a thickness of 0.03 μm and an impurity concentration of 5×
It is about 10110l7”, and X is 0.3 from the bottom to the top.
It is formed so that it changes gradually from 0 to 0. Furthermore, silicon nitride (Si) with a thickness of 0.1 μm is placed on the graded composition layer (34).
N) layer (35) is deposited.
次に、第1図Bに示すように窒化シリコン層(35)を
エミッタ領域に対応する部分を残すように選択エツチン
グして後、残った窒化シリコン層(35)をマスクとし
てウェットエツチングにより傾斜組成層(34)及びN
Ml O,3GaoTAsJi (33)を選択エ
ツチングしてエミッタ領域(33E)を形成する。Next, as shown in FIG. 1B, the silicon nitride layer (35) is selectively etched to leave a portion corresponding to the emitter region, and the remaining silicon nitride layer (35) is used as a mask to perform wet etching to form a gradient composition. Layer (34) and N
Ml 2 O,3GaoTAsJi (33) is selectively etched to form an emitter region (33E).
次に、第1図Cに示すように窒化シリコン層(35)を
マスクとして外部ベース領域となるp+−GaAs層(
36)を窒化シリコン層(35)と同じ高さまで選択成
長させる。Next, as shown in FIG. 1C, using the silicon nitride layer (35) as a mask, a p + -GaAs layer (
36) is selectively grown to the same height as the silicon nitride layer (35).
次に、第1図りに示すように窒化シリコン層(35)を
除去した後、厚さ0.01μmのアンドープGaAsよ
りなるスペーサ層(図示せず)、真性ベース領域となる
厚さ0.1μm、不純物濃度2 X 1019cat−
’程度のp”−GaAs層(38)、コレクタ領域とな
る厚さ0.4μm、不純物濃度IQ17 C,−3程度
のn −GaAs層(39)及びコレクタキャップ層と
なる厚すO’、1/J m 、不純物濃度5 X 10
” cm−3程度のn” −GaAs層(40)を順次
MOCVD法にて成長させる。ここで、アンドープGa
Asのスペーサ層(37)によりp”−GaAs層(3
8)のp形不純物(例えばZn)がN−N2GaAsの
エミッタ領域(33Ilりに拡散されるのを防止するこ
とができる。Next, as shown in the first diagram, after removing the silicon nitride layer (35), a 0.01 μm thick spacer layer (not shown) made of undoped GaAs, a 0.1 μm thick spacer layer that will become the intrinsic base region, Impurity concentration 2 x 1019cat-
A p''-GaAs layer (38) with a thickness of 0.4 μm as a collector region, an n-GaAs layer (39) with an impurity concentration of IQ of 17 C, and a thickness of 0' as a collector cap layer, 1 /J m, impurity concentration 5 x 10
An n-GaAs layer (40) with a thickness of about "cm-3" is sequentially grown by MOCVD. Here, undoped Ga
The p”-GaAs layer (3) is formed by the As spacer layer (37).
8) can be prevented from being diffused into the N--N2 GaAs emitter region (33Il).
次に、第1図Eに示すようにコレクタ領域及び外部ベー
ス領域に対応する部分を残して、RIE(反応性イオン
エツチング)にてn ” GaAsJii(40)
、n −GaAs層 (39) 、p” −Ga
As層 (38)(36)を選択的にエツチング除去す
る。これによって外部ベース領域(36b )が形成さ
れる。RIEではA12GaASはエツチングされない
ので、このRIEによってエミッタ領域の一部を構成す
る傾斜組成層(34)の表面の露出及び素子間分離がな
される。Next, as shown in FIG. 1E, n'' GaAsJii (40) was etched by RIE (reactive ion etching), leaving the portions corresponding to the collector region and external base region.
, n-GaAs layer (39), p''-Ga
The As layers (38) and (36) are selectively etched away. This forms an external base region (36b). Since A12GaAS is not etched by RIE, the surface of the graded composition layer (34) constituting a part of the emitter region is exposed and the elements are isolated by this RIE.
このときの選択エツチングパターンは平面的にみて第1
図Gに示す如きパターンとする。即ち四角形のエミッタ
領域(331E )の−辺の中央部でエミッタ領域(3
3E )の巾W1より小なる巾W2で重なる領域部(即
ち後述の真性部分の面積に対応する) (51)と、
この領域部(51)のエミッタ領域(33E )外に延
長する延長部に連接して領域部(51)の巾W2により
大なる巾Wl (図示の例ではWx=Wi)の領域部
(即ち後述の外部ベース領域の面積に対応する) (
52)を有したパターンをもって選択エツチングされる
。The selected etching pattern at this time is the first one when viewed two-dimensionally.
The pattern is as shown in Figure G. That is, the emitter region (331E) is located at the center of the - side of the rectangular emitter region (331E)
(51), which overlaps with a width W2 smaller than the width W1 of 3E) (i.e., corresponds to the area of the intrinsic part described later);
A region (that is, a region described later) that is connected to the extension of this region (51) extending outside the emitter region (33E) has a width Wl (Wx=Wi in the illustrated example) larger than the width W2 of the region (51). ) (corresponding to the area of the external base region of
52) is selectively etched with a pattern.
次に、外部ベース領域(36b )上のn” −GaA
sN (40) 、n−GaAs層(39)及び1)
” −GaAsN(38)をRIHにより選択的に除去
し、コレクタキャップ層(40c ) 、コレクタ領域
(39G > 及び真性ベース領域(38B)を形成す
る。次いで、酸化シリコン(SiO2) if (41
)を全面に形成した後、平坦化してコレクタキャップ層
(40c)を表面に臨ましめる。そして、酸化シリコン
N (41)に対してベース電極取出用及びエミッタ電
極取出用の窓開けを行って後、N−MlGaAsによる
エミッタ領域即ちその表面の傾斜組成層(34)及びn
+−GaAsによるキ’rp−/プ層(40c )に
^uGe/Auによるエミッタ電極(42)及びコレク
タ電極(43)を形成し、またp“−GaAsによる外
部ベース領域(36b)にTi/ Pt/ Auによる
ベース電極(44)を形成する。Next, n”-GaA on the external base region (36b)
sN (40), n-GaAs layer (39) and 1)
"-GaAsN (38) is selectively removed by RIH to form a collector cap layer (40c), a collector region (39G) and an intrinsic base region (38B). Next, silicon oxide (SiO2) if (41
) is formed on the entire surface and then flattened to expose the collector cap layer (40c) to the surface. After opening a window for extracting the base electrode and the emitter electrode in the silicon oxide N (41), the emitter region made of N-MlGaAs, that is, the gradient composition layer (34) on the surface thereof, and the n
An emitter electrode (42) and a collector electrode (43) made of uGe/Au are formed on the cap layer (40c) made of +-GaAs, and a Ti/p layer is formed on the external base region (36b) made of p"-GaAs. A base electrode (44) made of Pt/Au is formed.
斯くして、第1図F及びHに示すように外部ベース領域
(36b )とエミッタ領域(33E)とが−辺の側面
を接して形成され、外部ベース領域(36b)及びエミ
ッタ領域(33E )下に半絶縁性の/1uGaAsよ
りなるバリア層(32)が形成され、エミッタ電極(3
3E)と外部ベース領域(36b )の境界を含むよう
に即ち一部外部ベース領域(36b )に接するように
エミッタ領域(33E)の一部上に外部べ−ス巾W3及
びエミッタ領域の巾W1より小なる巾W2の真性ベース
領域(38B)及びコレクタ領域(39C)が形成され
、従って外部ベース領域(36b )と真性ベース領域
(38B)とは−辺で接し、真性ベース領域(38B
)の巾W2が外部ベース領域(36b )の巾W3より
小とされて成る目的のコレクタ・トップ型のへテロ接合
バイポーラトランジスタ(45)を得る。In this way, as shown in FIGS. 1F and 1H, the external base region (36b) and the emitter region (33E) are formed with the side surfaces of the - side in contact with each other, and the external base region (36b) and the emitter region (33E) A semi-insulating barrier layer (32) made of /1uGaAs is formed underneath, and an emitter electrode (32) is formed below.
External base width W3 and emitter area width W1 are formed on a part of the emitter region (33E) so as to include the boundary between the external base region (36b) and the external base region (36b), that is, to partially touch the external base region (36b). An intrinsic base region (38B) and a collector region (39C) having a smaller width W2 are formed. Therefore, the extrinsic base region (36b) and the intrinsic base region (38B) touch at the - side, and the intrinsic base region (38B)
) is smaller than the width W3 of the external base region (36b) to obtain the target collector-top type heterojunction bipolar transistor (45).
第2図は本発明をコレクタ・トップ型のへテロ接合バイ
ポーラトランジスタに通用した場合の他の実施例である
。FIG. 2 shows another embodiment in which the present invention is applied to a collector-top type heterojunction bipolar transistor.
本例においては、先ず第2図Aに示すように半絶縁性G
aAs基板(31)上に、エミッタに対してバリア層(
32)となる厚さ 0.3μmの半絶縁性のAl1 o
、s Gao5As (アンドープ)層、エミッタ領域
となる厚さ0.5μrasSiドープによる不純物濃度
2×1018cm−3程度のN Al10.3 Ga
o、r As層(33) 、N−A12 x Ga1−
y AsのM組成比Xを0.3から0に順次変えてなる
厚さ0.03μm、不純物濃度5 X 1017cm−
3程度の傾斜組成層(34) 、更にエミッタキャップ
層となる厚さ0.5μm、不純物濃度5 X 1018
c+a−3程度のn ” −GaAsFi (46)及
び厚さ0.02μm、不純物濃度5 X 10” cm
−3程度のN Ml o、g Gao、v As層(
47)をMOCVD法にて順次成長させる。このN
Al10.3 Gao、v As層(47)上に厚さ0
.1μmの窒化シリコン(SiN >!(35)を被着
形成する。In this example, first, as shown in FIG. 2A, a semi-insulating G
A barrier layer (
32) Semi-insulating Al1 o with a thickness of 0.3 μm
, s Gao5As (undoped) layer, NAl10.3 Ga with an impurity concentration of about 2 x 1018 cm-3 by doping with Si to a thickness of 0.5 μras, which becomes the emitter region.
o, r As layer (33), N-A12 x Ga1-
y The M composition ratio X of As is changed sequentially from 0.3 to 0, and the thickness is 0.03 μm and the impurity concentration is 5 x 1017 cm.
A graded composition layer (34) of about 3.0 μm, and an emitter cap layer with a thickness of 0.5 μm and an impurity concentration of 5×1018
n''-GaAsFi (46) of about c+a-3, thickness 0.02 μm, impurity concentration 5 x 10'' cm
-3 about N Mlo, g Gao, v As layer (
47) are sequentially grown using the MOCVD method. This N
Al10.3 Gao, v Thickness 0 on As layer (47)
.. Deposit 1 μm of silicon nitride (SiN>!(35)).
次に、第2図Bに示すように窒化シリコン層(35)を
エミッタ領域に対応する部分を残すように選択エツチン
グして後、この窒化シリコン層(35)をマスクとして
N N2 Q、3 Gao、v As層(47)、n
”−GaAs層(46) 、m斜組成層(34)及びN
−Al10.3 G a O,? A s層(33)を
選択的にエツチング除去してエミッタ領域(3311!
)を形成する。Next, as shown in FIG. 2B, after selectively etching the silicon nitride layer (35) so as to leave a portion corresponding to the emitter region, using this silicon nitride layer (35) as a mask, N N2 Q, 3 Gao , v As layer (47), n
”-GaAs layer (46), m-gradient composition layer (34) and N
-Al10.3 G a O,? The As layer (33) is selectively etched away to remove the emitter region (3311!).
) to form.
次に、第2図Cに示すように窒化シリコン層(35)を
マスクとして外部ベース領域となるp+−GaAs層(
36)を窒化シリコン層(35)と同じ高さまで選択成
長させる。Next, as shown in FIG. 2C, using the silicon nitride layer (35) as a mask, a p + -GaAs layer (
36) is selectively grown to the same height as the silicon nitride layer (35).
次に、第2図りに示すように窒化シリコン層(35)を
除去して後、コレクタ領域に対応する部分を含む領域の
N −N2 ojGao、v As層(47)をウェッ
トエツチングで除去すると共に、続いてRIEによりp
” −GaAs層(36)とn”−GaAs層(46
)との境界を含むようにn”−GaAs層(46)とp
l−GaAs層(36)をn”−GaAs層(46)の
厚み分だけ選択的にエツチング除去する。Next, as shown in the second diagram, after removing the silicon nitride layer (35), the N-N2 ojGao,v As layer (47) in the region including the portion corresponding to the collector region is removed by wet etching. , followed by RIE to p
"-GaAs layer (36) and n"-GaAs layer (46)
), the n”-GaAs layer (46) and p
The l-GaAs layer (36) is selectively etched away by the thickness of the n''-GaAs layer (46).
次に、第2図Eに示すように厚さ0.01μmのアンド
ープGaAsよりなるスペーサ層(図示せず)、真性ベ
ース領域となる厚さ0.1μm、不純物濃度2 x 1
(ps cm−3程度のp”−GaAs層(38) 、
コレクタ領域となる厚さ0.4μI、不純物濃度1o1
7c111−3程度のn”−GaAs層(39)及びコ
レクタキャップ層となる厚さ0.1μm、不純物濃度5
X 1018CRI−3程度のn”−GaAs層(4
0)をMOCVD法にて成長させる。Next, as shown in FIG. 2E, a spacer layer (not shown) made of undoped GaAs with a thickness of 0.01 μm, a thickness of 0.1 μm and an impurity concentration of 2 x 1, which will become the intrinsic base region.
(p''-GaAs layer of about ps cm-3 (38),
Collector region thickness: 0.4μI, impurity concentration: 1o1
An n''-GaAs layer (39) of about 7c111-3 and a collector cap layer with a thickness of 0.1 μm and an impurity concentration of 5
x n”-GaAs layer (4
0) is grown using the MOCVD method.
次に、第2図Fに示すようにマスク(48)を介してn
” −GaAs層(40) 、n −GaAs層(39
)、p ” −GaAsJif (36)をそのコレク
タ領域及び外部ベース領域に対応する部分を残してRI
Eにて選択エツチングする。これによって外部ベース領
域(36b )及びエミッタキャップ層(46e )が
形成される。このとき、MGaAs層はRIEによりエ
ツチングされない。従ってエミッタキャップ層(46e
)上にN2GaAs層(47)が設けられているため
に、エミッタキャップ層(46e)はエツチングされな
い。Next, as shown in FIG. 2F, n
”-GaAs layer (40), n-GaAs layer (39)
), p”-GaAsJif (36) with RI leaving parts corresponding to its collector region and external base region.
Selective etching is performed with E. This forms an extrinsic base region (36b) and an emitter cap layer (46e). At this time, the MGaAs layer is not etched by RIE. Therefore, the emitter cap layer (46e
), the emitter cap layer (46e) is not etched due to the N2GaAs layer (47) provided thereon.
次に、第2図Gに示すように外部ベース領域(36b)
上のn”−GaAs層(40)及びn −GaAs1i
(39)を選択的にエツチング除去する。これにょリコ
レクタのキャップ層(40c ) 、コレクタ領域(3
9C)及び真性ベース領域(38B)が形成される。Next, as shown in FIG. 2G, the external base region (36b)
Upper n''-GaAs layer (40) and n-GaAs1i
(39) is selectively etched away. This is the cap layer (40c) of the collector, the collector area (3
9C) and an intrinsic base region (38B) are formed.
次に全面にCVD法により酸化シリコン(Si02)層
(41)を被着形成し、平坦化して外部ベース領域(3
6b ) 、コレクタキャップ層(40c )及びエミ
ッタキャップ層(46e)の表面を臨ましめる。Next, a silicon oxide (Si02) layer (41) is deposited on the entire surface by CVD method, and is planarized to form an external base region (3).
6b), exposing the surfaces of the collector cap layer (40c) and the emitter cap layer (46e).
しかる後、コレクタキャップ層(40c )上及びエミ
ッタキャップ層(46e)上にAuGe/Auよりなる
コレクタ電極(Q)及びエミッタ電極(42)を形成し
、また外部ベース領域(36b )上にTi/Pt/A
はりなるベース電極(44)を形成して第2図Hに示す
目的のコレクタ・トップ型のへテロ接合バイボーラトラ
ンジスタ(49)を得る。第2図■はこのヘテロ接合バ
イポーラトランジスタ(49)の平面図である。Thereafter, a collector electrode (Q) and an emitter electrode (42) made of AuGe/Au are formed on the collector cap layer (40c) and the emitter cap layer (46e), and a Ti/Au layer is formed on the external base region (36b). Pt/A
A beam base electrode (44) is formed to obtain the intended collector-top type heterojunction bibolar transistor (49) shown in FIG. 2H. FIG. 2 (2) is a plan view of this heterojunction bipolar transistor (49).
かかる構成のコレクタ・トップ型へテロ接合バイポーラ
トランジスタによれば、次のような利点を有する。The collector-top type heterojunction bipolar transistor having such a configuration has the following advantages.
コレクタ領域(39G )がメサ型に形成され側面が酸
化シリコン層(41)によって被覆されているためにペ
リフェリでのコレクタ容量は生ぜずコレクタ容量として
は真性コレクタ容量しか含まない。Since the collector region (39G) is formed in a mesa shape and the side surfaces are covered with the silicon oxide layer (41), no collector capacitance is generated at the periphery and the collector capacitance includes only the intrinsic collector capacitance.
従って、コレクタ容量がきわめて小さくなる。Therefore, the collector capacitance becomes extremely small.
外部ベース領域(36b)は厚さ0.5μmで不純物濃
度2 X 1019cm−3以上のエビタキャル層で形
成されており、従来構造のN−A12GaAS層へのイ
オン注入で形成する場合より、不純物濃度で1桁程度、
そして移動度でも上まわることができ、外部ベース抵抗
が小さくなる。また、ベース・コンタクト抵抗を低減す
るには外部ベース領域(36b)の不純物濃度を増加さ
せることの他に、コンタクト面積を大きくすればよい、
しかし従来構造ではコレクタ容量の増大を伴ってしまう
。これに対し、本構成では真性ベース領域(38B )
と外部ベース領域(36b)とが−辺で接し、且つ真性
ベース領域”(38B)の巾W2が外部ベース領域(3
6b )の巾W3より小さく形成している。一方、外部
ベース領域(36b )はコレクタ領域(39C)とほ
とんど接触せず、エミッタ領域(33E ) とも1
つの側面の巾W2で接触しているだけである。このため
、外部容量を増さずに外部ベース面積を大きくすること
ができ、ベースコンタクト抵抗を小さくすることができ
る。The external base region (36b) is formed of an evitacal layer with a thickness of 0.5 μm and an impurity concentration of 2×1019 cm−3 or more, and has a lower impurity concentration than when it is formed by ion implantation into the N-A12GaAS layer of the conventional structure. Around 1 digit,
Furthermore, the mobility can be improved, and the external base resistance can be reduced. In addition to increasing the impurity concentration of the external base region (36b), the base contact resistance can be reduced by increasing the contact area.
However, the conventional structure is accompanied by an increase in collector capacitance. On the other hand, in this configuration, the intrinsic base area (38B)
and the external base region (36b) are in contact with each other at the − side, and the width W2 of the “intrinsic base region” (38B) is the external base region (36b).
6b) is formed to be smaller than the width W3. On the other hand, the external base region (36b) has almost no contact with the collector region (39C) and is in contact with the emitter region (33E).
They are in contact only at the width W2 of the two sides. Therefore, the external base area can be increased without increasing the external capacitance, and the base contact resistance can be reduced.
第1図F′及び第2図H′に示すようにエミッタ領域(
33B )と外部ベース領域(36b )との接触は1
つの側面の巾W2の範囲だけであり、従ってエミッタ容
量も小さくなる。As shown in FIG. 1 F' and FIG. 2 H', the emitter region (
33B) and the external base region (36b) is 1
The emitter capacitance is therefore small.
本構成では、デバイス面積の縮小に伴ってエミッター外
部ベース間及びコレクター外部ベース間に生じるペリフ
ェリの外部容量は相対的に大きくならず、しかも上述の
ように外部ベース面積を大きくしてベース・コンタクト
抵抗を小さくすることができるので、高速性に優れ、且
つIC化が容易なヘテロ接合型バイポーラトランジスタ
が得られる。With this configuration, the external capacitance of the periphery that occurs between the emitter external base and between the collector external base does not become relatively large as the device area is reduced.Moreover, as mentioned above, by increasing the external base area, the base contact resistance Since it is possible to reduce the size of the transistor, a heterojunction bipolar transistor that has excellent high speed performance and can be easily integrated into an IC can be obtained.
エミッタ領域(33E)と外部ベース領域(36b ”
)とは−辺でのみ接触した構造になっているため、エミ
ッタ領域(338)から真性ベース領域(38B)に注
入された電子の外部ベース領域(36b)への拡散は少
ない。これはペリフェリにおける電子の損失が少なくな
ることであり(部ちペリフェリ効果が原理的に減少し)
活性領域1×1μ−と小さくなっても、又低電流領域に
おいても高い電流項中率が得られる。Emitter region (33E) and external base region (36b”
) is in contact only at the - side, so electrons injected from the emitter region (338) into the intrinsic base region (38B) hardly diffuse into the extrinsic base region (36b). This means that the loss of electrons in the periphery is reduced (in principle, the periphery effect is reduced).
Even if the active region is as small as 1×1 μ−, a high current term ratio can be obtained even in the low current region.
半絶縁性GaAs基板(31)とエミッタ領域(33B
)及び外部ベース領域(36b)との間に広バンドキャ
ップの半絶縁性のA12GaASによるバリア層(32
)が設けられているので、p” GaAsの外部ベー
ス領域(36b )とN−A12GaASのエミッタ領
域(33fりとの間の基板(31)を通してのリーク電
流が防止できる。またエミッタ領域(33E)と真性ベ
ース領域(388)間に N −Ml x Gat−x
Asによる傾斜組成F!(34)が設けられることに
よって電子の流れがよくなり、所謂エミッタ電流が流れ
易くなる。Semi-insulating GaAs substrate (31) and emitter region (33B)
) and the extrinsic base region (36b), a wide bandgap semi-insulating A12GaAS barrier layer (32
), it is possible to prevent leakage current through the substrate (31) between the p'' GaAs external base region (36b) and the N-A12 GaAS emitter region (33f). and the intrinsic base region (388) N -Ml x Gat-x
Gradient composition F due to As! (34) improves the flow of electrons, making it easier for so-called emitter current to flow.
本構成ではベース、コレクタ及びエミッタがほぼプレー
ナ構造(上面から電極をとる構造)で形成されるので従
来のようなエミッタ電極又はコレクタ電極取出しのため
のトレンチの形成は不要となる。また素子分離もRIE
によるコレクタ領域形成のときに自動的になされる。イ
オン注入及びアニール技術も不要であり、素子の再現性
が高まる。In this configuration, the base, collector, and emitter are formed with a substantially planar structure (a structure in which the electrodes are taken from the top surface), so there is no need to form a trench for taking out the emitter electrode or collector electrode as in the conventional case. Also, element isolation is done by RIE.
This is done automatically when forming the collector region. Ion implantation and annealing techniques are also not required, increasing device reproducibility.
厚い外部ベース領域(38b )を形成した後に、最後
のエピタキシャル成長で真性ベース領域(38B )が
形成される。従って、真性ベース領域(38B )の厚
みは極限まで薄く例えば2〜300人厚みでも精度よく
作製できる。同時に接合の位置ずれが生じない。負荷抵
抗をエミッタ領域(331E )を構成するN−AuG
aAs層(33)又は外部ベース領域(36b)を構成
するp ” −GaAs (36)で容易に実現できる
。After forming the thick extrinsic base region (38b), a final epitaxial growth forms the intrinsic base region (38B). Therefore, the thickness of the intrinsic base region (38B) is as thin as possible, and even a thickness of, for example, 2 to 300 people can be manufactured with high precision. At the same time, no displacement occurs in the bonding position. N-AuG constitutes the emitter region (331E) as the load resistor.
This can be easily realized using p''-GaAs (36) constituting the aAs layer (33) or the external base region (36b).
高速バイポーラ回路としてCMLが一般的であるが、本
発明のコレクタ・トップ型のへテロ接合バイボーラトラ
ンジスタ構造ではエミッタがトランジスタ間で共有でき
るのでCML構造が簡単に作製できる。例えば図示せざ
るも3人力NOROR回路2ゲートの場合、負荷抵抗を
例えばエミッタ領域を構成するAl2GaAs層で一体
に形成することができる。これによれば従来のエミッタ
・トップ型のへテロ接合バイポーラトランジスタと比較
して配線の引き回しがなく構造が簡単となる。CML is commonly used as a high-speed bipolar circuit, but in the collector-top type heterojunction bipolar transistor structure of the present invention, since the emitter can be shared between transistors, the CML structure can be easily manufactured. For example, in the case of a two-gate three-man NOROR circuit (not shown), the load resistor can be formed integrally with, for example, an Al2GaAs layer constituting the emitter region. According to this, compared to a conventional emitter-top type heterojunction bipolar transistor, there is no need for wiring and the structure is simpler.
第3図は本発明をエミッタ・トップ型のへテロ接合バイ
ポーラトランジスタに適用した場合の一実施例である。FIG. 3 shows an embodiment in which the present invention is applied to an emitter-top type heterojunction bipolar transistor.
本例は、第3図Aに示すように半絶縁性のGaAs基板
(61)上にコレクタ領域となる厚さ 0.6μ伺、不
純物濃度1017cry−3程度のn −GaAs層(
62)をMOCVD法にて成長し、さらにこの上にCV
D (化学気相成長)法により厚さ0.1μmの窒化シ
リコン層(63)を被着形成する。In this example, as shown in FIG. 3A, an n-GaAs layer (61) with a thickness of about 0.6μ and an impurity concentration of about 1017cry-3 is formed on a semi-insulating GaAs substrate (61).
62) by the MOCVD method, and then CV
A silicon nitride layer (63) with a thickness of 0.1 μm is deposited by D (chemical vapor deposition) method.
次に、第3図Bに示すようにレジスト層(53)を介し
てコレクタ領域に対応する部分を残して他の窒化シリコ
ン7!(63)及びその下のn −GaAs層(62)
をRIEにて選択的にエツチング除去し、コレクタ領域
(62G ’)を形成する。Next, as shown in FIG. 3B, other silicon nitride 7! is deposited through the resist layer (53), leaving a portion corresponding to the collector region. (63) and the n-GaAs layer below (62)
is selectively etched away by RIE to form a collector region (62G').
次に、第3図Cに示すように残っている窒化シリコン層
(63)をマスクとして外部ベース領域となる厚さ0.
6μm、不純物濃度2 X 10” cm−3程度のp
”−GaAs層(64)をコレクタ領域(62C)とほ
ぼ同じ厚さまで選択成長する。Next, as shown in FIG. 3C, the remaining silicon nitride layer (63) is used as a mask to form an external base region with a thickness of 0.
6 μm, impurity concentration of about 2 x 10” cm-3
"--A GaAs layer (64) is selectively grown to approximately the same thickness as the collector region (62C).
次に、第3図りに示すように窒化シリコン層(63)を
HF溶液で除去して後、コレクタ領域(62G ”)及
びp ” −GaAs層(64)上に真性ベース領域と
なる厚さ0.05μm1不純物濃度2 X 1019c
m−3程度のp” GaAs層(65) 、厚さ0.
01μmのアンドープGaAsよりなるスペーサ層(図
示せず)、エミッタ領域となる厚さ0.15μm、不純
物濃度5×1017cm−3程度のN −Af2cu
Gao、v Asff (66)及びエミッタのキャッ
プ層となる厚さ0.05μm、不純物濃度5 X 10
18c+a−3程度のn”−GaAs層(67)を順次
成長させる。Next, as shown in the third diagram, after removing the silicon nitride layer (63) with an HF solution, a 0-thick layer is formed on the collector region (62G'') and the p''-GaAs layer (64) to become an intrinsic base region. .05μm1 impurity concentration 2 x 1019c
m-3 p” GaAs layer (65), thickness 0.
A spacer layer (not shown) made of undoped GaAs with a thickness of 0.1 μm, a thickness of 0.15 μm and an impurity concentration of about 5×10 17 cm −3 to serve as an emitter region.
Gao, v Asff (66) and emitter cap layer, thickness 0.05 μm, impurity concentration 5 × 10
An n''-GaAs layer (67) of approximately 18c+a-3 is sequentially grown.
次に、第3図已に示すようにエミッタ領域に対応する部
分をレジスト層(54)にてマスクし、RIBE(反応
性イオンビームエツチング)にて0.4μ−工、+チン
グし、即ちn”−GaAs層(67) 、N−MIGa
As層(66) 、p” −GaAs基板 (65)及
び外部ベース領域となるp”−GaAs層(84) 、
コレクタ領域(62G )の一部に達するように之等を
選択エツチングし、p” GaAs層(64)の面及
びコレクタ領域(62C)の面を臨ましめる。これによ
りエミッタキャッフ層(67e)、エミッタ領域(66
11! ”)、真性ベース領域(65B )が形成され
る。なお、RIBti装置がない場合にはウェット・エ
ツチングでも可能である。Next, as shown in FIG. 3, the part corresponding to the emitter region is masked with a resist layer (54), and etched by 0.4μ by RIBE (reactive ion beam etching), that is, n ”-GaAs layer (67), N-MIGa
an As layer (66), a p''-GaAs substrate (65), and a p''-GaAs layer (84) serving as an external base region;
This is selectively etched so as to reach a part of the collector region (62G), exposing the surface of the p'' GaAs layer (64) and the surface of the collector region (62C).As a result, the emitter cuff layer (67e), Emitter area (66
11! ), an intrinsic base region (65B) is formed. Note that wet etching is also possible if a RIBti device is not available.
次に、第3図Fに示すようにレジストff1(55)に
て素子領域をマスクし、素子分離のためのエツチングを
基板(61)まで行う。これによって外部ベース領域(
64b )が形成される。Next, as shown in FIG. 3F, the element region is masked with a resist ff1 (55), and etching is performed to the substrate (61) for element isolation. This allows the external base area (
64b) is formed.
次に、第3図Gに示すように上面に酸化シリコン(Si
O2) lit (68)を形成し、平坦化を行って後
、酸化シリコン層(68)に対してベース電極及びコレ
クタ電極の取出しのための窓開けを行う。次でエミッタ
キャップ層(67e )上及びコレクタ領域(62C)
上に夫々AuGe/ Auによるエミッタ電極(69)
及びコレクタ電極(70)を形成し、450℃、10秒
間のアニールを行った後、外部ベース領域(64b )
上にT i/ P t/ Auによるベース電極(71
)を形成し、目的のエミッタ・トップ型のへテロ接合バ
イポーラトランジスタ(72)を得る。第3図Hはこの
ペテロ接合バイポーラトランジスタ(72)の平面図で
ある。なお、n −GaAsのコレクタ領域(62C)
の下にn” −GaAsFlを埋め込むと真性コレクタ
領域と外部コレクタ領域間の抵抗値が減少するので効果
がある。このn” −GaAs層はStのイオン注入に
よって最初のエピタキシャル成長の前に行うを可とする
。Next, as shown in FIG. 3G, silicon oxide (Si) is placed on the top surface.
After forming O2) lit (68) and planarizing it, a window is opened in the silicon oxide layer (68) for taking out the base electrode and collector electrode. Next, on the emitter cap layer (67e) and the collector region (62C)
On top are emitter electrodes (69) made of AuGe/Au, respectively.
After forming a collector electrode (70) and annealing at 450°C for 10 seconds, an external base region (64b) is formed.
A base electrode (71
) to obtain the desired emitter-top type heterojunction bipolar transistor (72). FIG. 3H is a plan view of this Peter junction bipolar transistor (72). In addition, the collector region (62C) of n-GaAs
Burying n"-GaAsFl underneath is effective because it reduces the resistance between the intrinsic and extrinsic collector regions. This n"-GaAs layer can be formed by ion implantation of St before the first epitaxial growth. shall be.
かかるエミッタ・トップ型のへテロ接合バイポーラトラ
ンジスタ(72)においても、上述と同様に真性ベース
領域(65B ”)と外部ベース領域(64b)とが−
辺で接し1.且つ真性ベース領域(65B )の巾W2
が外部ベース領域(64b)の巾W3より小さく形成さ
れていることによって、デバイスを縮小化していった場
合にもベースコンタクト抵抗を小さくすることができる
。又、外部ベース領域(64b )とコレクタ領域(6
2G)との接触は1辺だけであり、また外部ベース領域
(64b)とエミッタ領域(66fりとはほとんど接触
していないので、コレクタ容量及びエミッタ領域を小さ
くすることができる。又、最後のエビタキャル成長で真
性ベース領域が形成されるので、真性ベース領域の厚み
は種床まで薄く形成できると共に接合の位置ずれもない
、素子分離も第3図Fのエツチング工程でなされるため
に、従来のイオン注入、アニール技術は不要となる。負
荷抵抗を、コレクタ領域を構成するn GaAs層(
62)又は外部ベース領域を構成するp”−GaAs層
(64)で容易に実現できる。Also in such an emitter-top type heterojunction bipolar transistor (72), the intrinsic base region (65B'') and the extrinsic base region (64b) are -
Touching on the side 1. And the width W2 of the intrinsic base region (65B)
By forming the width W3 to be smaller than the width W3 of the external base region (64b), the base contact resistance can be reduced even when the device is downsized. In addition, the external base area (64b) and the collector area (64b)
Since the contact with the external base region (64b) and the emitter region (66f) is only on one side, the collector capacitance and the emitter region can be reduced. Since the intrinsic base region is formed by Evitacal growth, the thickness of the intrinsic base region can be formed as thin as the seed bed, and there is no displacement of the bonding position.Since element separation is also performed by the etching process shown in FIG. Ion implantation and annealing techniques are not required.The load resistance is replaced by the n GaAs layer (
62) or a p''-GaAs layer (64) constituting the external base region.
尚、上述の例においてはMI GaAs層 GaAs系
のへテロ接合型バイポーラトランジスタに通用したが、
その他例えばGaAs層 InGaAs系のものにも適
用できる。GaAs (エミッタ) / 1nGaAs
(ベース)/GaAs(コレクタ)構成では、コレク
タ・トップ型或はエミッタ・トップ型のいずれの構成で
も可能である。In the above example, the MI GaAs layer was applicable to a GaAs-based heterojunction bipolar transistor.
For example, it can also be applied to a GaAs layer or an InGaAs layer. GaAs (emitter) / 1nGaAs
In the (base)/GaAs (collector) configuration, either a collector top type or an emitter top type configuration is possible.
第4図は本発明によるコレクタ・トップ型のへテロ接合
バイポーラトランジスタを用いたメモリセルの例を示す
。第5図は第4図のA−A線上の断面図、第6図は第4
図のB−B線上の断面図である。又第7図はこのメモリ
セルの等価回路図を示す、同図において、Trl及びT
r2は夫々第1及び第2のへテロ接合バイポーラトラン
ジスタを示す。第1のトランジスタTriはN−Al2
GaAsよりなる第1及び第2のエミッタ領域(33H
a)及び(33Eb)(即ちEl及びB3)と、p”
GaAs層よりなる真性ベース領域(38B)(即ち
B1)とn −GaAsよりなるコレクタ領域(39C
)(即ちC1)とを有して成る。第2のトランジスタT
r2は同様にN−A12GaAsよりなる第1及び第2
のエミッタ領域(331!a’)及び(33Eb’)
(即ちB2及びB3)とp”−GaAsよりなる真性
ベース領域(38B’)(即ちB2)とrl −GaA
sよりなるコレクタ領域(39G’)(即ちC2)とを
有して成る。(40c ) (40c ’)はn”−
GaAsよりなるコレクタキャップ層、(36b)(3
6b ’)はp” −GaAsよりなる外部ベース領域
である0両トランジスタ(Trl)及び(Trz)の互
の第2のエミッタE3.E3はエミッタ領域を構成する
N−A12GaAsによって共通接続され、その接続部
分において電極配線によるワード線(点線図示) (
81)が接続される。第1のトランジスタTr1の第1
のエミッタE1と第2のトランジスタTr2の第2のエ
ミッタE2は夫々電極配線によるビット線(点線図示)
(82)及び(83)が接続される。又、第1のト
ランジスタTr1のコレクタC1と第2のトランジスタ
Tr2のベースB2は電極配線(点線図示)(84)に
より共通接続され、第1のトランジスタTr1のベース
B1と第2のトランジスタTr2のコレクタC2は電極
配線(点線図示)(85)により共通接続される。一方
、第1のトランジスタTrxのベースB1には低抵抗素
子RLiを介してショットキーダイオードD1が接続さ
れると共に、これらRLl、Dtに並列して高抵抗素子
RH1が接続される。同様に第2のトランジスタTrq
のベースB2には低抵抗素子RL2を介してショットキ
ーダイオードD2が接続され、これらRL2.B2に並
列して高抵抗素子RH2が接続される。ショットキーダ
イオードDs B2及び高抵抗素子RHl 、 RB
2の夫々の他端は電極配線によるワード線(点線図示”
) <86)に接続される。そして、この場合ショッ
トキーダイオードD2はn +−GaAsのキャップ層
(40c’)を除いたコレクタ領域(39G’)より延
長するn −GaAs層(39’)の一端上にAu又は
Mによるショットキーメタル(87)を蒸着して形成さ
れ、低抵抗素子RL2はコレクタ領域(39c ’)と
ショットキーダイオードD2を構成するn −GaAs
層との間のn −GaAs層 (39’)によって形成
される。即ちコレクタ領域(39C’)低抵抗素子RL
2及びショットキーダイオードD2は共通のn −Ga
As層(39’)によって一体に構成される。また高抵
抗素子RH2は外部ベース領域(38b ’)より延長
せるp”−GaAs層(3B’)により一体に形成され
る。なお、第1のトランジスタTrtに接続されている
ショットキーダイオード Dt、低抵抗素子RL1及び
高抵抗素子RH1の構成は上述のB2゜RL2及びRH
2と同様であるので説明を省略する。FIG. 4 shows an example of a memory cell using a collector-top type heterojunction bipolar transistor according to the present invention. Figure 5 is a sectional view taken along line A-A in Figure 4, and Figure 6 is a cross-sectional view of Figure 4.
It is a sectional view taken along the line BB of the figure. FIG. 7 shows an equivalent circuit diagram of this memory cell. In the same figure, Trl and T
r2 designates first and second heterojunction bipolar transistors, respectively. The first transistor Tri is N-Al2
First and second emitter regions (33H) made of GaAs
a) and (33Eb) (i.e. El and B3) and p''
An intrinsic base region (38B) (i.e. B1) made of a GaAs layer and a collector region (39C) made of n-GaAs.
) (that is, C1). second transistor T
Similarly, r2 is the first and second gate made of N-A12GaAs.
The emitter regions (331!a') and (33Eb') of
(i.e., B2 and B3), an intrinsic base region (38B') consisting of p''-GaAs (i.e., B2), and rl-GaA.
s collector region (39G') (ie, C2). (40c) (40c') is n”-
Collector cap layer made of GaAs, (36b) (3
6b') is the external base region made of p''-GaAs, and the second emitters of both transistors (Trl) and (Trz) are connected in common by N-A12GaAs constituting the emitter region. Word lines (shown with dotted lines) by electrode wiring at the connection part (
81) is connected. The first transistor Tr1
The emitter E1 of the second transistor Tr2 and the second emitter E2 of the second transistor Tr2 are connected to bit lines (shown by dotted lines) by electrode wiring, respectively.
(82) and (83) are connected. Further, the collector C1 of the first transistor Tr1 and the base B2 of the second transistor Tr2 are commonly connected by an electrode wiring (shown by dotted line) (84), and the base B1 of the first transistor Tr1 and the collector of the second transistor Tr2 C2 is commonly connected by an electrode wiring (shown by dotted lines) (85). On the other hand, a Schottky diode D1 is connected to the base B1 of the first transistor Trx via a low resistance element RLi, and a high resistance element RH1 is connected in parallel to these RL1 and Dt. Similarly, the second transistor Trq
A Schottky diode D2 is connected to the base B2 of RL2. through a low resistance element RL2. A high resistance element RH2 is connected in parallel to B2. Schottky diode Ds B2 and high resistance elements RHL, RB
The other end of each of
) <86). In this case, the Schottky diode D2 has a Schottky diode formed of Au or M on one end of the n -GaAs layer (39') extending from the collector region (39G') excluding the n + -GaAs cap layer (40c'). The low resistance element RL2 is formed by vapor depositing a metal (87), and the low resistance element RL2 is made of n-GaAs that constitutes the collector region (39c') and the Schottky diode D2.
It is formed by an n-GaAs layer (39') between the layers. That is, the collector region (39C') low resistance element RL
2 and Schottky diode D2 are common n-Ga
It is integrally constituted by an As layer (39'). Further, the high resistance element RH2 is integrally formed with a p"-GaAs layer (3B') extending from the external base region (38b'). Note that a Schottky diode Dt connected to the first transistor Trt, The configurations of the resistance element RL1 and the high resistance element RH1 are as described above in B2°RL2 and RH.
Since it is the same as 2, the explanation will be omitted.
最小ライン/スペース、1μ糟のルールでメモリセルを
構成した場合、1セル当りIIX 13μd程度となり
、同一回路の複合化されたStバイポーラメモリと同程
度以下と非常に小さい。通常のエミッタ・トップ型のへ
テロ接合バイポーラトランジスタ構造では、エピタキシ
ャル層を利用して抵抗素子を形成することは一般に難し
い。これは下層のn −GaAs層を抵抗素子として用
いる場合、n+−GaAsのサブコレクタ層がその下に
あるので、数100Ω以上の抵抗素子を作るのは使用面
積が大きくなりすぎるし、又p” GaAsイオン注
入層を用いる場合、その下にn、 −GaAs層がある
ので寄生容量成分が悪影響する場合がある。これに対し
、本発明によるヘテロ接合バイポーラトランジスタ構造
ではこのような困難さはない。When a memory cell is configured according to the minimum line/space rule of 1 μm, the IIX per cell is about 13 μd, which is very small and is about the same level as a composite St bipolar memory of the same circuit. In a typical emitter-top type heterojunction bipolar transistor structure, it is generally difficult to form a resistance element using an epitaxial layer. This is because when the lower n-GaAs layer is used as a resistance element, there is an n+-GaAs sub-collector layer underneath it, so creating a resistance element of several hundred ohms or more requires too large an area, and also p'' When a GaAs ion-implanted layer is used, parasitic capacitance components may have an adverse effect because there is an n, -GaAs layer below it.On the other hand, the heterojunction bipolar transistor structure according to the present invention does not have such difficulties.
本発明によれば、真性ベース領域と外部ベース領域とを
一辺で接するようにすると共に、真性ベース領域の巾を
外部ベース領域の巾より小さくした構成とすることによ
って、デバイスを縮小化していった場合にもベースコン
タクト抵抗を小さくすることができ、又結果としてペリ
フェリでの外部容量を小さくし、コレクタ容量、エミッ
タ容量を小さくすることができる。従って、高速性に優
れ、且つIC化を容易にしたヘテロ接合型バイポーラト
ランジスタが得られる。According to the present invention, the device is reduced in size by making the intrinsic base region and the extrinsic base region touch each other on one side, and by making the width of the intrinsic base region smaller than the width of the extrinsic base region. In this case, the base contact resistance can be reduced, and as a result, the external capacitance at the periphery can be reduced, and the collector capacitance and emitter capacitance can also be reduced. Therefore, a heterojunction bipolar transistor that has excellent high speed performance and is easily integrated into an IC can be obtained.
第1図A−Fは本発明によるコレクタ・トップ型のへテ
ロ接合バイポーラトランジスタの一例を示す工程順の断
面図、第1図G及びHは夫々第1図E及びFの平面図、
第2図A−Hは本発明によるコレクタ・トップ型のへテ
ロ接合バイポーラトランジスタの他の例を示す工程順の
断面図、第2図1は第2図Hの平面図、第3図A−Gは
本発明によるエミッタ・トップ型のへテロ接合バイポー
ラトランジスタの一例を示す工程順の断面図、第3図H
は第3図Gの平面図、第4図は本発明のへテロ接合型バ
イポーラトランジスタを用いたメモリセルの例を示す平
面図、第5図は第4図のA−A線上の断面図、第6図は
第4図のB−B線上の断面図、第7図は第4図の等価回
路図、第8図は従来のエミッタ・トップ型のへテロ接合
バイポーラトランジスタの断面図、第9図は従来のコレ
クタ・トップ型のへテロ接合バイポーラトランジスタの
断面図である。
(31)は半絶縁性GaAs基板、(32)はバリア層
、(33B)はエミッタ領域、(34)は傾斜組成層、
(36b )は外部ヘース領域、(38B ’)は真性
ベース領域、(39C)はコレクタ領域である。1A to 1F are cross-sectional views showing an example of a collector-top type heterojunction bipolar transistor according to the present invention in the order of steps; FIGS. 1G and H are plan views of FIGS. 1E and F, respectively;
2A-H are cross-sectional views showing another example of the collector-top type heterojunction bipolar transistor according to the present invention in the order of steps, FIG. 21 is a plan view of FIG. 2H, and FIG. 3A- G is a cross-sectional view showing an example of an emitter-top type heterojunction bipolar transistor according to the present invention in the order of steps; FIG. 3H
is a plan view of FIG. 3G, FIG. 4 is a plan view showing an example of a memory cell using the heterojunction bipolar transistor of the present invention, and FIG. 5 is a cross-sectional view taken along line A-A in FIG. 4. 6 is a sectional view taken along line B-B in FIG. 4, FIG. 7 is an equivalent circuit diagram of FIG. 4, FIG. 8 is a sectional view of a conventional emitter-top type heterojunction bipolar transistor, and FIG. The figure is a cross-sectional view of a conventional collector-top type heterojunction bipolar transistor. (31) is a semi-insulating GaAs substrate, (32) is a barrier layer, (33B) is an emitter region, (34) is a graded composition layer,
(36b) is the external base region, (38B') is the intrinsic base region, and (39C) is the collector region.
Claims (1)
て成るヘテロ接合型バイポーラトランジスタにおいて、 上記ベース領域の真性ベース領域と外部ベース領域とが
一辺で接し、上記真性ベース領域の巾が上記外部ベース
領域の巾より小に選定されて成ることを特徴とするヘテ
ロ接合型バイポーラトランジスタ。[Claims] In a heterojunction bipolar transistor comprising an emitter region, a base region, and a collector region, the intrinsic base region of the base region and the extrinsic base region are in contact with each other on one side, and the width of the intrinsic base region is A heterojunction bipolar transistor characterized in that the width is selected to be smaller than the width of the external base region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11404487A JPS63278369A (en) | 1987-05-11 | 1987-05-11 | Hetero junction type bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11404487A JPS63278369A (en) | 1987-05-11 | 1987-05-11 | Hetero junction type bipolar transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278369A true JPS63278369A (en) | 1988-11-16 |
Family
ID=14627623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11404487A Pending JPS63278369A (en) | 1987-05-11 | 1987-05-11 | Hetero junction type bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63278369A (en) |
-
1987
- 1987-05-11 JP JP11404487A patent/JPS63278369A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4683487A (en) | Heterojunction bipolar transistor | |
US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
US5012318A (en) | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor | |
JPH0797589B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
JP2590842B2 (en) | Heterojunction bipolar transistor | |
US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
JP2576828B2 (en) | High gain MIS transistor | |
JP2581071B2 (en) | Heterojunction bipolar transistor, method of manufacturing the same, and memory cell using the same | |
US5140399A (en) | Heterojunction bipolar transistor and the manufacturing method thereof | |
JPS63278369A (en) | Hetero junction type bipolar transistor | |
JP2918275B2 (en) | Semiconductor device | |
JP2615657B2 (en) | Heterojunction bipolar transistor | |
US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
JP2808145B2 (en) | Semiconductor device | |
JPS61187271A (en) | Hetero-junction type bipolar transistor | |
JPS63278370A (en) | Hetero junction type bipolar transistor | |
KR910006751B1 (en) | Semiconductor integrated circuit device and its manufacturing method | |
JPS63280455A (en) | Heterojunction type bipolar transistor | |
JPS61150372A (en) | Semiconductor device | |
JPH0452627B2 (en) | ||
JP3042853B2 (en) | Integrated circuit | |
JP2595780B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH012363A (en) | semiconductor integrated circuit | |
JP2504767B2 (en) | Method of manufacturing heterojunction bipolar transistor |